JPS61278979A - パルスピークホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パルスピークホールド回路に関するもので
あり、特にＶＴＲのドラムＰＧパルス等のパルスのレベ
ルを自動的に調整する際に利用し得るパルスピークホー
ルド回路に関する。

〔発明の概要〕

この発明は５周期的に入力する各パルスのピーク値を一
対のホールド回路によって交互にホールドさせ、そのホ
ールド値を交互に切換えて出力させるようにして、入力
パルスの周期と同じ応答速度で各パルスのピーク値をホ
ールドした出力が得られるようにしたものである。

〔従来の技術〕

従来のパルスピークホールド回路としては、第３図に示
すような回路が一般に使用されていた。

この第３図において、入力端子Ｉｎより入力される交流
信号（パルス）は、初段のオペアンプＡ１を通してダイ
オードＤ１で検波され、ダイオードＤ２を介してホール
ドコンデンサＣＩにその最大値を蓄えておき、これをオ
ペアンプＡ２で出力するように回路構成されている。

第４図（Ａ）は、第３図の入力端子Ｉｎに加えるパルス
波形を示し、（Ｂ）は出力端子Ｏｕｔより出力される波
形を表わしたものである。

入力端子Ｉｎに入力した最初のパルスは、オペアンプＡ
１を通してホールドコンデンサＣ１を充電する。そして
、次のパルスが来るまでの間オペアンプＡ２を通してパ
ルスのピーク値であるコンデンサＣＩのホールド電位が
出力端子○ｕｔへ出力される。これを第４図（Ｂ）に示
している。

ここで、次のパルスが来るまでの間少しずつ電位が下が
っているのは、オペアンプＡ、、Ａ２のバイアス電充分
やダイオードＤ２のリーク分によるためである。

入力端子Ｉｎに次のパルスが来た場合、これが第４図の
２回目のパルスのように前回（１回目）のパルスより大
きい場合は、さらにコンデンサＣ！を充電してそのピー
ク値を出力する。

しかし、第４図の３回目のパルスのように、前回のパル
スより小さいパルスが入力端子Ｉｎに入力した場合は、
オペアンプＡ１の反転入力端子（前回のパルスでコンデ
ンサＣ１にホールドされた電位が印加されている）より
非反転入力端子の方が電位が低くなるため、オペアンプ
Ａ１の出力がマイナスに振られてしまう。

ただし、実際はクランプダイオードＤ、によって吸収さ
れるため、オペアンプＡ１の出力はアース電位に保たれ
ているが、ダイオードＤ２が導通せず、コンデンサＣ１
に充電電流は流れない。

゛したがって、オペアンプＡ２の出力は、第４図（Ｂ）
に示すように前回のパルスのピーク値を保持している。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のパルスピークホールド
回路は、第４図（Ｂ）によって明らかなように、各入力
パルスのピーク値をそれぞれ保持することはできないと
いう欠点があった。

ところで、例えばビデオテープレコーダ（ＶＴＲ）のド
ラムＰＧパルスの調整に際して、従来はＰＧパルスをオ
シロスコープなどで波形確認を行ないがら、そのピーク
値を規格に合わせていた。

この調整を自動的に行なえるようにするため、例えばパ
ルスレベルを自動的に計測し、規格に合うように半固定
抵抗を機械が自動的に調整するシステムを考える場合、
前述したような従来のパルスピークホールド回路では入
力した最大のパルスのピーク値を保持してしまうため、
調整時に問題があった。

つまり、ＰＧパルスのレベル（以下ｒＰＧレベル」とい
う）が規格値より大きい場合、半固定抵抗をＰＧレベル
が低くなる方向へ回転させてもピークホールド電圧が下
がらないため、ＰＧレベルの調整が不能と判断してしま
うことになる。

そこで、ＰＧレベルを調整する前に、ＰＧレベル調整用
半固定抵抗をＰＧレベルが最小値になるように予めセッ
トしてから調整を行なう必要があった。

この発明は、上記のような問題点を解決して、入力パル
スと同期した応答速度で各パルスのピーク値をホールド
して出力できるパルスピークホールド回路を提供し、上
記のようにパルスレベルの調整前に予め半固定抵抗をパ
ルスレベルが最小値となる位置にセットしなくても、ど
の位置からでも自由にパルスレベルの調整を行なえるよ
うにすることを目的とする。

〔問題点を解決するための手段〕

そのため、この発明によるパルスピークホールド回路は
、それぞれ入力パルスのピーク値をホールドする一対の
ホールド回路と、パルスの入力を検出する入力検出回路
と、この入力検出回路によってパルスの入力が検出され
る毎に上記一対のホールド回路を交互にリセットするリ
セット回路と、入力検出回路によってパルスの入力が検
出される毎に上記一対のホールド回路の出力を切換え選
択して、リセット回路によってリセットされない方のホ
ールド回路のホールド値を出力させる切換回路とによっ
て構成したものである。

〔実　施　例〕

以下、この発明の実施例を図面に基づいて説明する。

第１図は、この発明の一実施例を示すパルスピークホー
ルド回路の回路図、第２図はその動作を説明するための
タイミングチャートを示す。

第１図に示すパルスピークホールド回路は、入力端子Ｉ
ｎに入力するパルスのピーク値をそれぞれホールドする
一対のホールド回路１，２と、入力パルスを検出する入
力検出回路３と、この入力検出回路３によってパルスの
入力が検出される毎に一対のホールド回路１，２を交互
にリセットするリセット回路４と、入力検出回路３によ
ってパルスの入力が検出される毎に一対のホールド回路
１．２の出力を切換え選択し、リセットされない方のホ
ールド回路のホールド値を出力端子０’ｕｔへ出力させ
る切換回路５とによって構成されている。

ホールド回路１は、第３図に示した従来のホールド回路
と同様な回路であり、対応する部分に同一符号を付して
その説明は省略する。　ホールド回路２も全く同じ構成
であり、オペアンプＡ３＋Ａ４とダイオードＤ　３　＋
　Ｄ　４及びホールドコンデンサＣ２によって構成され
ている。

入力検出回路３は、電源電圧＋Ｖを分圧して比較電圧Ｖ
ｒを作る抵抗Ｒ１，Ｒ２と、入力電圧をその比較電圧Ｖ
ｒと比較するコンパレータＣＭＰと、その出力を微分す
る微分回路を形成するコンデンサＣ３及び抵抗Ｒ３と、
負の微分パルスを吸収するためのダイオードＤ５と、微
分パルスの立上りでトリガされてその都度出力を反転す
るフリップフロップＦＦと、その出力を反転するインバ
ータＩＮＶとによって構成されている。

リセット回路４は、リセットトランジスタＴＲ，、ＴＲ
２と、その各ベース回路及びコレクタ回路に接続した抵
抗Ｒ４〜Ｒ９によって構成され、入力検出回路３のフリ
ップフロップＦＦの出力がＨ“の時はリセットトランジ
スタＴＲＬがＯＮになって、ホールド回路１のコンデン
サＣ１に並列に放電抵抗Ｒ６を接続して、そのホールド
電圧をリセットさせ、インバータＩＮ、Ｖの出力がＨ゛
　（フリップフロップＦＦの出力はＬ″）の時はリセッ
トトランジスタＴＲ２がＯＮになって、ホールド回路２
のコンデンサＣ２に並列に放電抵抗Ｒ９を接続して、そ
のホールド電圧をリセットさせる。

切換回路５は、一対のホールド回路１，２のオペアンプ
Ａ２．Ａ４の各出力側と出力端子○ｕｔ、どの間に介挿
した一対のアナログスイッチＳＷ、。

ＳＷ２からなり、アナログスイッチＳＷ、はインバータ
ＩＮＶの出力をゲート信号とし、アナログスイッチＳＷ
２はフリップＦＦの出力をゲート信号として、そのゲー
ト信号がＨ“の時にＯＮ状態となる。

次に、この実施例の作用を第２図も参照しながら説明す
る。

入力端子Ｉｎにパルスが入力すると、第１．第２のホー
ルド回路１，２はアンプＡ　１　、　Ａ　３を通してコ
ンデンサＣＩ　＋　Ｃ２にそのピーク値を充電しようと
する。

ところが、入力検出回路３のコンパレータＣＭＰに比較
電圧Ｖｒ以上のパルスが入力すると、その間出力がＬ”
からＨ”に反転し、それがコンデンサＣ３と抵抗Ｒ３か
らなる微分回路で微分されて発生するパルスの立上りで
フリップフロップＦＦの出力を反転させ、リセット回路
４のリセットトランジスタＴＲ，及びＴＲ２を交互に駆
動する。

したがって、コンデンサＣ１，Ｃ２のどちらかは抵抗Ｒ
６又はＲ７を通して放電状態となって充電されない。

この例では、最初のパルスの入力時にはトランジスタＴ
Ｒ，がＯＮになっていて、コンデンサＣＩが放電状態と
なっているものとする。

そして、トランジスタＴＲ，がＯＮになって第１のホー
ルド回路１にリセットをかけている時は。

アナログスイッチＳＷ２がＯＮ状態となり、トランジス
タＴＲ２がＯＮになって第２のホールド回路２にリセッ
トをかけている時は、アナログスイッチＳＷｌがＯＮ状
態となっている。

したがって、第２図に（Ａ）に示すようなパルスが入力
端子Ｉｎに入力すると、最初のパルスでは同図（Ｃ）に
示すようにコンデンサＣ２が充電状態となって（Ｂ）に
示すようにコンデンサＣ４は放電し、この時（Ｅ）に示
すようにアナログスイッチＳＷ２がＯＮとなり、コンデ
ンサＣ２のホールド値が（Ｆ）に示す出力端子ＯＵＴの
出力となる。

次のパルスが来ると、トランジスタＴＲ２がＯＮになり
ＴＲＩがＯＦＦになるので、コンデンサＣ１がパルスの
ピーク値まで充電される。この時アナログスイッチＳ　
Ｖ／　ｒがＯＮになるため、第２図（Ｂ）に示すコンデ
ンサＣ１のホールド値が５（Ｆ）に示す出力となる。

このようにして、各入力パルスのピーク値を入力パルス
の周期と同じ応答速度で出力することができる。

〔発明の効果〕

以上説明してきたように、この発明によるパルスピーク
ホールド回路は、入力パルスの周期と同期した応答速度
で各パルスのピーク値をホールドした出力を得ることが
できる。

したがって、このパルスピークホールド回路を、例えば
前述したＶＴＲのドラムＰＧパルス等のパルスレベルの
自動調整を行なう際のレベル検出用に使用すれば、調整
によるレベルの変化をどの状態からでも正確に検出する
ことができ、調整が容易になる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すパルスピークホール
ド回路の回路図、 第２図は同じくその作用を説明するためのタイミングチ
ャート図、 第３図は従来のパルスピークホールド回路の代表例を示
す回路図。 第４図は同じくその作用を説明するためのタイミングチ
ャート図である。 １．２・・・ホールド回路　　３・・・入力検出回路４
・・・リセット回路　　　　５・・・切換回路Ｃ，，Ｃ
２・・・ホールドコンデンサ ＣＭＰ・・・コンパレータ ＴＲ工、ＴＲ２・・・リセットトランジ入りＲ，、Ｒ９
・・・放電抵抗 ＳＶ／１　ｔ　ｓｗ２・・・アナログスイッチ第２図 第３図 第４図 時間

Claims (1)

【特許請求の範囲】
1. １　それぞれ入力パルスのピーク値をホールドする一対
   のホールド回路と、パルスの入力を検出する入力検出回
   路と、該入力検出回路によつてパルスの入力が検出され
   る毎に前記一対のホールド回路を交互にリセットするリ
   セット回路と、前記入力検出回路によつてパルスの入力
   が検出される毎に前記一対のホールド回路の出力を切換
   え選択して、前記リセット回路によつてリセットされな
   い方のホールド回路のホールド値を出力させる切換回路
   とからなることを特徴とするパルスピークホールド回路
   。