JPS5948407B2 - 回転位相検出回路 - Google Patents
回転位相検出回路Info
- Publication number
- JPS5948407B2 JPS5948407B2 JP53020065A JP2006578A JPS5948407B2 JP S5948407 B2 JPS5948407 B2 JP S5948407B2 JP 53020065 A JP53020065 A JP 53020065A JP 2006578 A JP2006578 A JP 2006578A JP S5948407 B2 JPS5948407 B2 JP S5948407B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- circuit
- pulse
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
本発明は、磁気録画再生装置（ＶＴＲ）のヘッドシリン
ダーのような回転体の回転位相検出回路に関するもので
ある。
ダーのような回転体の回転位相検出回路に関するもので
ある。
従来のヘッドシリンダーの回転検出方法および位相制御
方式は第１図のブロック図に示すような構成で、第２図
に第１図のブロック図の各部の波形を示す。
方式は第１図のブロック図に示すような構成で、第２図
に第１図のブロック図の各部の波形を示す。
第１図において、１はヘッドシリンダー２をその軸に直
結されているモータである。その回転をヘッドシリンダ
ー２に互に逆極性で１８００の回転角度差でもつて固定
された磁石３、３’および位相検出ヘッド４で第２図の
如き信号５１を得、信号５１を交流アンプ５に印加し信
号５２を得る。信号５１の周波数は３０Ｈ２であるため
、交流アンプ５を通つた信号５２は信号５１を微分回路
を通したと等価になつて、信号５１のゼロクロス点が信
号５２のピーク点と一致する。信号５２をそれぞれ正方
向パルスアンプ６と負方向パルスアンプ７とに印加する
。両方のパルスアンプとも信号５２のピーク点付近でＯ
Ｎするようにピーククランプが働くような入力回路形成
のアンプとなり、それぞれ信号５３、信号５４を得る。
信号５３、信号５４をそれぞれのパルスの前縁で動作す
る単安定マルチバイブレータ８、９（以下モノマルチと
略す）に印加しそれぞれのモノマルチの時定数（ＢＭＩ
、ＣＭ２）、（ＲＭ２、ＣＭＤで遅延時間を決定する。
各モノマルチの制御端子の波形は信号５５、信号５６と
なり、各モノマルチ出力は信号５７、信号５８となる。
信号５７と信号５８との後縁でセット、リセットを連続
的にするフリップフロップ１０に信号５７と信号５８を
印加し、信号５９を得る。信号５｜はビデオヘッド再生
アンプのスイッチ信号として用いる。一方信号５９を基
準信号回路１１からの基準信号と位相比較回路１２で位
相比較し、位相比較誤差信号をドライブ回路１３に加え
ヘッドシリンダーモータ１の位相を制御している。従来
例において回路の集積回路化をする場合には第１図にお
いて破線内であるが、回路が極めて複雑となり素子数が
増大する。
結されているモータである。その回転をヘッドシリンダ
ー２に互に逆極性で１８００の回転角度差でもつて固定
された磁石３、３’および位相検出ヘッド４で第２図の
如き信号５１を得、信号５１を交流アンプ５に印加し信
号５２を得る。信号５１の周波数は３０Ｈ２であるため
、交流アンプ５を通つた信号５２は信号５１を微分回路
を通したと等価になつて、信号５１のゼロクロス点が信
号５２のピーク点と一致する。信号５２をそれぞれ正方
向パルスアンプ６と負方向パルスアンプ７とに印加する
。両方のパルスアンプとも信号５２のピーク点付近でＯ
Ｎするようにピーククランプが働くような入力回路形成
のアンプとなり、それぞれ信号５３、信号５４を得る。
信号５３、信号５４をそれぞれのパルスの前縁で動作す
る単安定マルチバイブレータ８、９（以下モノマルチと
略す）に印加しそれぞれのモノマルチの時定数（ＢＭＩ
、ＣＭ２）、（ＲＭ２、ＣＭＤで遅延時間を決定する。
各モノマルチの制御端子の波形は信号５５、信号５６と
なり、各モノマルチ出力は信号５７、信号５８となる。
信号５７と信号５８との後縁でセット、リセットを連続
的にするフリップフロップ１０に信号５７と信号５８を
印加し、信号５９を得る。信号５｜はビデオヘッド再生
アンプのスイッチ信号として用いる。一方信号５９を基
準信号回路１１からの基準信号と位相比較回路１２で位
相比較し、位相比較誤差信号をドライブ回路１３に加え
ヘッドシリンダーモータ１の位相を制御している。従来
例において回路の集積回路化をする場合には第１図にお
いて破線内であるが、回路が極めて複雑となり素子数が
増大する。
すなわち、従来の構成では単安定マルチバイブレータ８
，９をトリガーする信号が、第２図のＳ３およびＳ４と
幅狭なパルスであるため、このパルスＳ３，Ｓ４を遅延
せしめるための前記単安定マルチバイブレータ８，９は
、トリガー後一定の時間の経過後に自動的に復帰する自
己復帰型のものではならない。また検出ヘツド出力のＳ
／Ｎが悪い場合には回路が不安定であるという問題があ
る。本発明は上記問題点を解決せんとするものでその一
実施例のブロツク図を第３図に示し、第４図に第３図の
各部の波形を示す。
，９をトリガーする信号が、第２図のＳ３およびＳ４と
幅狭なパルスであるため、このパルスＳ３，Ｓ４を遅延
せしめるための前記単安定マルチバイブレータ８，９は
、トリガー後一定の時間の経過後に自動的に復帰する自
己復帰型のものではならない。また検出ヘツド出力のＳ
／Ｎが悪い場合には回路が不安定であるという問題があ
る。本発明は上記問題点を解決せんとするものでその一
実施例のブロツク図を第３図に示し、第４図に第３図の
各部の波形を示す。
そして第５図に具体的な回路の一実施例を示す。以下図
面に従つて本発明の一実施例を説明する。第３図におい
てヘツドシリンダ−２が軸に直結されているモータ１の
回転位相を位相検出ヘツド４で交互に極性が異なる信号
Ｓ１を検出し、信号Ｓ１を交流アンプ５に印加して信号
Ｓ２を得る。
面に従つて本発明の一実施例を説明する。第３図におい
てヘツドシリンダ−２が軸に直結されているモータ１の
回転位相を位相検出ヘツド４で交互に極性が異なる信号
Ｓ１を検出し、信号Ｓ１を交流アンプ５に印加して信号
Ｓ２を得る。
ここまでは前述の従来例と同じである。そこで信号Ｓ２
を正方向パルスアンプ１４と負方向パルスアンプ１５と
にそれぞれ印加して信号Ｓ２のピークを検出する。具体
的には第５図のように正方向パルスアンプはコンデンサ
ＣＡ２、抵抗ＲＢ２、トランジスタＴ２を用いて正方向
パルスでコンデンサＣＡ２、トランジスタＴ２の経路で
コンデンサＣＡ２を充電し、抵抗ＲＢ２を通してコンデ
ンサＣＡ２の電荷を放電する。この場合充電時定数は極
めて短かく、放電時定数は３０Ｈｚの周期に対して長く
するよう設定することにより、約１８０゜位相の遅れた
信号による誤動作、また検出ヘツド信号のＳ／Ｎの低下
に対する誤動作も防げる。同様に負方向パルスアンプで
はコンデンサＣＡ１，トランジスタＴぃ抵抗ＲＢ１で同
等の働きをさせている。次にこの正負パルスアンプ１４
，１５の加算出力信号Ｓ３をシユミツト回路１６に印加
して信号Ｓ４を得る。第５図においてトランジスタＴ３
のエミツタは一定バイアス電圧Ｖ３Ｅを与えられ、抵抗
Ｒ，とＲ２の中点電圧、すなわちトランジスタＴ５のべ
ース電圧ＶＡはＶＡ＝Ｖ３Ｅ＞（Ｒ６／Ｒ５＋Ｒ６で与
えられる。一方トランジスタＴ４のベース電圧は卜ラン
ジスタＴ６がＯＦＦであるとするとほぼＶ３Ｅと同じで
あるのでトランジスタＴ４のベース電圧がトランジスタ
Ｔ，のベース電圧より高いのでトランジスタＴ，はＯＦ
Ｆとなるので、トランジスタＴ７もＯＦＦとなつている
。今、信号Ｓ２として負方向パルスが印加されるとトラ
ンジスタＴ１は、０Ｎし、トランジスタＴ，のベース電
圧は上昇する。このトランジスタＴ，のベース電圧がト
ランジスタＴ４のベース電圧ＶＣ＝Ｖ３Ｅより高くなる
と卜ランジスタＴ５がＯＮするのでトランジスタＴ７も
ＯＮし、信号Ｓ４はハイレベルとなり、トランジスタＴ
６もＯＮするのでトランジスタＴ４のべース電圧は低下
する。負方向パルスがなくなつてもトランジスタＴ５の
ベース電圧よりトランジスタＴ４のベース電圧が低いの
で信号Ｓ４はハイレベルを保持する。次に信号Ｓ２とし
て正方向パルスが印加されるとこんどはトランジスタＴ
２がＯＮし、トランジスタＴ，のベース電圧は低下し、
トランジスタＴ４のベース電圧ＶＢ＝Ｖ３ＥＸＲＶＲ７
＋馬より低くなるとトランジスタＴ５はＯＦＦとなり、
トランジスタＴ７もＯＦＦとなり、トランジスタＴ６も
ＯＦＦとなり、トランジスタＴ４のベース電圧はＶ３Ｅ
となる。従つてシユミツト回路出力信号Ｓ４を得る。次
に信号Ｓ４をモノマルチ１７と信号Ｓ４を反転回路１８
で反転して、モノマルチ１９とに印加し、それぞれ時定
数（ＲＭ３，ＣＭ３）（ＲＭ４，ＣＭ４）により、信号
Ｓ４を遅延させる。
を正方向パルスアンプ１４と負方向パルスアンプ１５と
にそれぞれ印加して信号Ｓ２のピークを検出する。具体
的には第５図のように正方向パルスアンプはコンデンサ
ＣＡ２、抵抗ＲＢ２、トランジスタＴ２を用いて正方向
パルスでコンデンサＣＡ２、トランジスタＴ２の経路で
コンデンサＣＡ２を充電し、抵抗ＲＢ２を通してコンデ
ンサＣＡ２の電荷を放電する。この場合充電時定数は極
めて短かく、放電時定数は３０Ｈｚの周期に対して長く
するよう設定することにより、約１８０゜位相の遅れた
信号による誤動作、また検出ヘツド信号のＳ／Ｎの低下
に対する誤動作も防げる。同様に負方向パルスアンプで
はコンデンサＣＡ１，トランジスタＴぃ抵抗ＲＢ１で同
等の働きをさせている。次にこの正負パルスアンプ１４
，１５の加算出力信号Ｓ３をシユミツト回路１６に印加
して信号Ｓ４を得る。第５図においてトランジスタＴ３
のエミツタは一定バイアス電圧Ｖ３Ｅを与えられ、抵抗
Ｒ，とＲ２の中点電圧、すなわちトランジスタＴ５のべ
ース電圧ＶＡはＶＡ＝Ｖ３Ｅ＞（Ｒ６／Ｒ５＋Ｒ６で与
えられる。一方トランジスタＴ４のベース電圧は卜ラン
ジスタＴ６がＯＦＦであるとするとほぼＶ３Ｅと同じで
あるのでトランジスタＴ４のベース電圧がトランジスタ
Ｔ，のベース電圧より高いのでトランジスタＴ，はＯＦ
Ｆとなるので、トランジスタＴ７もＯＦＦとなつている
。今、信号Ｓ２として負方向パルスが印加されるとトラ
ンジスタＴ１は、０Ｎし、トランジスタＴ，のベース電
圧は上昇する。このトランジスタＴ，のベース電圧がト
ランジスタＴ４のベース電圧ＶＣ＝Ｖ３Ｅより高くなる
と卜ランジスタＴ５がＯＮするのでトランジスタＴ７も
ＯＮし、信号Ｓ４はハイレベルとなり、トランジスタＴ
６もＯＮするのでトランジスタＴ４のべース電圧は低下
する。負方向パルスがなくなつてもトランジスタＴ５の
ベース電圧よりトランジスタＴ４のベース電圧が低いの
で信号Ｓ４はハイレベルを保持する。次に信号Ｓ２とし
て正方向パルスが印加されるとこんどはトランジスタＴ
２がＯＮし、トランジスタＴ，のベース電圧は低下し、
トランジスタＴ４のベース電圧ＶＢ＝Ｖ３ＥＸＲＶＲ７
＋馬より低くなるとトランジスタＴ５はＯＦＦとなり、
トランジスタＴ７もＯＦＦとなり、トランジスタＴ６も
ＯＦＦとなり、トランジスタＴ４のベース電圧はＶ３Ｅ
となる。従つてシユミツト回路出力信号Ｓ４を得る。次
に信号Ｓ４をモノマルチ１７と信号Ｓ４を反転回路１８
で反転して、モノマルチ１９とに印加し、それぞれ時定
数（ＲＭ３，ＣＭ３）（ＲＭ４，ＣＭ４）により、信号
Ｓ４を遅延させる。
この場合信号Ｓ４がほぼデユーテイ５０％のパルスであ
り、且つ遅延時間はこれに対して必ずこの５０％以内で
終了するので第５図の回路構成のモノマルチで充分であ
る。すなわち時定数（ＲＭ３，ＣＭ３）または（ＲＭ４
，ＣＭ４）を電源とアース間に直列に接続し、この中点
をトランジスタＴ１３（またはＴ９）でスイツチングし
、コンデンサに充電された電圧と基準電圧とを差動アン
プで比較して、その結果を信号Ｓ８（または信号Ｓ９）
として出力する。各モノマルチの出力信号Ｓ８，Ｓ，の
前縁でセツトリセツトされるフリツプフロツプ２０に信
号Ｓ８，Ｓ，を印加し、信号Ｓ，ｏを得る。
り、且つ遅延時間はこれに対して必ずこの５０％以内で
終了するので第５図の回路構成のモノマルチで充分であ
る。すなわち時定数（ＲＭ３，ＣＭ３）または（ＲＭ４
，ＣＭ４）を電源とアース間に直列に接続し、この中点
をトランジスタＴ１３（またはＴ９）でスイツチングし
、コンデンサに充電された電圧と基準電圧とを差動アン
プで比較して、その結果を信号Ｓ８（または信号Ｓ９）
として出力する。各モノマルチの出力信号Ｓ８，Ｓ，の
前縁でセツトリセツトされるフリツプフロツプ２０に信
号Ｓ８，Ｓ，を印加し、信号Ｓ，ｏを得る。
再生時にはビデオヘツド再生アンプのスイツチング信号
として利用し、一方位相比較器１２で基準信号発生器１
１からの基準信号と位相比較し、位相比較誤差信号をド
ライブ回路１３に加えヘツドシリンダモータ１の位相を
制御する。以上のような本発明の構成であれば第５図に
示すように極めて簡単な回路で集積回路化が実現できマ
スク面積が小さくてすみ低コストになる。
として利用し、一方位相比較器１２で基準信号発生器１
１からの基準信号と位相比較し、位相比較誤差信号をド
ライブ回路１３に加えヘツドシリンダモータ１の位相を
制御する。以上のような本発明の構成であれば第５図に
示すように極めて簡単な回路で集積回路化が実現できマ
スク面積が小さくてすみ低コストになる。
すなわち、本発明では、モノマルチ１７，１９を駆動す
る信号が略々デユーテイ５０％の信号に変換されており
、モノマルチ１７，１９による遅延時間が前記駆動信号
のパルス幅に比べて短かいものであるため、モノマルチ
１７，１９として従来のように自已復帰型の構成を必要
とせず、その構成は簡単なものとなる。また検出ヘツド
のＳ／Ｎが悪い場合にもシユミツト回路で信号処理して
いるのでノイズに対しても良好である。
る信号が略々デユーテイ５０％の信号に変換されており
、モノマルチ１７，１９による遅延時間が前記駆動信号
のパルス幅に比べて短かいものであるため、モノマルチ
１７，１９として従来のように自已復帰型の構成を必要
とせず、その構成は簡単なものとなる。また検出ヘツド
のＳ／Ｎが悪い場合にもシユミツト回路で信号処理して
いるのでノイズに対しても良好である。
第１図は従来例の位相検出装置を示すブロツク図、第２
図は第１図の各部の波形図、第３図は本発明の一実施例
を示すブロツク図、第４図は第３図の各部の波形図、第
５図は本発明の一実施例の具体的な電気的結線図である
。 １・・・・・・シリンダーモータ、２・・・・・・ヘツ
ドシリンダー、４・・・・・・検出ヘツド、５・・・・
・・交流アンプ、１１・・・・・・基準発振器、１３・
・・・・・位相比較器、１４・・・・・・正パルスアン
プ、１５・・・・・・負パルスアンプ、１６・・・・・
・シユミツト回路、１７，１９・・・・・・モノマルチ
、２０・・・・・・フリツプフロツプ。
図は第１図の各部の波形図、第３図は本発明の一実施例
を示すブロツク図、第４図は第３図の各部の波形図、第
５図は本発明の一実施例の具体的な電気的結線図である
。 １・・・・・・シリンダーモータ、２・・・・・・ヘツ
ドシリンダー、４・・・・・・検出ヘツド、５・・・・
・・交流アンプ、１１・・・・・・基準発振器、１３・
・・・・・位相比較器、１４・・・・・・正パルスアン
プ、１５・・・・・・負パルスアンプ、１６・・・・・
・シユミツト回路、１７，１９・・・・・・モノマルチ
、２０・・・・・・フリツプフロツプ。
Claims (1)
- １ １個の位相検出ヘッドにより回転体の予じめ定めら
れた２箇所の回転位相をそれぞれ互に極性の異なる検出
信号として検出し、この正負交互のパルス列となる検出
信号をシユミツト回路に印加して前記正負交互パルス列
信号の正および負極性パルスの印加毎に極性が変化する
パルス信号を得、そのパルス信号およびそのパルス信号
の逆極性信号を単安定マルチバイブレータに印加して、
おのおのの信号を遅延させ、遅延されたそれぞれの信号
によりフリップフロップ回路を動作させ、そのフリップ
フロップ回路の出力信号と基準信号との位相を比較した
位相差信号により前記回転体の位相を制御することを特
徴とする回転位相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53020065A JPS5948407B2 (ja) | 1978-02-22 | 1978-02-22 | 回転位相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53020065A JPS5948407B2 (ja) | 1978-02-22 | 1978-02-22 | 回転位相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54119212A JPS54119212A (en) | 1979-09-17 |
| JPS5948407B2 true JPS5948407B2 (ja) | 1984-11-26 |
Family
ID=12016683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53020065A Expired JPS5948407B2 (ja) | 1978-02-22 | 1978-02-22 | 回転位相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948407B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218510U (ja) * | 1985-07-18 | 1987-02-04 | ||
| JPS63302205A (ja) * | 1987-05-15 | 1988-12-09 | フォスター・ホイーラー・エナージイ・コーポレイション | ガスから亜酸化窒素を除去する方法 |
| JPH0419308Y2 (ja) * | 1984-05-14 | 1992-04-30 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760561B2 (ja) * | 1985-02-28 | 1995-06-28 | キヤノン株式会社 | 磁気デイスク装置 |
-
1978
- 1978-02-22 JP JP53020065A patent/JPS5948407B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0419308Y2 (ja) * | 1984-05-14 | 1992-04-30 | ||
| JPS6218510U (ja) * | 1985-07-18 | 1987-02-04 | ||
| JPS63302205A (ja) * | 1987-05-15 | 1988-12-09 | フォスター・ホイーラー・エナージイ・コーポレイション | ガスから亜酸化窒素を除去する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54119212A (en) | 1979-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507591A (en) | Linear pulse width to current converter for brushless DC motors | |
| JP2568737B2 (ja) | 無整流子モータの駆動装置 | |
| JPS5948407B2 (ja) | 回転位相検出回路 | |
| JPH11299283A (ja) | センサレスモ―タドライバ | |
| CA1107354A (en) | Frequency-voltage converter | |
| US4418304A (en) | Circuit for controlling rotation of motor | |
| JP2783964B2 (ja) | タイミング信号発生回路 | |
| JPH0429316B2 (ja) | ||
| JP2542575B2 (ja) | 波形整形回路 | |
| JPH04127864A (ja) | 直流モーター | |
| JPS6134877Y2 (ja) | ||
| JPH0210467B2 (ja) | ||
| JPH0591790A (ja) | ブラシレスモータ | |
| JPH0119471Y2 (ja) | ||
| JPS613349A (ja) | Ｖｔｒのｐｗｍ方式モ−タドライブ回路 | |
| JPS6312582Y2 (ja) | ||
| JP2638821B2 (ja) | 積分型ａ−ｄ及びｄ−ａ変換器 | |
| JP2672886B2 (ja) | 直流サーボモータのパルス駆動方式 | |
| JPH0649110Y2 (ja) | ゼロボルト信号発生回路 | |
| JPH0355105Y2 (ja) | ||
| JPS5911966B2 (ja) | カイテンヘツドガタジキロクガサイセイソウチ | |
| JPH0223118Y2 (ja) | ||
| JPH049548Y2 (ja) | ||
| JPS6315933Y2 (ja) | ||
| JPS639276Y2 (ja) |