JP3326305B2 - 輝度信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、家庭用ＶＴＲの輝度信
号の再生を行う輝度信号処理回路に関するもので、特に
素子数の削減を計った輝度信号処理回路に関する。

【０００２】

【従来の技術】家庭用ＶＴＲにおいて、輝度信号の再生
を行う輝度信号処理回路では、再生信号が欠落した時の
ために、直前の輝度信号を保持しておく。そして、欠落
があると、保持しておいた輝度信号を代わりに出力させ
るＤＯＣ（ドロップアウト補償）回路が用いられてい
る。

【０００３】図２は、そのようなＤＯＣ回路を備えた輝
度信号処理回路を示す。入力端子（１）には、ＦＭ変調
されている輝度信号が印加され、ＦＭ復調器（２）でＦ
Ｍ復調される。復調された輝度信号は、第１入力端子
（３）、スイッチ（４）を介して輝度信号処理回路
（５）に印加される。一方、スイッチ（４）からの信号
は、１Ｈ遅延回路（６）に印加される。１Ｈ遅延回路
（６）は、輝度信号を１Ｈ（Ｈは１水平同期信号期間）
遅延させる。

【０００４】遅延された信号は、第２入力端子（７）に
印加されており、第１入力端子（３）からの輝度信号が
欠落した場合には、スイッチ（４）が切り替わり第２入
力端子（７）からの輝度信号が代わりに出力される。図
３は、そのタイミングを示す波形図である。

【０００５】図３（ａ）は、図２の端子（８）に印加さ
れるヘッド切り替え信号を示している。図３で時刻ｔ１
とｔ２の切り替わり時には、再生ＦＭ信号が連続しな
い。その期間、再生信号には図３（ｃ）のようにノイズ
が発生してしまう。そこで、図３（ｄ）の如きパルスを
作成し、該パルス期間中図２のスイッチ（４）を第２入
力端子（７）側に切り換えている。そうすれば、前記ノ
イズの発生を防止できる。

【０００６】ヘッド切り替え信号は、端子（８）に印加
され、モノマルチバイブレータ（９）（１０）に印加さ
れる。モノマルチバイブレータ（１０）の入力端子には
インバータ（１１）が接続されているので、立ち上が
り、立ち下がりどちらの入力信号に対しても応答するこ
ととなり、加算回路（１２）の出力端には図３（ｄ）の
信号が得られる。

【０００７】従って、図２の回路によれば、ヘッド切り
替えに起因するノイズの発生を防止できる。

【０００８】

【発明が解決しようとする課題】ところで、図２の回路
では２つのモノマルチバイブレータ（９）（１０）を必
要とする。このため、素子数が多いという問題があっ
た。

【０００９】

【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、輝度信号が印加される第１入力端子
と、前記輝度信号の欠落を補償するための輝度信号が印
加される第２入力端子と、前記第１及び第２入力端子か
らの輝度信号を選択的に出力するスイッチと、互いのエ
ミッタが共通接続され該共通接続点に第１定電流源トラ
ンジスタのコレクタが接続された第１及び第２トランジ
スタと、互いのエミッタが共通接続され該共通接続点に
第２定電流源トランジスタのコレクタが接続された第３
及び第４トランジスタと、前記第２及び第３トランジス
タのベースにバイアスを加える第１基準電源と、前記第
１及び第２定電流源トランジスタのコレクタ間に接続さ
れたコンデンサと、前記第２及び第３トランジスタのコ
レクタに共通接続された出力端子とを備え、一方の極性
の入力信号が前記第１トランジスタ及び第２定電流源ト
ランジスタのベースに印加され、他方の極性の入力信号
が前記第４トランジスタ及び第１定電流源トランジスタ
のベースに印加されるモノマルチバイブレータとを備
え、前記モノマルチバイブレータの入力信号としてヘッ
ド切り替え信号を印加し、前記モノマルチバイブレータ
の出力信号に応じて前記スイッチを切り換えるようにし
たことを特徴とする。

【００１０】

【作用】本発明によれば、互いのエミッタが共通接続さ
れ該共通接続点に第１定電流源トランジスタのコレクタ
が接続された第１及び第２トランジスタと、互いのエミ
ッタが共通接続され該共通接続点に第２定電流源トラン
ジスタのコレクタが接続された第３及び第４トランジス
タと、前記第２及び第３トランジスタのベースにバイア
スを加える第１基準電源と、前記第１及び第２定電流源
トランジスタのコレクタ間に接続されたコンデンサと、
前記第２及び第３トランジスタのコレクタに共通接続さ
れた出力端子とを備えるモノマルチバイブレータを設
け、一方の極性の入力信号を前記第１トランジスタ及び
第２定電流源トランジスタのベースに印加し、他方の極
性の入力信号を前記第４トランジスタ及び第１定電流源
トランジスタのベースに印加しているので、前記出力端
子より、立ち上がり、立ち下がりどちらの入力信号に対
しても応答した出力信号が得られる。

【００１１】

【実施例】図１は、本発明の輝度信号処理回路に用いら
れるモノマルチバイブレータを示すもので、（１３）
（１４）は互いのエミッタが共通接続され該共通接続点
に第１定電流源トランジスタ（１５）のコレクタが接続
された第１及び第２トランジスタ、（１６）（１７）は
互いのエミッタが共通接続され該共通接続点に第２定電
流源トランジスタ（１８）のコレクタが接続された第３
及び第４トランジスタ、（１９）は前記第２及び第３ト
ランジスタ（１４）（１６）のベースにバイアスを加え
る第１基準電源、（２０）は前記第１及び第２定電流源
トランジスタ（１５）（１８）のコレクタ間に接続され
たコンデンサ、（２１）は前記第２及び第３トランジス
タ（１４）（１６）のコレクタに共通接続された出力端
子、（２２）は一方の極性の入力信号を前記第１トラン
ジスタ（１３）及び第２定電流源トランジスタ（１８）
のベースに印加する入力端子、（２３）は他方の極性の
入力信号が前記第４トランジスタ（１７）及び第１定電
流源トランジスタ（１５）のベースに印加する入力端子
である。

【００１２】図１の入力端子（２３）には図４（ａ）に
示すヘッド切り替え信号が印加され、入力端子（２２）
には図４（ｂ）に示すヘッド切り替え信号が印加され
る。前記２つの信号のレベルは、図示のようにＶH,ＶR,
ＶLの３つのレベルとなり、互いに逆位相である。そし
て、第１基準電源（１９）の電圧は、ＶRに設定されて
いる。

【００１３】今、図４の時刻ｔ１であり、とが図１
の回路に印加されると、 第１トランジスタ（１３） オフ 第２トランジスタ（１４） オン 第３トランジスタ（１６） オフ 第４トランジスタ（１７） オン 第１定電流源トランジスタ（１５） オン 第２定電流源トランジスタ（１８） オフ となる。すると、の電位は図４（ｃ）に示すように安
定状態で、ＶR-ＶBEとなり、の電位は図４（ｄ）に示
すように安定状態で、ＶH-ＶBEとなる。このとき、コン
デンサ（２０）には電圧ＶH-ＶRが充電される。

【００１４】第３定電流源トランジスタ（２４）に流れ
る電流をＩとすると、該電流Ｉが第２トランジスタ（１
４）と第１定電流源トランジスタ（１５）とを介して負
荷抵抗Ｒに流れる。この為、出力端子（２１）には図４
（ｅ）のように電圧（ＶCCーＲＩ）の出力信号が発生す
る。

【００１５】この状態から、時刻ｔ２に図４のとが
反転すると、 第１トランジスタ（１３） オン 第２トランジスタ（１４） オフ 第３トランジスタ（１６） オン 第４トランジスタ（１７） オフ 第１定電流源トランジスタ（１５） オフ 第２定電流源トランジスタ（１８） オン となる。の電位は図４（ｃ）に示すように、ＶH-ＶBE
となり、の電位は図４（ｄ）に示すように、ＶH-ＶBE
にコンデンサ（２０）の充電電圧ＶH-ＶRを加えた電圧
となる。

【００１６】すると、第３トランジスタ（１６）は、上
述のように直ちにオンすることはできない。そのため、
負荷抵抗Ｒには電流が流れず、出力端子（２１）には図
４（ｅ）のように電圧（ＶCC）の出力信号が発生する。
一方、コンデンサ（２０）は、時刻ｔ２より放電を開始
し、の電位は図４（ｄ）のように低下を始める。そし
て、ＶR-ＶBEまで低下すると、第３トランジスタ（１
６）がオンしての電位は、ＶR-ＶBEで安定する。

【００１７】第３トランジスタ（１６）が再びオンする
と、出力端子（２１）には図４（ｅ）のように電圧（Ｖ
CCーＲＩ）の出力信号が発生する。ここで、図４（ｅ）
の＋ＶCCの期間は、コンデンサ（２０）の放電時定数に
より定まるので、図１の回路が立ち下がり入力に対し
て、マルチバイブレータとして動作していることが明ら
かである。

【００１８】図４の時刻ｔ３では、時刻ｔ２でで起き
た変化と同じ変化がで起こる。この為、図１の回路が
立ちあがり入力に対しても、マルチバイブレータとして
動作していることが明らかである。従って、図１のマル
チバイブレータを図２のエッジ検出に用いれば、少ない
素子数で、ヘッドからのヘッド切り替え信号を波形整形
することができる。

【００１９】

【発明の効果】以上述べた如く、本発明によれば、互い
のエミッタが共通接続され該共通接続点に第１定電流源
トランジスタのコレクタが接続された第１及び第２トラ
ンジスタと、互いのエミッタが共通接続され該共通接続
点に第２定電流源トランジスタのコレクタが接続された
第３及び第４トランジスタと、前記第２及び第３トラン
ジスタのベースにバイアスを加える第１基準電源と、前
記第１及び第２定電流源トランジスタのコレクタ間に接
続されたコンデンサと、前記第２及び第３トランジスタ
のコレクタに共通接続された出力端子とを備えるモノマ
ルチバイブレータを使用しているので、立ち上がり信号
と、立ち下がり信号のいずれに対しても１つの回路で波
形整形を行える。その為、マルチバイブレータの数を削
減することが出来、輝度信号処理回路の素子数を削減す
ることができる。

【図面の簡単な説明】

【図１】本発明の輝度信号処理回路に用いるマルチバイ
ブレータを示すブロック図である。

【図２】従来の輝度信号処理回路を示すブロック図であ
る。

【図３】図２の説明に供するための波形図である。

【図４】図１の説明に供するための波形図である。

【符号の説明】

（１３） 第１トランジスタ （１４） 第２トランジスタ （１６） 第３トランジスタ （１７） 第４トランジスタ

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 輝度信号が印加される第１入力端子と、 前記輝度信号の欠落を補償するための輝度信号が印加さ
   れる第２入力端子と、 前記第１及び第２入力端子からの輝度信号を選択的に出
   力するスイッチと、 互いのエミッタが共通接続され該共通接続点に第１定電
   流源トランジスタのコレクタが接続された第１及び第２
   トランジスタと、互いのエミッタが共通接続され該共通
   接続点に第２定電流源トランジスタのコレクタが接続さ
   れた第３及び第４トランジスタと、前記第２及び第３ト
   ランジスタのベースにバイアスを加える第１基準電源
   と、前記第１及び第２定電流源トランジスタのコレクタ
   間に接続されたコンデンサと、前記第２及び第３トラン
   ジスタのコレクタに共通接続された出力端子とを備え、
   一方の極性の入力信号が前記第１トランジスタ及び第２
   定電流源トランジスタのベースに印加され、他方の極性
   の入力信号が前記第４トランジスタ及び第１定電流源ト
   ランジスタのベースに印加されるモノマルチバイブレー
   タと、を備え、前記モノマルチバイブレータの入力信号
   としてヘッド切り替え信号を印加し、前記モノマルチバ
   イブレータの出力信号に応じて前記スイッチを切り換え
   るようにしたことを特徴とする輝度信号処理回路。
2. 【請求項２】 輝度信号が印加される第１入力端子と、 前記輝度信号の欠落を補償するための輝度信号が印加さ
   れる第２入力端子と、 前記第１及び第２入力端子からの輝度信号を選択的に出
   力するスイッチと、 該スイッチの出力信号を１Ｈ期間遅延して前記第２入力
   端子に印加する１Ｈ遅延回路と、 互いのエミッタが共通接続され該共通接続点に第１定電
   流源トランジスタのコレクタが接続された第１及び第２
   トランジスタと、互いのエミッタが共通接続され該共通
   接続点に第２定電流源トランジスタのコレクタが接続さ
   れた第３及び第４トランジスタと、前記第２及び第３ト
   ランジスタのベースにバイアスを加える第１基準電源
   と、前記第１及び第２定電流源トランジスタのコレクタ
   間に接続されたコンデンサと、前記第２及び第３トラン
   ジスタのコレクタに共通接続された出力端子とを備え、
   一方の極性の入力信号が前記第１トランジスタ及び第２
   定電流源トランジスタのベースに印加され、他方の極性
   の入力信号が前記第４トランジスタ及び第１定電流源ト
   ランジスタのベースに印加されるモノマルチバイブレー
   タと、を備え、前記モノマルチバイブレータの入力信号
   としてヘッド切り替え信号を印加し、前記モノマルチバ
   イブレータの出力信号に応じて前記スイッチを切り換え
   るようにしたことを特徴とする輝度信号処理回路。