JP2780224B2 - フィードバッククランプ方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フィオードバッククランプ方式に関し、
例えば、ビディオ・テープ・レコーダ（以下、VTRと略
す。）に用いられるフィードバッククランプ方式に利用
して有効な技術に関するものである。

〔従来の技術〕

２画面テレビジョンでは、VTRからの輝度信号、色差
信号をディジタル信号に変かするにあたり、一定のレベ
ルにクランプするためにフィードバッククランプ回路が
用いられている。このような２画面テレビジョンに関し
ては、例えば、（株）コロナ社、昭和61年12月10日発行
『最新のAV機器とディジタル技術』真利藤雄監修、頁10
0〜頁106がある。

上記の２画面テレビジョン等に用いられるフィードバ
ッククランプ方式による回路の一例が第５図に示されて
いる。入力信号をクランプ回路に入力し、その出力信号
をA/D変換回路によりディジタル信号に変換する。この
ディジタル信号は、エラー検出回路において予め設定さ
れているディジタル値と比較してエラー検出を行う。こ
のエラー検出により得られるエラー電圧を上記クランプ
回路の参照電圧として加える。このようにして、クラン
プ回路の出力信号を目標のレベルに合わせるものであ
る。なお、上記A/D変換回路により形成されたディジタ
ル信号は、フィールドメモリに格納されて子画面用画像
信号とされる。

〔発明が解決しようとする課題〕

上記のフィードバッククランプ回路においては、電源
投入時等の初期状態において、フィードバックループが
安定するまでに時間を費やす必要がある。特に、電流駆
動能力の小さなCMOS（相補型MOS）回路により構成した
ときには、上記フィードバックループが安定するまで比
較的長い時間がかかり、子画面の輝度レベルや色レベル
が変わってしまい、極めて見苦しいものになってしま
う。なお、上記のようなVTR用の半導体集積回路装置に
おいても、高機能、小型軽量化等のためにアナログ回路
とディジタル回路とを混在させたLSIの開発が進められ
ており、このようなLSIを実現するためにはCMOS回路を
用いることが有利となるものである。

この発明の目的は、初期状態での引き込み速度の改善
を図ったフィードバッククランプ方式を提供することに
ある。

この発明の他の目的は、CMOS回路に適したフィードバ
ッククランプ方式を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
参照電圧と入力信号とを受けるクランプ回路の出力信号
をディジタル信号に変換して予め設定された目標値と比
較し、この比較により形成されたエラー電圧により上記
クランプ回路の参照電圧を制御してなるフィードバック
クランプ方式において、電源投入等の初期状態のときに
一時的にフィードバックループを切断して代わりにクラ
ンプ回路の参照電圧を目標値近傍の電圧値にする。

〔作 用〕

上記した手段によれば、初期状態のときに強制的に参
照電圧が目標値近傍に設定されるものであるため、フィ
ードバックループが閉じられて入力信号のクランプ動作
が開始されたときに上記目標値からずれた分だけフィー
ドバックループにより修正が行われることとなり、ルー
プゲインを格別に大きくすることなく、初期状態での引
き込み速度の大幅な改善が可能になる。

〔実施例〕

第１住には、この発明に係るフィードバッククランプ
方式の一実施例のブロック図が示されている。同図の各
回路ブロックは、公知の半導体集積回路の製造技術によ
って、１個の半導体基板上において形成される。特に制
限されないが、この実施例回路は、親子の２画面表示機
能を持つVTR用のメモリコントローラに内蔵される。

クランプ回路の参照電圧端子には、スイッチS1が設け
られる。スイッチS1の一方の接点ａ側には、フィールド
バックループを構成するエラー検出回路により形成され
たエラー電圧が供給される。スイッチS1の他方の接点ｂ
には、バイアス電圧VBが供給される。このバイアス電圧
VBは、後述するようなクランプ回路の出力信号の目標値
近傍の電圧値に設定される。クランプ回路の入力端子に
は、スイッチS2を介して入力信号が供給される。入力信
号に対してピーククランプを行うときには、上記スイッ
チS2を必要としない。

上記クランプ回路の出力信号は、A/D変換回路に供給
され、アナログ信号からディジタル信号に変換される。
このディジタル変換された出力信号は、一方においてエ
ラー検出回路に供給される。上記A/D変換回路の出力信
号は、他方において図示しないフィールドメモリに供給
される。A/D変換回路は、例示的に示された直列抵抗素
子により複数からなる基準電圧を形成しておいて、入力
されたアナログ信号との大小比較動作をサンプリングク
ロックCLKに同期して行うことによりディジタル信号を
形成する。上記直列抵抗素子に供給される電圧VTRは、
トップリファレンス電圧であり、電圧VRBはボトムリフ
ァレンス電圧である。そして、中間電圧VRMは、ミドル
リファレンス電圧である。例えば、クランプすべき入力
信号が、VTRにおける色差信号のときには、上記バイア
ス電圧VBとしては、上記A/D変換回路におけるミドルリ
ファレンス電圧VRMを利用することができる。また、上
記クランプすべき入力信号が、VTRにおける輝度信号の
場合、上記バイアス電圧VBとしては、シンクチップクラ
ンプを行うときにはボトムリファレンス電圧VRBを利用
し、ペデスタルクランプを行うときは、ボトムリファレ
ンス電圧VRBとミドルリファレンス電圧VRMの中間値（VR
B＋VRM）/2を用いる。

特に制限されないが、クランプ回路にはキーパルスが
供給される。このキーパルスは、上記クランプ回路の間
欠的に動作させるものであり、それが発生されていると
きだけフィードバッククランプ動作が行われる。例え
ば、上記ペデスタルクランプを行うとき、そのタイミン
グに同期してキーパルスを発生させることにより、輝度
信号の中に含まれるペデスタル部分に対してフィードバ
ッククランプ動作が働くようにすることができる。

上記エラー検出回路は、予め設定されている目標値と
上記ディジタル変換出力とを比較して、その差分に対応
したエラー電圧を発生する。

この実施例では、電源投入等の初期状態のときに、上
記フィールドバックループの引き込み速度の改善を図る
ために、上記スイッチS1,S2及び上記クランプ回路を間
欠的に動作させる場合のキーパルスを次のように制御す
る。

第２図には、初期状態での動作タイミング図が示され
ている。

電源オフ状態からオン状態にされると、まず初期状態
１にされる。この初期状態１においては、スイッチS1
は、接点ｂ側に接続され、上記フィードバックループを
遮断するとともに、クランプ回路に参照電圧として擬似
的に上記のようなバイアス電圧VBを供給する。また、こ
のとき、キーパルスは定常的にハイレベルにして、クラ
ンプ回路を定常的に動作状態にする。この初期状態１に
あっては、スイッチS2はオフ状態にされ、入力信号の供
給が停止される。それ故、クランプ回路の出力信号は、
上記バイアス電圧VBに従って一定の直流電圧が出力され
る。これより、電源投入直後の初期状態１にあっては、
前記のような２画面テレビジョンにおける子画面には、
一定の輝度で、一定の色からなる画面が一時的に表示さ
れるものとなる。これにより、電源投入直後に子画面中
に人の目にノイズと判断されるような異常な輝度や色の
画面が表示されてしまうことはない。

初期状態２では、スイッチS1が接点ｂ側からａ側に切
り換えられる。これにより、フィードバックループが閉
じて、クランプ回路の参照電圧は、エラー検出回路によ
り形成された電圧にされる。エラー検出回路は、上記初
期状態１のときに上記バイアス電圧VBに対応した出力信
号と目標とする電圧との比較動作をおこなっており、そ
れに対応したエラー検出電圧を形成している。したがっ
て初期状態２によりスイッチS1が切り換えられると、直
ちにフィードバックループが作用して直流電圧状態でフ
ィードバッククランプが行われる。

この後、スイッチS2がオン状態に切り換えられること
により、クランプすべき入力信号の供給が開始されると
ともに、キーパルスが間欠的に発生される。これによ
り、定常状態でのフィードバッククランプ動作が行われ
るものとなる。なお、上記初期状態１と２の期間は、極
く短いから上記の表示は人の目に認識されるか否かの一
瞬しか表示されない。

この実施例では、上記のように電源投入直後等の初期
状態において、強制的にクランプ回路の参照電圧にバイ
アス電圧を供給して直流電圧状態でフィードバッククラ
ンプを行わせるものであるため、CMOS回路のように比較
的電流駆動能力の小さな回路を用いた場合でも高速なフ
ィードバックループの引き込みが可能になるとともに、
従来のようにフィードバックループの引き込みが行われ
るまでの間にノイズと見做されてしまうような異常な信
号が出力されてしまうことがない。

第３図には、この発明に係るフィードバッククランプ
方式の他の一実施例のブロック図が示されている。

この実施例では、ノイズによる誤動作を防止するため
に、ノイズ検出回路が設けられる。すなわち、入力信号
はノイズ検出回路に供給される。ノイズ検出回路は、VT
Rにおけるサーチ再生等の特殊再生時や録画されていな
いテープの再生のようなノイズをキーパルス期間に検出
すると、その出力信号をロウレベル（論理“0"）にす
る。このノイズ検出信号と上記初期状態１と２の期間を
示すタイミング信号とは、例えばノアゲート回路NORに
入力される。このノアゲート回路NORの出力信号により
上記スイッチS3を制御する。スイッチS3は、上記ノアゲ
ート回路NORの出力信号により、上記ノイズが検出され
たときと、上記初期状態１と２のときにはキーパルスは
ハイレベルにされる。このようにノイズ検出によりスイ
ッチS3が切り換えられ、キーパルスがロウレベルの状態
にされると、クランプ回路は停止される。これにより、
フィードバックランプ停止状態となり、ノイズの影響を
受けて参照電圧が異常な電圧になることなく、もとの安
定したクランプを行うことができる。

第４図には、上記クランプ回路の一実施例の回路が示
されている。同図において、ＰチャンネルMOSFET（絶縁
ゲート型電界効果トランジスタ）は、、そのチャンネル
部分（バックゲート部）に矢印が付加されることによっ
て、ＮチャンネルMOSFETと区別される。

Ｎチャンネル型の作動MOSFETQ3とQ4のうち、MOSFETQ3
のゲートが参照電圧端子とされる。他方のMOSFETQ4のゲ
ートには、キャパシタＣを介して入力信号が供給され
る。差動MOSFETQ3,Q4の共通ソースには、Ｎチャンネル
型のスイッチMOSFETQ5を介して定電流源Ioが設けられ
る。差動MOSFETQ3,Q4のドレイン側には、電流ミラー形
態のＰチャンネルMOSFETQ1,Q2がアクティブ負荷回路と
して設けられる。これらのMOSFETQ1,Q2のソースには、
ソース抵抗R1,R2が設けられる。

この実施例では、クランプ回路の出力電流を大きくす
るために、ＰチャンネルMOSFETQ6とＮチャンネルMOSFET
Q7からなるコンプリメンタリプッシュプル出力回路が設
けられる。すなわち、上記出力MOSFETQ6とQ7のゲート
は、差動回路の出力端子であるMOSFETQ1とQ3の共通接続
させれドレインに接続される。

この実施例のクランプ回路にあっては、前記実施例の
ようにキーパルスによって、間欠的に動作させるように
するために、上記出力MOSFETQ6とQ7のドレインと出力端
子との間には、Ｐチャンネル型とＮチャンネル型のスイ
ッチMOSFETQ8とQ9が設けられる。上記Ｎチャンネル型の
スイッチMOSFETQ5およびQ9のゲートにはキーパルスが供
給される。Ｐチャンネル型のスイッチMOSFETQ8のゲート
には、上記キーパルスを受けるインバータ回路Ｎの出力
信号が供給される。

これらのスイッチMOSFETQ5,Q9及びQ8は、キーパルス
がハイレベルにされる期間においてオン状態になり、上
記差動回路を動作状態にする。

このスイッチMOSFETQ8とQ9の接続点の出力端子は、上
記差動MOSFETQ4のゲートに接続される。すなわち、この
実施例のクランプ回路は、等価的にはエラー電圧を受け
るボルティージフォロワ回路からなり、その出力側にキ
ャパシタＣを介して入力信号が供給される。

このクランプ回路にあっては、出力MOSFETQ6ないしQ9
を介して出力信号を形成するものであるため、差動MOSF
ETQ3,Q4やその負荷MOSFETQ1,Q2のサイズを大きくした
り、バイアス電流Ioの電流値を大きくすることなく、エ
ラー電圧に対する追従性のよい出力信号を形成すること
ができる。

なお、上記のようなフィールドバッククランプ方式で
は、ディジタル変換された信号と目標値とを比較してエ
ラー電圧を形成するものであるため、クランプ回路を構
成する差動MOSFETにおけるプロセスバラツキ等により生
じる比較的大きなオフセット電圧の影響を受けることな
く、高い精度で上記目標値に従ってクランプさせること
ができるものである。

上記の実施例から得られる作用効果は、下記の通であ
る。すなわち、 （１）参照電圧と入力信号とを受けるクランプ回路の出
力信号をディジタル信号に変換して予め設定された目標
値として比較し、この比較により形成されたエラー電圧
により上記クランプ回路の参照電圧を制御してなるフィ
ードバッククランプ方式において、電源投入等の初期状
態のときに一時的にフィードバックループを切断して代
わりにクランプ回路の参照電圧を目標値近傍の電圧値に
する。この構成では、初期状態のときに強制的に参照電
圧が目標値近傍に設定されるものであるため、フィード
バックループが閉じられてクランプ動作が開始されたと
きには、上記目標値からずれた分だけフィードバックル
ープにより修正が行われることとなり、ループアゲイン
を格別に大きくすることなく、初期状態での引き込み速
度の大幅な改善が可能になるという効果が得られる。

（２）上記（１）により、LSI化に適したCMOS回路のよ
うに比較的駆動電流の小さな回路により、所望の引き込
み特性を持つクランプ回路を得ることができるという効
果が得られる。

（３）ノイズ検出回路を設けて、ノイズ検出時にクラン
プ回路を停止することにより、ノイズの影響を受けない
安定したフィードバッククランプ動作を行わせることが
できるという効果が得られる。

（４）キーパルスを用いてクランプ回路を間欠的に動作
させる場合において、初期状態としてクランプ回路の参
照電圧として一定のバイアス電圧を供給する第１段階
と、フィードバックループを閉じさせるという第２段階
を設けるともとに、この第１及び第２段階の間キーパル
スによりクランプ回路を動作状態にすることにより、引
き込み時間の高速化が可能になるという効果が得られ
る。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、クランプ回
路に設けられるスイッチS1、S2の具体的構成は、アナロ
グスイッチであれば何であってもよい。例えば、上記の
ようにCMOS回路により構成する場合、Ｎチャンネル型又
はＰチャンネル型スイッチMOSFETあるいは、Ｎチャンネ
ルMOSFETとＰチャンネルMOSFETとを並列形態に接続した
CMOSスイッチ回路を用いることができる。A/D変換回
路、エラー検出回路及びノイズ検出回路の具体的構成
は、前記のような動作を行うものであれば、何であって
もよい。また、各回路を構成する素子としては、前記の
ようなCMOS回路の他、Bi−CMOS回路やIIL回路等により
構成するものであってもよい。

この発明は、フィードバッククランプ方式として広く
利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、参照電圧と入力信号とを受けるクランプ
回路の出力信号をディジタル信号に変換して予め設定さ
れた目標値として比較し、この比較により形成されたエ
ラー電圧により上記クランプ回路の参照電圧を制御して
なるフィードバッククランプ方式において、電源投入等
の初期状態のときに一時的にフィードバックループを切
断して代わりにクランプ回路の参照電圧を目標値近傍の
電圧値にする。この構成では、初期状態のときに強制的
に参照電圧が目標値近傍に設定されるものであるため、
フィードバックループが閉じられてクランプ動作が開示
されたときには、上記目標値からずれた分だけフィード
バックループにより修正が行われることとなり、ループ
ゲインを格別に大きくすることなく、初期状態での引き
込み速度の大幅な改善が可能になる。

【図面の簡単な説明】

第１図は、この発明に係るフィードバッククランプ方式
の一実施例を示すブロック図、 第２図は、その動作の一例を説明するためのタイミング
図、 第３図は、この発明に係るフィードバッククランプ方式
の他の一実施例を示すブロック図、 第４図は、上記フィードバッククランプ方式に用いられ
るクランプ回路の一実施例を示す具体的回路図、 第５図は、従来のフィードバッククランプ回路の一例を
説明するためのブロック図である。 S1,S2……スイッチ、NOR……ノアゲート回路、Q1〜Q2…
…MOSFET、R1,R2……抵抗、Ｃ……キャパシタ、Io……
定電流源、Ｎ……インバータ回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−50271（ＪＰ，Ａ) 特開 平２−131082（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 9/79 - 9/898 H04N 5/91 - 5/956 H04N 5/16 - 5/18

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】参照電圧と入力信号とをクランプ回路に供
   給し、このクランプ回路の出力信号をA/D変換回路によ
   りディジタル信号に変換して、このディジタル信号を予
   め設定された目標値とエラー検出回路で比較し、この差
   分に対応するエラー電圧に基づいて上記クランプ回路の
   上記参照電圧を制御してなるフィードバッククランプ方
   式であって、 上記クランプ回路は、 一端に上記入力信号が供給されるキャパシタと、 上記参照電圧を受けキーパルスに応答して上記キャパシ
   タの他端である出力端子の電位を上記参照電圧近傍の電
   圧値に設定するボルテージフォロワ回路とからなり、 上記A/D変換回路は、 上記クランプ回路の上記出力信号と複数のリファレンス
   電圧との大小比較動作を行うことにより上記ティジタル
   信号を形成し、 上記クランプ回路への上記参照電圧の供給のための第１
   のスイッチ手段を更に具備し、 上記第１のスイッチ手段の一方の入力端子には上記エラ
   ー検出回路からの上記エラー信号が供給され、 上記第１のスイッチ手段の他方の入力端子には上記A/D
   変換回路の上記複数のリファレンス電圧のうち上記クラ
   ンプ回路でクランプされるべき入力信号によって決定さ
   れるリファレンス電圧がバイアス電圧として供給され、 定常状態においては、上記第１のスイッチ手段の上記一
   方の入力端子に供給される上記エラー検出回路からの上
   記エラー信号を上記参照電圧として上記クランプ回路に
   供給してフィードバックループを形成せしめ、 初期状態のときには上記クランプ回路の上記キャパシタ
   の上記一端への上記入力信号の供給を停止するとともに
   上記フィードバックループを切断して、代わりに上記第
   １のスイッチ手段の上記他方の入力端子に供給される上
   記バイアス電圧を上記参照電圧として上記クランプ回路
   に供給することを特徴とするフィードバッククランプ方
   式。
2. 【請求項２】上記クランプ回路は、キーパルスにより動
   作制御されるものであり、 上記キーパルスは、電源投入時の初期状態の期間に渡っ
   て継続的に発生されて上記クランプ回路を上記初期状態
   の期間にわたって継続的に動作させるものであり、 この初期状態の期間の前半に上記クランプ回路の上記キ
   ャパシタの上記一端への上記入力信号の供給を停止する
   とともに上記フィードバックループを切断して、代わり
   に上記第１のスイッチ手段の上記他方の入力端子に供給
   される上記バイアス電圧を上記参照電圧として上記クラ
   ンプ回路に供給し、この初期状態の期間の後半では上記
   第１のスイッチ手段の上記一方の入力端子に供給される
   上記エラー検出回路からの上記エラー信号を上記参照電
   圧として上記クランプ回路に供給してフィードバックル
   ープを形成せしめ、 上記初期状態の期間が終了した後のフィードバックルー
   プが形成された定常状態のときには水平同期信号のベデ
   スタルレベルに対応して発生されて上記クランプ回路を
   間欠的に動作状態にさせるものであることを特徴とする
   請求項１のフィードバッククランプ方式。
3. 【請求項３】上記入力信号は、更にノイズ検出回路にも
   供給されるものであり、 上記ノイズ検出回路により形成されたノイズ検出信号に
   より制御される第２のスイッチ手段を通して上記入力信
   号が上記クランプ回路の上記キャパシタの一端に供給さ
   れるものであり、 上記ノイズ検出回路がノイズを検出したときのノイズ検
   出信号により第２のスイッチ手段をオフ状態にして上記
   入力信号を上記クランプ回路の上記キャパシタの一端へ
   の供給を停止させるようにしてなることを特徴とする請
   求項１又は請求項２のフィードバッククランプ方式。