JPH0372784A - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JPH0372784A JPH0372784A JP9802590A JP9802590A JPH0372784A JP H0372784 A JPH0372784 A JP H0372784A JP 9802590 A JP9802590 A JP 9802590A JP 9802590 A JP9802590 A JP 9802590A JP H0372784 A JPH0372784 A JP H0372784A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hold
- voltage
- output
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 230000007257 malfunction Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 21
- 238000000926 separation method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビジョン受像機などに用いられている
同期信号分離回路に関するものである。
同期信号分離回路に関するものである。
第4図は従来の同期信号分離回路の構成を示すブロック
図である。入力端子1に与えられたビデオ信号Xはバッ
ファ回路2を介し第1.第2のピークホールド回路3,
4に与えられる。第1.第2のピークホールド回路3,
4には、ゲート信号Gが与えられており、第1.第2の
ピークホールド回路3,4はゲート信号Gの“H”の期
間にのみ動作する。第1のピークホールド回路3は、ゲ
ート信号Gが“H”の期間中のビデオ信号Xの最高電位
を外付コンデンサC1にホールドさせる。
図である。入力端子1に与えられたビデオ信号Xはバッ
ファ回路2を介し第1.第2のピークホールド回路3,
4に与えられる。第1.第2のピークホールド回路3,
4には、ゲート信号Gが与えられており、第1.第2の
ピークホールド回路3,4はゲート信号Gの“H”の期
間にのみ動作する。第1のピークホールド回路3は、ゲ
ート信号Gが“H”の期間中のビデオ信号Xの最高電位
を外付コンデンサC1にホールドさせる。
第2のピークホールド回路4は、ゲート信号Gが“H”
の期間中のビデオ信号Xの最低電位を外付コンデンサC
2にホールドさせる。コンデンサC1、C2にホールド
された電位は、第1.第2のDCレベルシフト回路5.
6に与えられる。第1のDCレベルシフト回路5は、コ
ンデンサC1のホールド電位を適当量小さくして第1の
比較器7の非反転入力に与える。第2のDCレベルシフ
ト回路6は、コンデンサC2のホールド電位を適当量大
きくして第2の比較器8の反転入力に与える。
の期間中のビデオ信号Xの最低電位を外付コンデンサC
2にホールドさせる。コンデンサC1、C2にホールド
された電位は、第1.第2のDCレベルシフト回路5.
6に与えられる。第1のDCレベルシフト回路5は、コ
ンデンサC1のホールド電位を適当量小さくして第1の
比較器7の非反転入力に与える。第2のDCレベルシフ
ト回路6は、コンデンサC2のホールド電位を適当量大
きくして第2の比較器8の反転入力に与える。
バイアス回路9は、トランジスタQ1にバイアスを与え
るためのものであり、バイアスは一定値に固定されてい
る。トランジスタQ1のエミッタは第1の比較器7の非
反転入力に接続され、コレクタは電源電圧V に接続さ
れている。第1の比較C 器7の反転入力および第2の比較器8の非反転入力には
ビデオ信号Xが入力されている。第1.第2の比較器7
,8には制御信号としてゲート信号Gが入力されており
、第1.第2の比較器7,8はゲート信号Gが“H”の
期間のみ動作し、反転入力と非反転入力との比較結果を
出力する。合成回路10には第1.第2の比較器7,8
の出力が与えられており、合成回路10はこれらの出力
を合成して同期信号を出力端子11に出力する。
るためのものであり、バイアスは一定値に固定されてい
る。トランジスタQ1のエミッタは第1の比較器7の非
反転入力に接続され、コレクタは電源電圧V に接続さ
れている。第1の比較C 器7の反転入力および第2の比較器8の非反転入力には
ビデオ信号Xが入力されている。第1.第2の比較器7
,8には制御信号としてゲート信号Gが入力されており
、第1.第2の比較器7,8はゲート信号Gが“H”の
期間のみ動作し、反転入力と非反転入力との比較結果を
出力する。合成回路10には第1.第2の比較器7,8
の出力が与えられており、合成回路10はこれらの出力
を合成して同期信号を出力端子11に出力する。
動作において、まず、ビデオ信号Xが第5図(b)に示
す標準的な信号である場合について説明する。ビデオ信
号Xは、入力端子1.バッファ回路2を介し、第1.第
2のピークホールド回路3゜4に与えられる。第1のピ
ークホールド回路3は、ゲート信号G(同図(a))が
“H”の期間中のビデオ信号Xの最高電位16を外付コ
ンデンサC1にホールドさせる。一方、第2のピークホ
ールド回路4は、ゲート信号Gが“H”の期間中のビデ
オ信号Xの最低電位17を外付コンデンサC2にホール
ドさせる。最高電位16.最低電位17は各々第1.第
2のDCレベルシフト5.6に与えられ、最高電位16
は適当量小さい電位18Aに、最低電位17は適当量大
きい電位19に各々レベルシフトされる。第1の比較器
7の反転入力にはビデオ信号X(第5図(b))が、非
反転入力には第1のレベルシフト回路5の出力電位とト
ランジスタQ1を介して与えられるバイアス回路9から
のDC電位との合成電位18が与えられる。第1の比較
器7はビデオ信号X(第5図〈b))のレベルと合成電
位18の比較をゲート信号Gが“H”の期間にのみ行い
、その比較結果を出力する。第5図では、ゲート信号G
が“H”の期間、合成電位18がビデオ信号Xより大き
いので、第1の比較器7の出力は“H“となる(同図(
C))。
す標準的な信号である場合について説明する。ビデオ信
号Xは、入力端子1.バッファ回路2を介し、第1.第
2のピークホールド回路3゜4に与えられる。第1のピ
ークホールド回路3は、ゲート信号G(同図(a))が
“H”の期間中のビデオ信号Xの最高電位16を外付コ
ンデンサC1にホールドさせる。一方、第2のピークホ
ールド回路4は、ゲート信号Gが“H”の期間中のビデ
オ信号Xの最低電位17を外付コンデンサC2にホール
ドさせる。最高電位16.最低電位17は各々第1.第
2のDCレベルシフト5.6に与えられ、最高電位16
は適当量小さい電位18Aに、最低電位17は適当量大
きい電位19に各々レベルシフトされる。第1の比較器
7の反転入力にはビデオ信号X(第5図(b))が、非
反転入力には第1のレベルシフト回路5の出力電位とト
ランジスタQ1を介して与えられるバイアス回路9から
のDC電位との合成電位18が与えられる。第1の比較
器7はビデオ信号X(第5図〈b))のレベルと合成電
位18の比較をゲート信号Gが“H”の期間にのみ行い
、その比較結果を出力する。第5図では、ゲート信号G
が“H”の期間、合成電位18がビデオ信号Xより大き
いので、第1の比較器7の出力は“H“となる(同図(
C))。
一方、第2の比較器8の出力は電位1つがビデオ信号X
より大きい期間のみ“L”となる(同図(d)〉。合成
回路10は、第1及び第2の比較器7゜8の出力のNA
NDをとり、出力端子11に与える。このようにして、
ビデオ信号Xから同期信号を分離することができる(同
図(e)〉。
より大きい期間のみ“L”となる(同図(d)〉。合成
回路10は、第1及び第2の比較器7゜8の出力のNA
NDをとり、出力端子11に与える。このようにして、
ビデオ信号Xから同期信号を分離することができる(同
図(e)〉。
次に、ビデオ信号Xが第6図(b)に示すスプリットシ
ンクされた信号(例えばケーブルテレビのビデオ信号)
である場合について説明する。この場合も、ビデオ信号
Xはバッファ回路2を介し第1、第2のピークホールド
回路3.4に与えられる。第1.第2のピークホールド
回路3,4は前述したのと同様の動作により最高電位2
0.最低電位21(第6図(b)参照)を各コンデンサ
C1゜C2にホールドさせる。そして、コンデンサC1
゜C2にホールドされた電位は、第1.第2のDCレベ
ルシフト回路5.6に与えられ、前述したのと同様に各
々適当量小さい電位22.大きい電位23にレベルシフ
トされて(第6図(b)参照)、第1の比較器7の反転
入力および第2の比較器8の非反転入力にそれぞれ与え
られる。このとき、コンデンサC1にホールドされてい
る最高電位20は、ビデオ信号Xが標準的な信号である
場合の最高電位16(第5図(b)参照)より相当高い
電位となっている。そのため、第1の比較器7の非反転
入力の電位22も第5図(b)に示した電位18よりも
高くなっており、結果的にバイアス回路9及びトランジ
スタQ1よりなる回路は動作していない電位関係となる
。
ンクされた信号(例えばケーブルテレビのビデオ信号)
である場合について説明する。この場合も、ビデオ信号
Xはバッファ回路2を介し第1、第2のピークホールド
回路3.4に与えられる。第1.第2のピークホールド
回路3,4は前述したのと同様の動作により最高電位2
0.最低電位21(第6図(b)参照)を各コンデンサ
C1゜C2にホールドさせる。そして、コンデンサC1
゜C2にホールドされた電位は、第1.第2のDCレベ
ルシフト回路5.6に与えられ、前述したのと同様に各
々適当量小さい電位22.大きい電位23にレベルシフ
トされて(第6図(b)参照)、第1の比較器7の反転
入力および第2の比較器8の非反転入力にそれぞれ与え
られる。このとき、コンデンサC1にホールドされてい
る最高電位20は、ビデオ信号Xが標準的な信号である
場合の最高電位16(第5図(b)参照)より相当高い
電位となっている。そのため、第1の比較器7の非反転
入力の電位22も第5図(b)に示した電位18よりも
高くなっており、結果的にバイアス回路9及びトランジ
スタQ1よりなる回路は動作していない電位関係となる
。
第1の比較器7は、ビデオ信号X(第6図(b))のレ
ベルと電位22の比較をゲート信号G(同図(a))が
“H”の期間のみ行い、その比較結果を出力する。この
場合、ゲート信号Gが“H”の期間において、第1の比
較器7の出力はビデオ信号Xのレベルが電位22より大
きい期間のみ“L″となり(同図(C〉〉、第2の比較
器8の出力は電位23より小さい期間のみ“L”となる
(同図(d))。
ベルと電位22の比較をゲート信号G(同図(a))が
“H”の期間のみ行い、その比較結果を出力する。この
場合、ゲート信号Gが“H”の期間において、第1の比
較器7の出力はビデオ信号Xのレベルが電位22より大
きい期間のみ“L″となり(同図(C〉〉、第2の比較
器8の出力は電位23より小さい期間のみ“L”となる
(同図(d))。
合成回路10は第1.第2の比較器7.8の出力のNA
NDをとり第6図(e)のような同期信号を出力端子1
1に出力する。
NDをとり第6図(e)のような同期信号を出力端子1
1に出力する。
従来の同期信号分離回路は以上のように構成されており
、標準的なビデオ信号X(第5図(b))が入力された
場合に必要なバイアス回路9のバイアス電圧が固定され
ているので、第7図(b)に示すように、ビデオ信号X
のレベルが相対的に高くなってシンク電位が上昇した場
合(第7図(b)に示す点線から実線へ移動した場合)
、第1の比較器7の出力が第7図(e)に示すような波
形となる。
、標準的なビデオ信号X(第5図(b))が入力された
場合に必要なバイアス回路9のバイアス電圧が固定され
ているので、第7図(b)に示すように、ビデオ信号X
のレベルが相対的に高くなってシンク電位が上昇した場
合(第7図(b)に示す点線から実線へ移動した場合)
、第1の比較器7の出力が第7図(e)に示すような波
形となる。
そのため、第5図(d)に示した第2の比較器8の出力
とのNANDをとると、第7図(d)に示すような波形
になり所望の同期信号が得られないという問題点があっ
た。
とのNANDをとると、第7図(d)に示すような波形
になり所望の同期信号が得られないという問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、ビデオ信号が標準的な信号である場合に、シ
ンク電位が変化しても所望の同期信号を出力することが
できる同期信号分離回路を得ることを目的とする。
たもので、ビデオ信号が標準的な信号である場合に、シ
ンク電位が変化しても所望の同期信号を出力することが
できる同期信号分離回路を得ることを目的とする。
この発明に係る同期信号分離回路は、映像信号及び制御
信号が与えられ制御信号に応答して映像信号の最大値を
ホールドする第1のホールド回路と、映像信号及び前記
制御信号が与えられ、制御信号に応答して映像信号の最
小値をホールドする第2のホールド回路と、第1のホー
ルド回路の出力電位を適当量小さくして出力する第1の
レベルシフト回路と、第2のホールド回路の出力電位を
適当量大きくして出力する第2のレベルシフト回路と、
第1あるいは第2のホールド回路に接続され、第1ある
いは第2のホールド回路のホールド電圧の変化に応じて
電圧レベルが変化する可変電圧を生成する可変電圧生成
回路と、一方入力に映像信号が、他方入力に前記第1の
レベルシフト回路の出力と可変電圧との合成電圧が各々
与えられ、制御信号に応答して映像信号と合成電圧との
比較結果を出力する第1の比較器と、一方入力に映像信
号が、他方入力に第2のレベルシフト回路の出力が各々
与えられ、制御信号に応答して映像信号と第2のレベル
シフト回路の出力との比較結果を出力する第2の比較器
と、第1.第2の比較器の出力を合成して同期信号を作
成する合成回路とを備えている。
信号が与えられ制御信号に応答して映像信号の最大値を
ホールドする第1のホールド回路と、映像信号及び前記
制御信号が与えられ、制御信号に応答して映像信号の最
小値をホールドする第2のホールド回路と、第1のホー
ルド回路の出力電位を適当量小さくして出力する第1の
レベルシフト回路と、第2のホールド回路の出力電位を
適当量大きくして出力する第2のレベルシフト回路と、
第1あるいは第2のホールド回路に接続され、第1ある
いは第2のホールド回路のホールド電圧の変化に応じて
電圧レベルが変化する可変電圧を生成する可変電圧生成
回路と、一方入力に映像信号が、他方入力に前記第1の
レベルシフト回路の出力と可変電圧との合成電圧が各々
与えられ、制御信号に応答して映像信号と合成電圧との
比較結果を出力する第1の比較器と、一方入力に映像信
号が、他方入力に第2のレベルシフト回路の出力が各々
与えられ、制御信号に応答して映像信号と第2のレベル
シフト回路の出力との比較結果を出力する第2の比較器
と、第1.第2の比較器の出力を合成して同期信号を作
成する合成回路とを備えている。
この発明における可変電圧生成回路の出力は、第1ある
いは第2のホールド回路のホールド電圧の変化に応じ電
圧レベルが変化するので、可変電圧生成回路の出力と第
1のレベルシフト回路の出力との合成電圧が印加される
第1の比較器の他方入力の電位も、第1あるいは第2の
ホールド回路のホールド電圧の変化に応じて変化する。
いは第2のホールド回路のホールド電圧の変化に応じ電
圧レベルが変化するので、可変電圧生成回路の出力と第
1のレベルシフト回路の出力との合成電圧が印加される
第1の比較器の他方入力の電位も、第1あるいは第2の
ホールド回路のホールド電圧の変化に応じて変化する。
第1図はこの発明に係る同期信号分離回路の一実施例を
示すブロック図である。図において、第4図に示した従
来回路との相違点は、バイアス回路9を可変バイアス回
路9Aとし、その出力であるトランジスタQ1のバイア
ス電圧を第2のピークホールド回路4のホールド電圧の
変化に応じて変化させるようにしたことである。その他
の構成は、従来回路と同様である。
示すブロック図である。図において、第4図に示した従
来回路との相違点は、バイアス回路9を可変バイアス回
路9Aとし、その出力であるトランジスタQ1のバイア
ス電圧を第2のピークホールド回路4のホールド電圧の
変化に応じて変化させるようにしたことである。その他
の構成は、従来回路と同様である。
次に動作について説明する。入力端子1に標準的なビデ
オ信号あるいはスプリットシンクされたビデオ信号が入
力された場合に出力端子11に同期信号が導出される基
本的な動作は従来と同様である。
オ信号あるいはスプリットシンクされたビデオ信号が入
力された場合に出力端子11に同期信号が導出される基
本的な動作は従来と同様である。
一方、この実施例の回路は、従来回路と異なり、 0
入力端子1に標準的なビデオ信号Xが入力されており、
ビデオ信号Xのレベルが相対的に高くなってシンク電位
が上昇した場合にも、常に正常に動作できる。第2図に
示すように、ビデオ信号Xのレベルが相対的に高くなっ
てビデオ信号Xのシンク電位が上昇すると(点線から実
線へ移動)、第2のピークホールド回路4がコンデンサ
C2にホールドさせているビデオ信号Xの最低電位が電
位17から電位17Aに上昇する。この電位17Aが可
変バイアス回路9Aに与えられる。可変バイアス回路9
Aは、電位17から電位17Aの上昇電位性に応じ、バ
イアス電圧を上昇させる。第1の比較器7の非反転入力
電位は、電位18が電位100へ上昇する。そのため、
電位100とビデオ信号Xの電位関係は、シンク電位が
変化する前の電位18とビデオ信号Xのそれと同様のも
のとなり、出力端子11には第5図(e)に示したのと
同様の同期信号が出力される。
ビデオ信号Xのレベルが相対的に高くなってシンク電位
が上昇した場合にも、常に正常に動作できる。第2図に
示すように、ビデオ信号Xのレベルが相対的に高くなっ
てビデオ信号Xのシンク電位が上昇すると(点線から実
線へ移動)、第2のピークホールド回路4がコンデンサ
C2にホールドさせているビデオ信号Xの最低電位が電
位17から電位17Aに上昇する。この電位17Aが可
変バイアス回路9Aに与えられる。可変バイアス回路9
Aは、電位17から電位17Aの上昇電位性に応じ、バ
イアス電圧を上昇させる。第1の比較器7の非反転入力
電位は、電位18が電位100へ上昇する。そのため、
電位100とビデオ信号Xの電位関係は、シンク電位が
変化する前の電位18とビデオ信号Xのそれと同様のも
のとなり、出力端子11には第5図(e)に示したのと
同様の同期信号が出力される。
第3図は可変バイアス回路9Aの一実施例を示す回路図
である。可変バイアス回路9AはPNPトランジスタQ
2.抵抗R及び定電流源■より威る。トランジスタQ2
は、ベースがコンデンサC2に、エミッタが抵抗R2定
電流源1を介して電源電圧V。0に各々接続され、コレ
クタが接地されている。可変バイアス回路9Aの出力を
受けるNPN)ランジスタQ1は、ベースが定電流源■
と抵抗Rの共通接続点に、コレクタが電源電圧V。0に
、エミッタが第1の比較器7に各々接続されている。例
えば、ビデオ信号Xのレベルが相対的に高くなってシン
ク電位が上昇すると(第2図において点線から実線へ移
動)、前述のようにコンデンサC2のホールド電位も上
昇する。コンデンサC2のホールド電位はトランジスタ
Q2のベースに与えられ、トランジスタQ2のベース電
位が上昇することにより、トランシタQ1のベース電位
も上昇する。すなわち、コンデンサC2のホールド電位
は(V +I・R)だけ大きくなるようBO2 にレベルシフトされてトランジスタQ1のベースに与え
られる。ここで、VB11!2はトランジスタQ2のベ
ース・エミッタ間電圧、■は定電流源■の1 2 電流値、Rは抵抗Rの抵抗値である。トランジスタQ1
のベースに与えられた電位はV だけ小EI さくなるようにレベルシフトされて第1の比較器7に与
えられる。ここでV はトランジスタQE1 1のベース・エミッタ間電圧である。ベース・エミッタ
間電圧V とV が互いに等しいとすBO28EI ると、抵抗値Rに応じてレベルシフト量が決定される。
である。可変バイアス回路9AはPNPトランジスタQ
2.抵抗R及び定電流源■より威る。トランジスタQ2
は、ベースがコンデンサC2に、エミッタが抵抗R2定
電流源1を介して電源電圧V。0に各々接続され、コレ
クタが接地されている。可変バイアス回路9Aの出力を
受けるNPN)ランジスタQ1は、ベースが定電流源■
と抵抗Rの共通接続点に、コレクタが電源電圧V。0に
、エミッタが第1の比較器7に各々接続されている。例
えば、ビデオ信号Xのレベルが相対的に高くなってシン
ク電位が上昇すると(第2図において点線から実線へ移
動)、前述のようにコンデンサC2のホールド電位も上
昇する。コンデンサC2のホールド電位はトランジスタ
Q2のベースに与えられ、トランジスタQ2のベース電
位が上昇することにより、トランシタQ1のベース電位
も上昇する。すなわち、コンデンサC2のホールド電位
は(V +I・R)だけ大きくなるようBO2 にレベルシフトされてトランジスタQ1のベースに与え
られる。ここで、VB11!2はトランジスタQ2のベ
ース・エミッタ間電圧、■は定電流源■の1 2 電流値、Rは抵抗Rの抵抗値である。トランジスタQ1
のベースに与えられた電位はV だけ小EI さくなるようにレベルシフトされて第1の比較器7に与
えられる。ここでV はトランジスタQE1 1のベース・エミッタ間電圧である。ベース・エミッタ
間電圧V とV が互いに等しいとすBO28EI ると、抵抗値Rに応じてレベルシフト量が決定される。
つまり、コンデンサC2のホールド電圧は■・Rだけ大
きくなるようにレベルシフトされ、第1の比較器7の十
入力に与えられる。その結果、比較器7の十入力の電圧
はコンデンサC2のホールド電圧に応じたものとなる。
きくなるようにレベルシフトされ、第1の比較器7の十
入力に与えられる。その結果、比較器7の十入力の電圧
はコンデンサC2のホールド電圧に応じたものとなる。
なお、可変バイアス回路9Aは、コンデンサC2のホー
ルド電圧に応じた電圧を第1の比較器7の十入力に与え
ることができればいかなる構成でもよく、第3図に示し
た構成には限定されない。
ルド電圧に応じた電圧を第1の比較器7の十入力に与え
ることができればいかなる構成でもよく、第3図に示し
た構成には限定されない。
なお、上記実施例では、コンデンサC2の充電電圧を可
変バイアス回路9Aに与えるようにしたが、コンデンサ
C1のホールド電圧を可変バイアス回路9Aに与えるよ
うにしてもよい。このようにしても、ビデオ信号Xが標
準的な信号である場合、ビデオ信号Xのレベルが相対的
に高くなるとコンデンサC1のホールド電圧が上昇し、
上述したのと同様の動作により可変バイアス回路9Aの
出力であるバイアス電圧が上昇するので、上記実施例と
同様の効果が得られる。
変バイアス回路9Aに与えるようにしたが、コンデンサ
C1のホールド電圧を可変バイアス回路9Aに与えるよ
うにしてもよい。このようにしても、ビデオ信号Xが標
準的な信号である場合、ビデオ信号Xのレベルが相対的
に高くなるとコンデンサC1のホールド電圧が上昇し、
上述したのと同様の動作により可変バイアス回路9Aの
出力であるバイアス電圧が上昇するので、上記実施例と
同様の効果が得られる。
以上のように、この発明によれば、第1あるいは第2の
ホールド回路のホールド電圧の変化に応じて出力の電圧
レベルが変化する可変電圧生成回路を設け、その出力と
第1のレベルシフト回路の出力との合成電圧を第1の比
較器の他方入力に印加するようにしたので、該他方入力
の電位を第1あるいは第2のホールド回路のホールド電
圧の変化に応じて変化させることができる。その結果、
例えば映像信号のレベルが相対的に変化してシンク電位
が上昇しても、これに追従して第1の比較器の他方入力
の電位も変化することにより誤動作が防止され、常に正
常な同期信号を得ることができるという効果がある。
ホールド回路のホールド電圧の変化に応じて出力の電圧
レベルが変化する可変電圧生成回路を設け、その出力と
第1のレベルシフト回路の出力との合成電圧を第1の比
較器の他方入力に印加するようにしたので、該他方入力
の電位を第1あるいは第2のホールド回路のホールド電
圧の変化に応じて変化させることができる。その結果、
例えば映像信号のレベルが相対的に変化してシンク電位
が上昇しても、これに追従して第1の比較器の他方入力
の電位も変化することにより誤動作が防止され、常に正
常な同期信号を得ることができるという効果がある。
3
4
第1図はこの発明に係る同期信号分離回路の構成を示す
ブロック図、第2図は第1図に示した回路の動作を説明
するための図、第3図は可変バイアス回路の一構成例を
示す回路図、第4図は従来の同期信号分離回路の構成を
示すブロック図、第5図ないし第7図は第4図に示した
回路の動作を説明するための図である。 図において、3は第1のピークホールド回路、4は第2
のピークホールド回路、5は第1のDCレベルシフト回
路、6は第2のDCレベルシフト回路、7は第1の比較
器、8は第2の比較器、9Aは可変バイアス回路、10
は合成回路、Xはビデオ信号、Gはゲート信号である。 なお、各図中同一符号は同一または相当部分を示す。
ブロック図、第2図は第1図に示した回路の動作を説明
するための図、第3図は可変バイアス回路の一構成例を
示す回路図、第4図は従来の同期信号分離回路の構成を
示すブロック図、第5図ないし第7図は第4図に示した
回路の動作を説明するための図である。 図において、3は第1のピークホールド回路、4は第2
のピークホールド回路、5は第1のDCレベルシフト回
路、6は第2のDCレベルシフト回路、7は第1の比較
器、8は第2の比較器、9Aは可変バイアス回路、10
は合成回路、Xはビデオ信号、Gはゲート信号である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- (1)映像信号及び制御信号が与えられ、前記制御信号
に応答して前記映像信号の最大値をホールドする第1の
ホールド回路と、 前記映像信号及び前記制御信号が与えられ、前記制御信
号に応答して前記映像信号の最小値をホールドする第2
のホールド回路と、 前記第1のホールド回路の出力電位を適当量小さくして
出力する第1のレベルシフト回路と、前記第2のホール
ド回路の出力電位を適当量大きくして出力する第2のレ
ベルシフト回路と、前記第1あるいは第2のホールド回
路に接続され、前記第1あるいは第2のホールド回路の
ホールド電圧の変化に応じ電圧レベルが変化する可変電
圧を生成する可変電圧生成回路と、 一方入力に前記映像信号が、他方入力に前記第1のレベ
ルシフト回路の出力と前記可変電圧との合成電圧が各々
与えられ、前記制御信号に応答して前記映像信号と前記
合成電圧との比較結果を出力する第1の比較器と、 一方入力に前記映像信号が、他方入力に前記第2のレベ
ルシフト回路の出力が各々与えられ、前記制御信号に応
答して前記映像信号と前記第2のレベルシフト回路の出
力との比較結果を出力する第2の比較器と、 前記第1、第2の比較器の出力を合成して同期信号を作
成する合成回路とを備えた同期信号分離回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-111122 | 1989-04-28 | ||
JP11112289 | 1989-04-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0372784A true JPH0372784A (ja) | 1991-03-27 |
JP2699610B2 JP2699610B2 (ja) | 1998-01-19 |
Family
ID=14552991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9802590A Expired - Fee Related JP2699610B2 (ja) | 1989-04-28 | 1990-04-12 | 同期信号分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2699610B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289278A (en) * | 1991-02-21 | 1994-02-22 | Plessey Semiconductors Limited | Duo-binary and/or binary data slicer |
JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
-
1990
- 1990-04-12 JP JP9802590A patent/JP2699610B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5289278A (en) * | 1991-02-21 | 1994-02-22 | Plessey Semiconductors Limited | Duo-binary and/or binary data slicer |
JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2699610B2 (ja) | 1998-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
JP2811928B2 (ja) | 自動調整フィルタ | |
JPH0229169A (ja) | 広帯域ab級crt陰極ドライブ回路 | |
JPH0372784A (ja) | 同期信号分離回路 | |
JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
JP2780224B2 (ja) | フィードバッククランプ方式 | |
US5835040A (en) | Digital processing circuit with gain control | |
JP3035413B2 (ja) | サンプル・ホールド回路 | |
JP2517862Y2 (ja) | クランプ回路 | |
JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
JPH0339980Y2 (ja) | ||
JPH0735494Y2 (ja) | クランプ回路 | |
JP2540849B2 (ja) | 映像信号処理回路 | |
JPS6129188B2 (ja) | ||
JPH0568154B2 (ja) | ||
JPS6333358B2 (ja) | ||
JPS58161424A (ja) | スイツチング回路 | |
JPH06105961B2 (ja) | 増幅回路 | |
JPH0666892B2 (ja) | マルチ走査型ディスプレイの電源回路 | |
JPH09233368A (ja) | 映像信号クランプ回路 | |
JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
JPS58111574A (ja) | ビデオ調整回路 | |
JPS61144170A (ja) | 水平周波数自動制御回路 | |
JPS592432A (ja) | ビデオ信号用アナログ−デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |