JP2565195B2 - チヨツパ型コンパレ−タ - Google Patents
チヨツパ型コンパレ−タInfo
- Publication number
- JP2565195B2 JP2565195B2 JP61224558A JP22455886A JP2565195B2 JP 2565195 B2 JP2565195 B2 JP 2565195B2 JP 61224558 A JP61224558 A JP 61224558A JP 22455886 A JP22455886 A JP 22455886A JP 2565195 B2 JP2565195 B2 JP 2565195B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- inverters
- inverter
- potential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ADコンバータ等に用いられるチョッパ型コ
ンパレータに関する。
ンパレータに関する。
本発明はチョッパ型コンパレータに関し、反転駆動さ
れる２組の回路を設けることによって高感度の良好なコ
ンパレートを行なえるようにするものである。
れる２組の回路を設けることによって高感度の良好なコ
ンパレートを行なえるようにするものである。
チョッパ型コンパレータは第５図に示すように構成さ
れる。図において信号電位Vsの供給される端子（41）と
参照電位Vrの供給される端子（43）とが切換スイッチ
（44）を通じてコンデンサ（45）の一端に接続される。
このコンデンサ（45）の他端がインバータアンプ（46）
の入力に接続されると共にこのアンプ（46）の入出力間
が断続スイッチ（47）を通じて接続され、このアンプ
（46）の出力がコンデンサ（48）の一端に接続される。
このコンデンサ（48）の他端がインバータアンプ（49）
の入力に接続されると共にこのアンプ（49）の入出力間
が断続スイッチ（50）を通じて接続され、このアンプ
（49）の出力からインバータアンプ（51）を通じて出力
端子（52）が導出される。
れる。図において信号電位Vsの供給される端子（41）と
参照電位Vrの供給される端子（43）とが切換スイッチ
（44）を通じてコンデンサ（45）の一端に接続される。
このコンデンサ（45）の他端がインバータアンプ（46）
の入力に接続されると共にこのアンプ（46）の入出力間
が断続スイッチ（47）を通じて接続され、このアンプ
（46）の出力がコンデンサ（48）の一端に接続される。
このコンデンサ（48）の他端がインバータアンプ（49）
の入力に接続されると共にこのアンプ（49）の入出力間
が断続スイッチ（50）を通じて接続され、このアンプ
（49）の出力からインバータアンプ（51）を通じて出力
端子（52）が導出される。
そしてこの回路においてスイッチ（44）がクロック信
号φ，の位相で交互に切換制御されると共に、スイッ
チ（47）（50）がクロック信号の位相でオン駆動され
る。これによってクロック信号の位相で参照電位Vrが
回路に供給され、この電位で安定するようにコンデンサ
（45）（48）に充電が行われる。そして次にクロック信
号φの位相でスイッチ（44）が切換られ、（47）（50）
がオフされると、端子（41）からの信号電位Vsが参照電
位Vrより少しでも高いときはアンプ（46）の出力が低電
位になり、アンプ（49）の出力が高電位になって出力端
子（52）に低電位が出力される。また信号電位Vsが参照
電位Vrより少しでも低いときは出力端子（52）に高電位
が出力される。
号φ，の位相で交互に切換制御されると共に、スイッ
チ（47）（50）がクロック信号の位相でオン駆動され
る。これによってクロック信号の位相で参照電位Vrが
回路に供給され、この電位で安定するようにコンデンサ
（45）（48）に充電が行われる。そして次にクロック信
号φの位相でスイッチ（44）が切換られ、（47）（50）
がオフされると、端子（41）からの信号電位Vsが参照電
位Vrより少しでも高いときはアンプ（46）の出力が低電
位になり、アンプ（49）の出力が高電位になって出力端
子（52）に低電位が出力される。また信号電位Vsが参照
電位Vrより少しでも低いときは出力端子（52）に高電位
が出力される。
ところがこの装置において、装置をいわゆるフラッシ
ュ型のADコンバータに適用しようとすると、例えば８ビ
ットのデジタル信号を得るためには上述の装置を255個
並列に設ける必要があり、その場合に、入力信号の最大
振幅を1Vとすると各コンパレータの感度は4mV程度が要
求されることになる。
ュ型のADコンバータに適用しようとすると、例えば８ビ
ットのデジタル信号を得るためには上述の装置を255個
並列に設ける必要があり、その場合に、入力信号の最大
振幅を1Vとすると各コンパレータの感度は4mV程度が要
求されることになる。
ところがこのような微小な入力から例えば論理レベル
のコンパレート出力を得ようとする場合に、例えば所望
の利得を得るためにインバータアンプ（46）（49）の段
数を多くするとインバータアンプによる絶対遅延時間が
大きくなるためにスイッチ（47）（50）の断続にそれぞ
れ異なるタイミングを用いる必要が生じる。このためタ
イミングクロックの発生回路が複雑となったり、複雑な
クロック信号に起因するノイズが発生するおそれがあっ
た。
のコンパレート出力を得ようとする場合に、例えば所望
の利得を得るためにインバータアンプ（46）（49）の段
数を多くするとインバータアンプによる絶対遅延時間が
大きくなるためにスイッチ（47）（50）の断続にそれぞ
れ異なるタイミングを用いる必要が生じる。このためタ
イミングクロックの発生回路が複雑となったり、複雑な
クロック信号に起因するノイズが発生するおそれがあっ
た。
以上述べたように、従来の技術では所望の出力を得る
ために複雑なタイミングクロックが必要となり、それに
よるノイズが発生するおそれがあるなどの問題点があっ
た。
ために複雑なタイミングクロックが必要となり、それに
よるノイズが発生するおそれがあるなどの問題点があっ
た。
本発明は、参照電位端子（３）と信号電位端子（１）
とを第１及び第２の切換スイッチ（4a）（4b）を介して
それぞれ第１及び第２のカップリングコンデンサ（6a）
（6b）の一端を参照電位（Vr）及び信号電位（Vs）に設
定する一方で、上記第１及び第２のカップリングコンデ
ンサの他端を、それぞれ第１及び第２のインバータ（7
a）（7b）の入力端子に接続し、上記第１及び第２のイ
ンバータの入力端子と出力端子をそれぞれ第１及び第２
の断続スイッチ（8a）（8b）を通じて接続することによ
り、上記第１及び第２のカップリングコンデンサの他端
をプリチャージし、次いで上記第１及び第２の断続スイ
ッチを開放するとともに、上記信号電位端子と上記参照
電位端子とを第１及び第２の切換スイッチを介してそれ
ぞれ第１及び第２のカップリングコンデンサの一端を参
照電位（Vr）及び信号電位（Vs）に設定することによ
り、上記第１及び第２のインバータの入力端子にそれぞ
れ第１及び第２の初期電圧（Vs−Vr）及び（Vr−Vs）を
印加し、次いで上記第１のインバータの出力端子を第３
の断続スイッチ（9a）を閉じることにより、上記第１の
初期電圧を反転増幅して第２のインバータの入力端子に
供給するとともに、上記第２のインバータの出力端子を
第４の断続スイッチ（9b）を閉じることにより、上記第
２の初期電圧を反転増幅して第１のインバータの入力端
子に供給することにより、上記第１及び第２のインバー
タがそれぞれ上記第２及び第１のインバータにより増幅
された信号をそれぞれ上記第１及び第２のインバータの
入力端子に正帰還させることにより、それぞれ上記第１
及び第２のインバータの出力端子に、上記信号電位の上
記参照電位に対する比較出力信号、及びその反転信号を
得ることを特徴とするチョッパ型コンパレータである。
とを第１及び第２の切換スイッチ（4a）（4b）を介して
それぞれ第１及び第２のカップリングコンデンサ（6a）
（6b）の一端を参照電位（Vr）及び信号電位（Vs）に設
定する一方で、上記第１及び第２のカップリングコンデ
ンサの他端を、それぞれ第１及び第２のインバータ（7
a）（7b）の入力端子に接続し、上記第１及び第２のイ
ンバータの入力端子と出力端子をそれぞれ第１及び第２
の断続スイッチ（8a）（8b）を通じて接続することによ
り、上記第１及び第２のカップリングコンデンサの他端
をプリチャージし、次いで上記第１及び第２の断続スイ
ッチを開放するとともに、上記信号電位端子と上記参照
電位端子とを第１及び第２の切換スイッチを介してそれ
ぞれ第１及び第２のカップリングコンデンサの一端を参
照電位（Vr）及び信号電位（Vs）に設定することによ
り、上記第１及び第２のインバータの入力端子にそれぞ
れ第１及び第２の初期電圧（Vs−Vr）及び（Vr−Vs）を
印加し、次いで上記第１のインバータの出力端子を第３
の断続スイッチ（9a）を閉じることにより、上記第１の
初期電圧を反転増幅して第２のインバータの入力端子に
供給するとともに、上記第２のインバータの出力端子を
第４の断続スイッチ（9b）を閉じることにより、上記第
２の初期電圧を反転増幅して第１のインバータの入力端
子に供給することにより、上記第１及び第２のインバー
タがそれぞれ上記第２及び第１のインバータにより増幅
された信号をそれぞれ上記第１及び第２のインバータの
入力端子に正帰還させることにより、それぞれ上記第１
及び第２のインバータの出力端子に、上記信号電位の上
記参照電位に対する比較出力信号、及びその反転信号を
得ることを特徴とするチョッパ型コンパレータである。
これによれば、反転駆動される２組の回路を用いて相
互に正帰還がかけられるので、簡単な構成で所望の出力
が得られ、ノイズの発生を防止することができる。
互に正帰還がかけられるので、簡単な構成で所望の出力
が得られ、ノイズの発生を防止することができる。
第１図において、信号電位Vsの供給される端子（１）
と参照電位Vrの供給される端子（３）とがそれぞれ切換
スイッチ（4a）（4b）の第１及び第２の固定接点に接続
されると共に、このスイッチ（4a）（4b）が相互に切換
駆動される。このスイッチ（4a）（4b）の可動接点がそ
れぞれコンデンサ（6a）（6b）の一端に接続され、この
コンデンサ（6a）（6b）の他端がインバータアンプ（7
a）（7b）の入力に接続され、このインバータアンプ（7
a）（7b）の出力とコンデンサ（6a）（6b）の他端との
間がそれぞれ断続スイッチ（8a）（8b）を通じて接続さ
れると共に、インバータアンプ（7a）（7b）の出力がそ
れぞれ断続スイッチ（9a）（9b）を通じて逆側のコンデ
ンサ（6a）（6b）の他端に接続される。そしてこのイン
バータアンプ（7a）（7b）から出力端子（10a）（10b）
が導出される。
と参照電位Vrの供給される端子（３）とがそれぞれ切換
スイッチ（4a）（4b）の第１及び第２の固定接点に接続
されると共に、このスイッチ（4a）（4b）が相互に切換
駆動される。このスイッチ（4a）（4b）の可動接点がそ
れぞれコンデンサ（6a）（6b）の一端に接続され、この
コンデンサ（6a）（6b）の他端がインバータアンプ（7
a）（7b）の入力に接続され、このインバータアンプ（7
a）（7b）の出力とコンデンサ（6a）（6b）の他端との
間がそれぞれ断続スイッチ（8a）（8b）を通じて接続さ
れると共に、インバータアンプ（7a）（7b）の出力がそ
れぞれ断続スイッチ（9a）（9b）を通じて逆側のコンデ
ンサ（6a）（6b）の他端に接続される。そしてこのイン
バータアンプ（7a）（7b）から出力端子（10a）（10b）
が導出される。
そしてこの回路において、切換スイッチ（4a）は第２
図Ａに示すような位相φに端子（１）側に切換られ、同
図Ｂに示すような位相に端子（３）側に切換えられる
と共に、スイッチ（4b）はこれと逆相で切換られる。さ
らに断続スイッチ（8a）（8b）が位相にオン駆動さ
れ、断続スイッチ（9a）（9b）が同図Ｃに示すような位
相φ′にオン駆動される。
図Ａに示すような位相φに端子（１）側に切換られ、同
図Ｂに示すような位相に端子（３）側に切換えられる
と共に、スイッチ（4b）はこれと逆相で切換られる。さ
らに断続スイッチ（8a）（8b）が位相にオン駆動さ
れ、断続スイッチ（9a）（9b）が同図Ｃに示すような位
相φ′にオン駆動される。
従ってこの回路において、位相で上側の回路は参照
電位Vrで安定され、下側の回路は信号電位Vsで安定され
る。そして位相φで信号電位Vsが参照電位Vrより少しで
も高いときは、インバータアンプ（7a）の入力は上昇
し、出力が下降する。また、インバータアンプ（7b）の
入力が下降し、出力が上昇する。そしてこれらの出力が
それぞれ逆側のアンプの入力に帰還させることにより、
それぞれのアンプは正帰還となり、アンプ（7a）の出力
が低電位、アンプ（7b）の出力が高電位に安定化され
る。
電位Vrで安定され、下側の回路は信号電位Vsで安定され
る。そして位相φで信号電位Vsが参照電位Vrより少しで
も高いときは、インバータアンプ（7a）の入力は上昇
し、出力が下降する。また、インバータアンプ（7b）の
入力が下降し、出力が上昇する。そしてこれらの出力が
それぞれ逆側のアンプの入力に帰還させることにより、
それぞれのアンプは正帰還となり、アンプ（7a）の出力
が低電位、アンプ（7b）の出力が高電位に安定化され
る。
こうして信号のコンパレートが行われるわけである
が、上述の装置によれば、それぞれのアンプに正帰還が
かけられるので、極めて高い利得で出力を得ることがで
き、１段のみの回路で論理レベルのコンパレート出力を
得ることができる。従って複雑なクロック信号等を用い
る必要がなく、それによってノイズが発生するおそれも
ない。なおスイッチ（9a）（9b）を制御する位相φ′は
位相φと同じでもよいが、少くとも立上り側が多少遅延
されているのが好ましい。
が、上述の装置によれば、それぞれのアンプに正帰還が
かけられるので、極めて高い利得で出力を得ることがで
き、１段のみの回路で論理レベルのコンパレート出力を
得ることができる。従って複雑なクロック信号等を用い
る必要がなく、それによってノイズが発生するおそれも
ない。なおスイッチ（9a）（9b）を制御する位相φ′は
位相φと同じでもよいが、少くとも立上り側が多少遅延
されているのが好ましい。
また上述の装置によれば、入力信号が反転で供給され
ることによって、感度が２倍になり、より高精度のADコ
ンバータ等を形成することができる。
ることによって、感度が２倍になり、より高精度のADコ
ンバータ等を形成することができる。
さらに第３図は上述の回路を本願出願人が先に提案
（実願昭61−43464号）したコンデンサ（6a）（6b）の
伝達利得の低下を防止する回路に適用した場合であっ
て、この図においてコンデンサ（6a）（6b）の他端がい
わゆるソースホロアのバッファ回路（11a）（11b）と断
続スイッチ（12a）（12b）を通じてインバータアンプ
（7a）（7b）の入力に接続されると共に、このスイッチ
（12a）（12b）が位相でオン駆動される。これによれ
ばバッファ回路（11a）（11b）を設けたことによってコ
ンデンサ（6a）（6b）へのインバータアンプ（7a）（7
b）の入力容量の影響が減少され、コンデンサ（6a）（6
b）の伝送利得の低下が防止される。
（実願昭61−43464号）したコンデンサ（6a）（6b）の
伝達利得の低下を防止する回路に適用した場合であっ
て、この図においてコンデンサ（6a）（6b）の他端がい
わゆるソースホロアのバッファ回路（11a）（11b）と断
続スイッチ（12a）（12b）を通じてインバータアンプ
（7a）（7b）の入力に接続されると共に、このスイッチ
（12a）（12b）が位相でオン駆動される。これによれ
ばバッファ回路（11a）（11b）を設けたことによってコ
ンデンサ（6a）（6b）へのインバータアンプ（7a）（7
b）の入力容量の影響が減少され、コンデンサ（6a）（6
b）の伝送利得の低下が防止される。
また第４図は本願出願人が先に提案（特願昭61−1150
29号）したコンパレータの入力容量を減少させる回路に
適用した場合であって、この図においてスイッチ（4a）
（4b）の可動接点がバッファ回路（13a）（13b）を通じ
てコンデンサ（6a）（6b）の一端に接続される。これに
よれば、バッファ回路（13a）（13b）を設けたことによ
って入力容量が減少され、信号の伝達速度が速められる
と共に消費電力を減少させることができる。
29号）したコンパレータの入力容量を減少させる回路に
適用した場合であって、この図においてスイッチ（4a）
（4b）の可動接点がバッファ回路（13a）（13b）を通じ
てコンデンサ（6a）（6b）の一端に接続される。これに
よれば、バッファ回路（13a）（13b）を設けたことによ
って入力容量が減少され、信号の伝達速度が速められる
と共に消費電力を減少させることができる。
なお上述の回路は通常のMOSトランジスタに限らず、S
OI,SIT,GaAs等を使用した回路に適用できる。
OI,SIT,GaAs等を使用した回路に適用できる。
この発明によれば、反転駆動される２組の回路を用い
て相互に正帰還がかけられるので、簡単な構成で所望の
出力が得られ、ノイズの発生を防止することができるよ
うになった。
て相互に正帰還がかけられるので、簡単な構成で所望の
出力が得られ、ノイズの発生を防止することができるよ
うになった。
第１図は本発明の一例の構成図、第２図〜第４図はその
説明のための図、第５図は従来の技術の説明のための図
である。 （１）（３）は端子、（4a）（4b）は切換スイッチ、
（6a）（6b）はコンデンサ、（7a）（7b）はインバータ
アンプ、（8a）（8b）（9a）（9b）は断続スイッチであ
る。
説明のための図、第５図は従来の技術の説明のための図
である。 （１）（３）は端子、（4a）（4b）は切換スイッチ、
（6a）（6b）はコンデンサ、（7a）（7b）はインバータ
アンプ、（8a）（8b）（9a）（9b）は断続スイッチであ
る。
Claims (1)
- 【請求項１】参照電位端子と信号電位端子とを第１及び
第２の切換スイッチを介してそれぞれ第１及び第２のカ
ップリングコンデンサの一端を参照電位（Vr）及び信号
電位（Vs）に設定する一方で、 上記第１及び第２のカップリングコンデンサの他端を、
それぞれ第１及び第２のインバータの入力端子に接続
し、 上記第１及び第２のインバータの入力端子と出力端子を
それぞれ第１及び第２の断続スイッチを通じて接続する
ことにより、上記第１及び第２のカップリングコンデン
サの他端をプリチャージし、次いで 上記第１及び第２の断続スイッチを開放するとともに、
上記信号電位端子と上記参照電位端子とを第１及び第２
の切換スイッチを介してそれぞれ第１及び第２のカップ
リングコンデンサの一端を参照電位（Vr）及び信号電位
（Vs）に設定することにより、上記第１及び第２のイン
バータの入力端子にそれぞれ第１及び第２の初期電圧
（Vs−Vr）及び（Vr−Vs）を印加し、次いで 上記第１のインバータの出力端子を第３の断続スイッチ
を閉じることにより、上記第１の初期電圧を反転増幅し
て第２のインバータの入力端子に供給するとともに、 上記第２のインバータの出力端子を第４の断続スイッチ
を閉じることにより、上記第２の初期電圧を反転増幅し
て第１のインバータの入力端子に供給することにより、 上記第１及び第２のインバータがそれぞれ上記第２及び
第１のインバータにより増幅された信号をそれぞれ上記
第１及び第２のインバータの入力端子に正帰還させるこ
とにより、 それぞれ上記第１及び第２のインバータの出力端子に、
上記信号電位の上記参照電位に対する比較出力信号、及
びその反転信号を得ることを特徴とするチョッパ型コン
パレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224558A JP2565195B2 (ja) | 1986-09-22 | 1986-09-22 | チヨツパ型コンパレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224558A JP2565195B2 (ja) | 1986-09-22 | 1986-09-22 | チヨツパ型コンパレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6379415A JPS6379415A (ja) | 1988-04-09 |
| JP2565195B2 true JP2565195B2 (ja) | 1996-12-18 |
Family
ID=16815661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61224558A Expired - Fee Related JP2565195B2 (ja) | 1986-09-22 | 1986-09-22 | チヨツパ型コンパレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565195B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5668831A (en) * | 1995-06-07 | 1997-09-16 | Discovision Associates | Signal processing apparatus and method |
| JP3439322B2 (ja) * | 1997-06-17 | 2003-08-25 | Ｎｅｃエレクトロニクス株式会社 | 差動入力チョッパ型電圧比較回路 |
| JP3105862B2 (ja) * | 1998-02-27 | 2000-11-06 | 日本電気株式会社 | 電圧比較回路 |
| KR100341590B1 (ko) * | 1999-06-30 | 2002-06-22 | 박종섭 | 동적 범위를 개선한 비교 장치 |
| US6433711B1 (en) * | 1999-12-14 | 2002-08-13 | Texas Instruments Incorporated | System and method for offset error compensation in comparators |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104827A (ja) * | 1982-12-07 | 1984-06-16 | Toshiba Corp | アナログ−デジタル変換用集積回路 |
| JPS6064520A (ja) * | 1983-09-20 | 1985-04-13 | Seiko Epson Corp | コンパレ−タ回路 |
| JPS61200715A (ja) * | 1985-03-01 | 1986-09-05 | Nippon Telegr & Teleph Corp <Ntt> | 電圧比較器 |
-
1986
- 1986-09-22 JP JP61224558A patent/JP2565195B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6379415A (ja) | 1988-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911864B2 (en) | Circuit, including feedback, for reducing DC-offset and noise produced by an amplifier | |
| JPS6112414B2 (ja) | ||
| JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| JPH11298328A (ja) | スイッチトキャパシタ回路 | |
| JPS63288512A (ja) | アナログ電圧比較器 | |
| US3900743A (en) | Charge amplifier | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JPS6251008B2 (ja) | ||
| JP2638252B2 (ja) | 高速バス回路 | |
| JPS62126709A (ja) | コンパレ−タ | |
| EP0240682A2 (en) | Sample holding circuit | |
| JPH0364108A (ja) | 演算増幅回路 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JP2618025B2 (ja) | 単相−差動信号変換回路 | |
| KR100462119B1 (ko) | 오프셋 전압 제거 회로 | |
| JPS6336610A (ja) | チヨツパ型コンパレ−タ | |
| JPS6210446B2 (ja) | ||
| JPS60217709A (ja) | 演算増幅回路 | |
| JPH05110406A (ja) | 出力回路 | |
| CA1293031C (en) | Sample holding circuit | |
| KR0157114B1 (ko) | 초퍼용 2상 연속 차동 비교기 | |
| JPH02233014A (ja) | 正負信号発生回路 | |
| JPH0520890A (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPS626533A (ja) | Ｃｍｏｓインバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |