JPS61200715A

JPS61200715A - 電圧比較器

Info

Publication number: JPS61200715A
Application number: JP60040917A
Authority: JP
Inventors: Tsuneo Tsukahara; 恒夫束原; Masayuki Ishikawa; 正幸石川; Tadakatsu Kimura; 木村　忠勝
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-03-01
Filing date: 1985-03-01
Publication date: 1986-09-05
Also published as: JPH0574966B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、インバータを用いた電圧比較器（以後、コン
パレータと呼ぶ。）に関する。

〔従来技術〕

従来、第５図に示す伝達特性をもつインバータ１０を用
いて第６図に示すように構成したコンパレータが小形化
に向くため、全並列形Ａ／Ｄ変換回路を中心に適用され
ている。Ｓ　Ｗ　ａ　＝　Ｓ　Ｗ　ｃはスイッチ、１１
は容量、ＶＤＤは電源電圧（高）、ＶＳＳは電源電圧（
低）、Ｖａはアナログ入力電圧、Ｖ　ＲＥＦは参照電圧
、■ｏはコンパレータ出力電圧である。

この構成では、プリセットモードにおいて、スイッチＳ
Ｗｂ、ＳＷｃを閉じ、アンプ（増幅器）としての動作点
を第５図のＢ点に設定して、次にスイッチＳ　Ｗ　ａを
閉じ、スイッチＳＷｂ、ＳＷｃを開くことにより、比較
モードに入る。このような動作を行うため、寄生容量を
介してのスイ・ノチＳ　Ｗ　ｃ駆動用クロック電圧の漏
れ等が存在すると、漏れ電圧の大きさによっては、動作
点がＡ点或いは０点にまでずれ、オフセット電圧発生と
感度劣化が生じるという欠点がある。

〔発明の目的〕

本発明の目的は、上記従来のインバータを用いたコンパ
レータの欠点を除去し、オフセット電圧の少ない高感度
の電圧比較器を提供することである。

〔発明の概要〕

本発明は、２個のインバータを容量とスイッチを介して
正帰還接続し、更に同相モード抑圧回路を付加すること
により高精度に２種の電圧の大小比較を行うことを特徴
としている。

〔実施例〕

以下、本発明の実施例について説明する。第１図は本発
明の原理構成を示すものである。Ｖａｌ、Ｖｃ２はアナ
ログ入力電圧、ｖｏいＶＯＺばコンパレータ出力電圧、
２０Ｉ、２０□は第５図に示した伝達特性を持つインバ
ータ、２１．．２１□、２２、．２２□は容量、２３Ｉ
、２３　□、２４．１２４□は第２図（ａ）、（ｂｌに
示される電圧関係により次の式（１）、（２）でそれぞ
れ大きさが与えられる電流源である。

１　＝　Ｇｍ＋（Ｖ＋　）（Ｖ　ｃ　＋　α）　　　　
−（１）１　＝Ｇｍｚ（Ｖ＋　）（Ｖｃ＋β）　　　　
−（２＋但し、α、βはＶｃに依存しない数、Ｖｃは外
部制御端子電圧、■、は電流源にががる電圧である。

また、Ｓ　Ｗ　＋　、Ｓ　Ｗ　ｚはアナログ入力電圧Ｖ
ａ、、Ｖｃ２を接続するスイッチ、ＳＷ３　、ＳＷ、は
参照電圧■８９．を接続するスイッチ、８ｗ６、ｓｗ。

は各々のインバータに負帰還をかけるためのスイッチ、
ＳＷ７．５Ｗｌｌはコンパレータを正帰還動作させるた
めのスイッチである。

より詳細に構成を説明すると、アナログ入力電圧Ｖａ、
と参照電圧■□、をスイッチｓｗ、　、ＳＷ３と容量２
１１を介して一方のインバータ２０．に入力させ、同様
にアナログ入力電圧Ｖａ、と参照電圧Ｖ＊ｉｒをスイｙ
　チＳ　Ｗ　２　、Ｓ　Ｗ　ａと容量２１□を介して他
方のインバータ２０ｚに入力させている。

また、一方のインバータ２０１の出力を容量２２゜とス
イッチＳＷａを介して他方のインバータ２０□の入力に
接続し、同様に他方のインバータ２０□の出力を容量２
２□とスイッチＳＷ？を介して一方のインバータ２０．
の入力に接続して正帰還ループを構成し、動作点設定用
に両インバータ２０１．２０□の各々の入出力間をスイ
ッチＳＷ、　、ｓｗ。

を介して接続して負帰還ループを形成している。

また、１個の外部制御端子をもちその外部制御端子電圧
の増加により電流値が増加する電流源２３と２３□を並
列接続して形成した第一同相モード抑圧回路を、両イン
バータ２０．．２０２の共通接続した低電源端子（ＶＬ
　）と低電源電圧供給端子（接地）の間に接続し、両イ
ンバータ２０．．２０２の出力Ｖ０いＶ。２を電流源２
３．と２３□の外部制御端子にそれぞれ人力している。

同様に、１個の外部制御端子をもちその外部側ｗＪ端子
電圧の増加により電流値が減少する電流源２４、と２４
□を並列接続して形成した第二同相モード抑圧回路を、
両インバータ２０１，２０□の共通接続した高電源端子
（■□）と高電源電圧供給端子（Ｖ　ｏｎ）の間に接続
し、両インバータ２０．．２０ｇの出力を電流源２４ｒ
　と２４２の外部制御端子にそれぞれ入力している。

コンパレータ動作は、第３図に示すように、３つのモー
ド、即ち、プリセットモード、アンプモード、正帰還モ
ードに分けることができる。プリセットモードにおいて
は、φ＋　＝Ｈｉｇｈ、φ２＝旧ｇｈとなって、スイッ
チＳＷ、〜ＳＷｓがオンしており、コンパレータには参
照電圧が入力され、アンプとしての各インバータ２０．
．２０□の動作点は第５図のＢ点に設定される。

また、コンパレータのオフセットにつながる左右インバ
ータ２０．．２０□の動作点電圧の差異は容量２２３．
２２ｇに蓄えられるために、オフセント補償が可能であ
る。

次に、φ＋　＝Ｌｏｉｍ　、φｚ＝Ｌｏｗとなり、スイ
ッチＳＷＩ　、ＳＷ２のみがオンとなってアンプモード
に入り、参照電圧ＶＲＥＦとアナログ入力電圧Ｖａ、、
Ｖａｚとの差が各インバータ２０１．２０□により増幅
される。インバータ出力振幅がインバータ出力雑音より
十分大きくなるまで増幅が行われた後、φ、＝Ｌｏ賀、
φ２＝旧ｇｈとなり、スイ・ノチＳ　Ｗ　７ＳＷｅもオ
ン状態とすることにより、正帰還モードに入り、左右の
インバータ２０．．２０２の入出力間に容量２２．．２
２□を介しての正帰還ループが形成される。

これにより、アナログ入力電圧Ｖ　ａ　ｌ　、Ｖ　ａ　
ｚの違いから生じた左右のインバータ出力振幅のアンバ
ランスが強調され、最終的にインバータ出力は、電源電
圧レベルＶＩＩＤ近くか接地電圧レベル近くまで変化し
て、電圧Ｖａ、とＶａｚの大小が判定される。

アンプモードにおいて、電流源２３．．２３□、２４、
．２４□は、寄生容量を介してのスイッチ駆動用クロッ
ク電圧の漏れ等、はぼ同相にインバータ入力に乗ると思
われる同相雑音に対処するための同相モード抑圧回路と
して動作する。

以下、動作を詳細に説明する。電流源２３３．２３□、
２４．．２４□にそれぞれ前述した式（１１、（２）を
適用すると、電流ｆｉ２３．．２３□の電流値Ｔ、、１
２と、電流源２４．．２４□の電流値■３、■、は次の
式（３）〜（６）で与えられる。

Ｉ、＝Ｇｍ＋（Ｖｔ　）（Ｖｏ＋＋α）　　　　　　　
　・（３１１ｚ　＝Ｇｒｎ、（Ｖｔ　）（Ｖｏｚ＋　α
）　　　　　　　　・＝（４）Ｉ　ｓ　＝　Ｇｍｚ（Ｖ
ｏｏ　　Ｖｏ　）（ＶＤｎ　　Ｖａｔ＋β）　・Ｉ５）
Ｉａ　＝Ｇｍｚ（Ｖｏ、、　　Ｖｏ）ＣＶｏｏ　　Ｖｏ
ｗ＋β’）　・（６）従って、電流値１ｔ、Ｉｚを持つ
電流源２３１．２３□を並列接続した場合の直流並列抵
抗ＲｔｏＬＩと電流値［３、Ｉ４を持つ電流源２４Ｉ、
２４２を並列接続した場合の直流並列抵抗ＲｔｏｔＺは
それぞれ式（７）、（８）で与えられる。

Ｒｔｏｔ＋＝Ｖｔ　／（１＋　　＋　１２　）＝ＶＬ　
／２０ｍ＋（Ｖｔ　）Ｘ　１　／　（Ｖ２（ｖｏｔ　＋　Ｖｏｚ）　＋α）　
　　　−（７）Ｒｔ０ｔｚ＝　（Ｖｏｏ　　Ｖや）　／
（１３＋１４　）＝　（ＶＤＤ　　ＶＨ）　／Ｇｍｚ（
Ｖｏｏ　　ｖ）ｌ　）Ｘ　１／　（ＶＤＤ　　％（ＶＯ
１＋ＶＯＺ）　　＋β〕・・・（８）式（７）、（８）
かられかるように、直流並列抵抗Ｒｔｏｔｌ、Ｒ２゜、
２はいずれも、左右インバータ２０．．２０□の出力の
平均値（！４　（ｖｏｔ　＋　ＶＯ２）　）のみに依存
する。即ち、同相出力成分が存在すると、そのＲ２゜ｔ
ｌ、Ｒｔｏｔ２が変化する。変化の仕方は、ＩＡ（Ｖｏ
＋＋Ｖｏｚ）の増加によりＲｔＯｔｌは減少し、Ｒ１゜
、２は増加するというように、相補的となっている。

従って、’Ａ　（ｖｏｔ　＋　Ｖｏｚ）　ノ増加、即ち
左右インバータ入力の平均値〔％（ＶｉＲｌ　＋Ｖｉａ
□）〕の減少により■□、ＶＬは共に減少する方向に動
くので、同相モード入力が存在しても、プリセットモー
ドで設定された動作点からのずれを抑制するように負帰
還がかかる。％（Ｖｔｎ＋　＋Ｖｉｎ□）が増加した場
合も同様である。従って、高感度な比較動作が保証され
る。

第４図はＣＭＯ５技術を通用した場合の具体的構成例を
示すものであって、第１図におけるインバータ２０．．
２０□を各々ＮチャンネルＭＯＳトランジスタＭｌ　　
（Ｍ３）とＰチャンネルＭＯＳトランジスタＭ２　　（
Ｍ４）により相補的に構成し、更に電流源２３．．２３
□、２４．．２４□をそれぞれＮチャ・ンネルＭＯＳト
ランジスタＭ５　（Ｍ６）とＰチャンネルＭＯＳトラン
ジスタＭ？　　（Ｍ８）により構成したものである。５
１１．’５１□、５２．。

５２□は容量である。

式（１１、（２）で与えられた電流−電圧関係式を得る
ために、ｖＬを接地電位近く、また■、を電源電圧■。

、近くに設定してトランジスタＭ５〜Ｍ８を非飽和領域
で動作させる。即ち、ＭＯＳ）ランジスタが非飽和領域
で動作する場合、トランジスタＭ５を例にとると、電流
ＩＭＳは式（９）で与えられる。

１．４ｓ＝Ｂ　（ｖｏｔ　　Ｖｔ　　！／１ＶＬ）　Ｖ
ｔ　　−（９１ここで、ＶｔはＭＯＳ）ランジスタのし
きい値電圧、Ｂはチャンネル長、チャンネル幅、移動度
及びゲート酸化膜容量から決まる定数である。式（９）
％式％１式＋１１に帰する。その他のコンパレータ動作は第１図
の場合と同様である。

〔発明の効果〕

以上説明したように、本発明によれば、インバータ２個
が容量を介して正帰還接続されており、また同相モード
抑圧回路が付加されているため、オフセット電圧の小さ
い高感度な電圧比較ができるという利点がある。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す回路図、第２図は第
１図に示した電流源の電位関係を示す図、第３図は第１
図に示したコンパレータのタイミングを示す図、第４図
はＣＭＯ３技術を用いた具体的構成の回路図、第５図は
インバータの伝達特性図、第６図はインバータを用いた
従来のコンパレータの回路図である。 ■ａ１、■ａ２・・・アナログ入力電圧。ＶＲｌＦ・・
・参照電圧、Ｖ　ｉｎｌ　、Ｖｉ＋＋□・・・インバー
タ入力電圧、■ｏＩ、ｖ。２・・・インバータ出力電圧
、ＳＷ、〜ＳＷＳ・・・スイッチ、２０．．２０□・・
・インバータ、２１３．２１ｇ、２２１．２２□・・・
容量、２３．、’２３□、２４、．２４□・・・電流源
、φ８、φ２・・・スイッチ駆動用クロック、ｖｃ・・
・電流源外部制御端子電圧、■、・・・電流源の両端に
かかる電圧、■・・・電流源電流値、Ｍｌ、Ｍ３、Ｍ５
、Ｍ６・・・ＮチャンネルＭＯＳトランジスタ、Ｍ２、
Ｍ４、Ｍｌ、Ｎ８・・・ＰチャンネルＭＯ３）ランジス
タ、５１８．５１２．５２、．５２□・・・容量。

Claims

【特許請求の範囲】

（１）、２種の電圧の大小を比較する電圧比較器におい
て、２個のインバータを具備し、該２個のインバータの
各々の出力を個別の容量及びスイッチを介して相手側の
入力に接続して正帰還ループを形成すると共に、上記２
個のインバータの各々の入出力間を上記と別のスイッチ
を介して接続して動作点設定用の負帰還ループを形成し
、上記２個のインバータの低電源端子に共通に低電源供
給端子との間に上記両インバータの出力の増加によって
電流値が増加する第一同相モード抑圧回路を接続し、且
つ上記２個のインバータの高電源端子に共通に高電源供
給端子との間に上記両インバータの出力の増加によって
電流値が減少する第二同相モード抑圧回路を接続して成
り、上記２個のインバータの各々の入力に比較すべきア
ナログ電圧及び共通の参照電圧を上記と別の容量及びス
イッチを介して入力させるようにした電圧比較器。