JPH0520890A - Ｍｏｓ型サンプルホールドドライバー装置 - Google Patents
Ｍｏｓ型サンプルホールドドライバー装置Info
- Publication number
- JPH0520890A JPH0520890A JP3171039A JP17103991A JPH0520890A JP H0520890 A JPH0520890 A JP H0520890A JP 3171039 A JP3171039 A JP 3171039A JP 17103991 A JP17103991 A JP 17103991A JP H0520890 A JPH0520890 A JP H0520890A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- switch
- input
- terminal
- mos type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 集積度が高く、消費電力の少ないＭＯＳ型集
積回路を得る。 【構成】 ＭＯＳ型トランジスタ２３，２４で構成され
たドライバー回路から、ＭＯＳ型トランジスタ１８〜２
１および同２５〜２８でそれぞれ構成された２つの差動
増幅回路への帰還を、２つのスイッチ３３、３５で交互
に切り替えることにより、２つの差動増幅回路からの出
力を１つのドライバー回路で駆動する。
積回路を得る。 【構成】 ＭＯＳ型トランジスタ２３，２４で構成され
たドライバー回路から、ＭＯＳ型トランジスタ１８〜２
１および同２５〜２８でそれぞれ構成された２つの差動
増幅回路への帰還を、２つのスイッチ３３、３５で交互
に切り替えることにより、２つの差動増幅回路からの出
力を１つのドライバー回路で駆動する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型トランジスタ
ーで構成された差動増幅器を用いたサンプルホールドド
ライバー装置に関するものである。
ーで構成された差動増幅器を用いたサンプルホールドド
ライバー装置に関するものである。
【０００２】
【従来の技術】以下に従来のＭＯＳ型サンプルホールド
ドライバー装置について、図４を参照して説明する。
ドライバー装置について、図４を参照して説明する。
【０００３】１の端子は正の電源、２の端子にはサンプ
ルホールドする入力電圧、３の端子には、差動増幅器の
動作点を制御する基準電圧、４の端子には、ドライバー
の動作点を制御する基準電圧を入力する。１８はＰチャ
ンネルＭＯＳ型トランジスター（以下ＰｃｈＴｒと記
す）で、ソース及び基板が１の端子、ゲート及びドレイ
ンが８の接点に接続されている。１９はＰｃｈＴｒでソ
ース及び基板が１の端子、ゲートが８の接点、ドレイン
が９の接点に接続されており、１８と１９のＰｃｈＴｒ
でカレントミラー回路を構成している。２０はＮチャン
ネルＭＯＳ型トランジスター（以下ＮｃｈＴｒと記す）
であり、ソース及び基板が７の接点、ゲートが６の接
点、ドレインが８の接点に接続されている。２１はＮｃ
ｈＴｒであり、ソース及び基板が７の接点、ゲートが１
０の接点、ドレインが９の接点に接続されている。２２
はＮｃｈＴｒであり、ソース及び基板がグランド、ドレ
インが７の接点に接続され、ゲートには３の端子から基
準電圧が入力され定電流源を構成している。以上の１
８、１９のＰｃｈＴｒ、２０〜２２のＮｃｈＴｒは６の
接点と１０の接点を入力端子として差動増幅器を構成し
ている。２４はＮｃｈＴｒでソース及び基板がグラン
ド、ドレインが１０の接点に接続され、ゲートには４の
端子から基準電圧が入力され定電流源となり２３のＮｃ
ｈＴｒと共にドライバー回路を構成している。３３のス
イッチは、ドライバー回路が動作しているときオンしド
ライバー回路の出力を５の出力端子へ出力し、ドライバ
ー回路が動作していないときはオフしている。３２のス
イッチは２の入力端子へ入力される入力電圧をサンプリ
ング期間のみ１６の容量に、加えるためのスイッチであ
る。上記サンプルホールド容量、差動増幅器、ドライバ
ー回路をそれぞれ容量１、差動増幅器１、ドライバー１
と記す。
ルホールドする入力電圧、３の端子には、差動増幅器の
動作点を制御する基準電圧、４の端子には、ドライバー
の動作点を制御する基準電圧を入力する。１８はＰチャ
ンネルＭＯＳ型トランジスター（以下ＰｃｈＴｒと記
す）で、ソース及び基板が１の端子、ゲート及びドレイ
ンが８の接点に接続されている。１９はＰｃｈＴｒでソ
ース及び基板が１の端子、ゲートが８の接点、ドレイン
が９の接点に接続されており、１８と１９のＰｃｈＴｒ
でカレントミラー回路を構成している。２０はＮチャン
ネルＭＯＳ型トランジスター（以下ＮｃｈＴｒと記す）
であり、ソース及び基板が７の接点、ゲートが６の接
点、ドレインが８の接点に接続されている。２１はＮｃ
ｈＴｒであり、ソース及び基板が７の接点、ゲートが１
０の接点、ドレインが９の接点に接続されている。２２
はＮｃｈＴｒであり、ソース及び基板がグランド、ドレ
インが７の接点に接続され、ゲートには３の端子から基
準電圧が入力され定電流源を構成している。以上の１
８、１９のＰｃｈＴｒ、２０〜２２のＮｃｈＴｒは６の
接点と１０の接点を入力端子として差動増幅器を構成し
ている。２４はＮｃｈＴｒでソース及び基板がグラン
ド、ドレインが１０の接点に接続され、ゲートには４の
端子から基準電圧が入力され定電流源となり２３のＮｃ
ｈＴｒと共にドライバー回路を構成している。３３のス
イッチは、ドライバー回路が動作しているときオンしド
ライバー回路の出力を５の出力端子へ出力し、ドライバ
ー回路が動作していないときはオフしている。３２のス
イッチは２の入力端子へ入力される入力電圧をサンプリ
ング期間のみ１６の容量に、加えるためのスイッチであ
る。上記サンプルホールド容量、差動増幅器、ドライバ
ー回路をそれぞれ容量１、差動増幅器１、ドライバー１
と記す。
【０００４】同様に２５はＰｃｈＴｒで、ソース及び基
板が１の端子、ゲート及びドレインが１３の接点に接続
されている。２６はＰｃｈＴｒでソース及び基板が１の
端子、ゲートが１３の接点、ドレインが１４の接点に接
続されており、２５と２６のＰｃｈＴｒでカレントミラ
ー回路を構成している。２７はＮｃｈＴｒであり、ソー
ス及び基板が１２の接点、ゲートが１１の接点、ドレイ
ンが１３の接点に接続されている。２８はＮｃｈＴｒで
あり、ソース及び基板が１２の接点、ゲートが１５の接
点、ドレインが１４の接点に接続されている。２９はＮ
ｃｈＴｒで、ソース及び基板がグランド、ドレインが１
２の接点に接続され、ゲートには３の端子から基準電圧
が入力され定電流源を構成している。以上の２５、２６
のＰｃｈＴｒ、２７〜２９のＮｃｈＴｒは１１の接点と
１５の接点を入力端子として差動増幅器を構成してい
る。３１はＮｃｈＴｒで、ソース及び基板がグランド、
ドレインが１５の接点に接続され、ゲートには４の端子
から基準電圧が入力され定電流源となり３０のＮｃｈＴ
ｒと共にドライバー回路を構成している。３５のスイッ
チは、ドライバー回路が動作しているときオンしドライ
バー回路の出力を５の出力端子へ出力し、ドライバー回
路が動作していないときはオフしている。３４のスイッ
チは２の入力端子へ入力される入力電圧をサンプリング
期間のみ１７の容量に、加えるためのスイッチである。
上記サンプルホールド容量、差動増幅器、ドライバー回
路をそれぞれ容量２、差動増幅器２、ドライバー２と記
す。
板が１の端子、ゲート及びドレインが１３の接点に接続
されている。２６はＰｃｈＴｒでソース及び基板が１の
端子、ゲートが１３の接点、ドレインが１４の接点に接
続されており、２５と２６のＰｃｈＴｒでカレントミラ
ー回路を構成している。２７はＮｃｈＴｒであり、ソー
ス及び基板が１２の接点、ゲートが１１の接点、ドレイ
ンが１３の接点に接続されている。２８はＮｃｈＴｒで
あり、ソース及び基板が１２の接点、ゲートが１５の接
点、ドレインが１４の接点に接続されている。２９はＮ
ｃｈＴｒで、ソース及び基板がグランド、ドレインが１
２の接点に接続され、ゲートには３の端子から基準電圧
が入力され定電流源を構成している。以上の２５、２６
のＰｃｈＴｒ、２７〜２９のＮｃｈＴｒは１１の接点と
１５の接点を入力端子として差動増幅器を構成してい
る。３１はＮｃｈＴｒで、ソース及び基板がグランド、
ドレインが１５の接点に接続され、ゲートには４の端子
から基準電圧が入力され定電流源となり３０のＮｃｈＴ
ｒと共にドライバー回路を構成している。３５のスイッ
チは、ドライバー回路が動作しているときオンしドライ
バー回路の出力を５の出力端子へ出力し、ドライバー回
路が動作していないときはオフしている。３４のスイッ
チは２の入力端子へ入力される入力電圧をサンプリング
期間のみ１７の容量に、加えるためのスイッチである。
上記サンプルホールド容量、差動増幅器、ドライバー回
路をそれぞれ容量２、差動増幅器２、ドライバー２と記
す。
【０００５】以上のように構成された差動増幅器を用い
たサンプルホールドドライバー装置について、その動作
を図５に示す３２〜３５のスイッチのタイミングに沿っ
て説明する。
たサンプルホールドドライバー装置について、その動作
を図５に示す３２〜３５のスイッチのタイミングに沿っ
て説明する。
【０００６】まずｔ＝０において３２〜３５のスイッチ
はすべてオフしており、前記差動増幅器１、差動増幅器
２は２の入力端子と接続しておらず、前記ドライバー
１、ドライバー２は５の出力端子と接続していない。ｔ
＝１となり３５のスイッチがオンすると１７の容量にホ
ールドされている電圧が前記差動増幅器２のゲイン倍さ
れ、３５のスイッチを介して５の出力端子に出力され
る。ｔ＝２となり３２のスイッチがオンすると、２の入
力端子から入力電圧が１６の容量に印加される。ｔ＝３
となり３２のスイッチがオフすると、６の接点への電荷
の入出経路がなくなり、ｔ＝３の時点での入力電圧が１
６の容量にホールドされる。このｔ＝２からｔ＝３まで
の期間Ｔ１が前記容量１のサンプリング期間となり、ｔ
＝３から次に３２のスイッチがオンするまでの期間Ｔ２
がホールド期間となる。
はすべてオフしており、前記差動増幅器１、差動増幅器
２は２の入力端子と接続しておらず、前記ドライバー
１、ドライバー２は５の出力端子と接続していない。ｔ
＝１となり３５のスイッチがオンすると１７の容量にホ
ールドされている電圧が前記差動増幅器２のゲイン倍さ
れ、３５のスイッチを介して５の出力端子に出力され
る。ｔ＝２となり３２のスイッチがオンすると、２の入
力端子から入力電圧が１６の容量に印加される。ｔ＝３
となり３２のスイッチがオフすると、６の接点への電荷
の入出経路がなくなり、ｔ＝３の時点での入力電圧が１
６の容量にホールドされる。このｔ＝２からｔ＝３まで
の期間Ｔ１が前記容量１のサンプリング期間となり、ｔ
＝３から次に３２のスイッチがオンするまでの期間Ｔ２
がホールド期間となる。
【０００７】ｔ＝４となり３５のスイッチがオフする
と、５の出力端子はハイインピーダンス状態となる。こ
のｔ＝１からｔ＝４までの期間が前記差動増幅器２、ド
ライバー２の出力期間Ｔ６となる。ｔ＝５となり３３の
スイッチがオンすると、１６の容量にホールドされてい
る電圧が前記差動増幅器１のゲイン倍され、３３のスイ
ッチを介して５の出力端子に出力される。ｔ＝６となり
３４のスイッチがオンすると、２の入力端子から入力電
圧が１７の容量に印加される。ｔ＝７となり３４のスイ
ッチがオフすると、１１の接点への電荷の入出経路がな
くなり、ｔ＝７の時点での入力電圧が１７の容量にホー
ルドされる。このｔ＝６からｔ＝７までの期間Ｔ４が前
記容量２のサンプリング期間となり、ｔ＝７から次に３
４のスイッチがオンするまでの期間Ｔ５がホールド期間
となる。ｔ＝８となり３３のスイッチがオフすると、５
の出力端子はハイインピーダンス状態となる。このｔ＝
５からｔ＝８までの期間が前記差動増幅器１、ドライバ
ー１の出力期間Ｔ３となる。以上のように２つの容量、
差動増幅器回路、ドライバー回路が交互にサンプリング
動作、ホールド動作、出力動作を行う。
と、５の出力端子はハイインピーダンス状態となる。こ
のｔ＝１からｔ＝４までの期間が前記差動増幅器２、ド
ライバー２の出力期間Ｔ６となる。ｔ＝５となり３３の
スイッチがオンすると、１６の容量にホールドされてい
る電圧が前記差動増幅器１のゲイン倍され、３３のスイ
ッチを介して５の出力端子に出力される。ｔ＝６となり
３４のスイッチがオンすると、２の入力端子から入力電
圧が１７の容量に印加される。ｔ＝７となり３４のスイ
ッチがオフすると、１１の接点への電荷の入出経路がな
くなり、ｔ＝７の時点での入力電圧が１７の容量にホー
ルドされる。このｔ＝６からｔ＝７までの期間Ｔ４が前
記容量２のサンプリング期間となり、ｔ＝７から次に３
４のスイッチがオンするまでの期間Ｔ５がホールド期間
となる。ｔ＝８となり３３のスイッチがオフすると、５
の出力端子はハイインピーダンス状態となる。このｔ＝
５からｔ＝８までの期間が前記差動増幅器１、ドライバ
ー１の出力期間Ｔ３となる。以上のように２つの容量、
差動増幅器回路、ドライバー回路が交互にサンプリング
動作、ホールド動作、出力動作を行う。
【０００８】
【発明が解決しようとする課題】上記のような従来の装
置では、容量、差動増幅器回路、ドライバー回路がそれ
ぞれ２系統必要であるため高集積で低消費電力であるＭ
ＯＳ型集積回路を得るには不利であった。
置では、容量、差動増幅器回路、ドライバー回路がそれ
ぞれ２系統必要であるため高集積で低消費電力であるＭ
ＯＳ型集積回路を得るには不利であった。
【０００９】本発明はこの問題を解決するもので高集積
で、かつ低消費電力であるＭＯＳ型集積回路を得ること
のできるＭＯＳ型サンプルホールドドライバー装置を提
供することを目的とする。
で、かつ低消費電力であるＭＯＳ型集積回路を得ること
のできるＭＯＳ型サンプルホールドドライバー装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明のＭＯＳ型サンプルホールドドライバー装置
は、容量、差動増幅器回路は２系統持つが、ドライバー
回路を１系統しか持たない様な構成となっている。
に本発明のＭＯＳ型サンプルホールドドライバー装置
は、容量、差動増幅器回路は２系統持つが、ドライバー
回路を１系統しか持たない様な構成となっている。
【００１１】
【作用】この構成によればドライバー回路１系統分の面
積が縮小でき、またドライバー回路の貫通電流が減少で
き、高集積で低消費電力なＭＯＳ型集積回路を得ること
ができる。
積が縮小でき、またドライバー回路の貫通電流が減少で
き、高集積で低消費電力なＭＯＳ型集積回路を得ること
ができる。
【００１２】
【実施例】以下本発明の実施例について図面を参照しな
がら説明する。
がら説明する。
【００１３】図１は本発明の第１の実施例におけるＭＯ
Ｓ型サンプルホールドドライバー装置の構成であり、１
の端子は正の電源、２は入力端子、３、４の端子にはそ
れぞれ基準電圧が入力される。５は出力端子、１６、１
７は容量、１８、１９、２５、２６はＰチャンネルＭＯ
Ｓ型トランジスター（以下ＰｃｈＴｒと記す）、２０〜
２２、２７〜２９はＮチャンネルＭＯＳ型トランジスタ
ー（以下ＮｃｈＴｒと記す）、３２、３４はスイッチで
あり、これらは従来例の構成と同じものであり、２系統
のサンプルホールド容量、差動増幅器をそれぞれ容量
１、容量２、差動増幅器１、差動増幅器２と記す。ま
た、２３、２４はＮｃｈＴｒ、３３、３５はスイッチで
あり、２３、２４のＮｃｈＴｒが１系統のドライバー回
路を構成している。図２は３２〜３５のスイッチの開閉
タイミング図であり、以下図２のタイミング図に沿って
図１の回路の動作を説明する。
Ｓ型サンプルホールドドライバー装置の構成であり、１
の端子は正の電源、２は入力端子、３、４の端子にはそ
れぞれ基準電圧が入力される。５は出力端子、１６、１
７は容量、１８、１９、２５、２６はＰチャンネルＭＯ
Ｓ型トランジスター（以下ＰｃｈＴｒと記す）、２０〜
２２、２７〜２９はＮチャンネルＭＯＳ型トランジスタ
ー（以下ＮｃｈＴｒと記す）、３２、３４はスイッチで
あり、これらは従来例の構成と同じものであり、２系統
のサンプルホールド容量、差動増幅器をそれぞれ容量
１、容量２、差動増幅器１、差動増幅器２と記す。ま
た、２３、２４はＮｃｈＴｒ、３３、３５はスイッチで
あり、２３、２４のＮｃｈＴｒが１系統のドライバー回
路を構成している。図２は３２〜３５のスイッチの開閉
タイミング図であり、以下図２のタイミング図に沿って
図１の回路の動作を説明する。
【００１４】まずｔ＝０において３２〜３５のスイッチ
はすべてオフしており、前記差動増幅器１、差動増幅器
２は２の入力端子と接続しておらず、２３のＮｃｈＴｒ
のゲート電極３６は、どの端子とも接続しておらず、出
力端子は不定の状態である。ｔ＝１となり３５のスイッ
チがオンするとオぺアンプ２にドライバー回路より帰還
がかかり、１７の容量にホールドされている電圧が前記
差動増幅器２のゲイン倍され５の出力端子に出力され
る。ｔ＝２となり３２のスイッチがオンすると、２の入
力端子から入力電圧が１６の容量に印加される。ｔ＝３
となり３２のスイッチがオフすると、６の接点への電荷
の入出経路がなくなり、ｔ＝３の時点での入力電圧が１
６の容量にホールドされる。このｔ＝２からｔ＝３まで
の期間Ｔ１が前記容量１のサンプリング期間となり、ｔ
＝３から次に３２のスイッチがオンするまでの期間Ｔ２
がホールド期間となる。ｔ＝４となり３５のスイッチが
オフすると、５の出力端子は不定状態となる。このｔ＝
１からｔ＝４までの期間が前記差動増幅器２、ドライバ
ー回路の出力期間Ｔ６となる。ｔ＝５となり３３のスイ
ッチがオンすると、オぺアンプ１にドライバー回路より
帰還がかかり、１６の容量にホールドされている電圧が
前記差動増幅器１のゲイン倍されて５の出力端子に出力
される。ｔ＝６となり３４のスイッチがオンすると、２
の入力端子から入力電圧が１７の容量に印加される。ｔ
＝７となり３４のスイッチがオフすると、１１の接点へ
の電荷の入出経路がなくなり、ｔ＝７の時点での入力電
圧が１７の容量にホールドされる。このｔ＝６からｔ＝
７までの期間Ｔ４が前記容量２のサンプリング期間とな
り、ｔ＝７から次に３４のスイッチがオンするまでの期
間Ｔ５がホールド期間となる。ｔ＝８となり３３のスイ
ッチがオフすると、５の出力端子は不定状態となる。こ
のｔ＝５からｔ＝８までの期間が前記差動増幅器１、ド
ライバー回路の出力期間Ｔ３となる。以上のように２つ
の容量、差動増幅器回路が交互にサンプリング動作、ホ
ールド動作を行い、１つのドライバー回路が出力動作を
行う。
はすべてオフしており、前記差動増幅器１、差動増幅器
２は２の入力端子と接続しておらず、２３のＮｃｈＴｒ
のゲート電極３６は、どの端子とも接続しておらず、出
力端子は不定の状態である。ｔ＝１となり３５のスイッ
チがオンするとオぺアンプ２にドライバー回路より帰還
がかかり、１７の容量にホールドされている電圧が前記
差動増幅器２のゲイン倍され５の出力端子に出力され
る。ｔ＝２となり３２のスイッチがオンすると、２の入
力端子から入力電圧が１６の容量に印加される。ｔ＝３
となり３２のスイッチがオフすると、６の接点への電荷
の入出経路がなくなり、ｔ＝３の時点での入力電圧が１
６の容量にホールドされる。このｔ＝２からｔ＝３まで
の期間Ｔ１が前記容量１のサンプリング期間となり、ｔ
＝３から次に３２のスイッチがオンするまでの期間Ｔ２
がホールド期間となる。ｔ＝４となり３５のスイッチが
オフすると、５の出力端子は不定状態となる。このｔ＝
１からｔ＝４までの期間が前記差動増幅器２、ドライバ
ー回路の出力期間Ｔ６となる。ｔ＝５となり３３のスイ
ッチがオンすると、オぺアンプ１にドライバー回路より
帰還がかかり、１６の容量にホールドされている電圧が
前記差動増幅器１のゲイン倍されて５の出力端子に出力
される。ｔ＝６となり３４のスイッチがオンすると、２
の入力端子から入力電圧が１７の容量に印加される。ｔ
＝７となり３４のスイッチがオフすると、１１の接点へ
の電荷の入出経路がなくなり、ｔ＝７の時点での入力電
圧が１７の容量にホールドされる。このｔ＝６からｔ＝
７までの期間Ｔ４が前記容量２のサンプリング期間とな
り、ｔ＝７から次に３４のスイッチがオンするまでの期
間Ｔ５がホールド期間となる。ｔ＝８となり３３のスイ
ッチがオフすると、５の出力端子は不定状態となる。こ
のｔ＝５からｔ＝８までの期間が前記差動増幅器１、ド
ライバー回路の出力期間Ｔ３となる。以上のように２つ
の容量、差動増幅器回路が交互にサンプリング動作、ホ
ールド動作を行い、１つのドライバー回路が出力動作を
行う。
【００１５】以上のように図４に示した従来例に比べて
回路構成が簡略化され、消費電力を減らし、同等な動作
をさせることができる。本実施例では面積において１５
％、消費電力においては３０％削減できた。
回路構成が簡略化され、消費電力を減らし、同等な動作
をさせることができる。本実施例では面積において１５
％、消費電力においては３０％削減できた。
【００１６】なお、上記の実施例においては、１８、１
９、２５、２６をＰｃｈＴｒ、２０〜２４、２７〜２９
をＮｃｈＴｒとしたが、図３に示したように４０、４
１、４５、４６をＮｃｈＴｒ、３７〜３９、４２〜４
４、４７、４８をＰｃｈＴｒとした構成としてもよい。
また１６、１７の容量をそれぞれ６、１１の接点とグラ
ンド間に接続したが、６、１１の接点と１の端子間に接
続してもよい。
９、２５、２６をＰｃｈＴｒ、２０〜２４、２７〜２９
をＮｃｈＴｒとしたが、図３に示したように４０、４
１、４５、４６をＮｃｈＴｒ、３７〜３９、４２〜４
４、４７、４８をＰｃｈＴｒとした構成としてもよい。
また１６、１７の容量をそれぞれ６、１１の接点とグラ
ンド間に接続したが、６、１１の接点と１の端子間に接
続してもよい。
【００１７】
【発明の効果】以上のように本発明は、ＭＯＳ型トラン
ジスターで構成されたサンプルホールドドライバー装置
を２系統の容量、差動増幅回路と１系統のドライバー回
路により構成することにより回路構成を簡略化し、高集
積化、低消費電力化可能とすることができる。
ジスターで構成されたサンプルホールドドライバー装置
を２系統の容量、差動増幅回路と１系統のドライバー回
路により構成することにより回路構成を簡略化し、高集
積化、低消費電力化可能とすることができる。
【図１】本発明の第１の実施例における回路構成を示し
た回路図
た回路図
【図２】図１に示したスイッチ３２〜３５の開閉タイミ
ングを示したタイミング図
ングを示したタイミング図
【図３】本発明の第２の実施例における構成を示した回
路図
路図
【図４】従来のＭＯＳ型サンプルホールドドライバー装
置における構成を示した回路図
置における構成を示した回路図
【図５】図４に示したスイッチ３２〜３５の開閉タイミ
ングを示したタイミング図
ングを示したタイミング図
１ 正の電源 ２ 入力端子 ３、４ 基準電圧 ５ 出力端子 ６〜１５、３６ 接点 １６、１７ 入力保持用容量 １８、１９、２５、２６、３７〜３９、４２〜４４、４
７、４８ ＰチャンネルＭＯＳ型トランジスター ２０〜２４、２９〜３１、４０、４１、４５、４６ Ｎ
チャンネルＭＯＳ型トランジスター ３２〜３５ スイッチ
７、４８ ＰチャンネルＭＯＳ型トランジスター ２０〜２４、２９〜３１、４０、４１、４５、４６ Ｎ
チャンネルＭＯＳ型トランジスター ３２〜３５ スイッチ
Claims (1)
- 【特許請求の範囲】 【請求項１】ＭＯＳ型トランジスターで構成された差動
増幅器と、前記差動増幅器の入力端子に接続され入力電
圧をホールドするための容量と、前記容量に特定期間だ
け入力を加えるための第１のスイッチを備えたサンプル
ホールド回路を２系統持ち、前記サンプルホールド回路
の出力に接続されたソースフォロワ回路を１系統持ち、
前記ソースフォロワ回路からの差動増幅器への帰還を交
互に切り替えるスイッチを備えたことを特徴とするＭＯ
Ｓ型サンプルホールドドライバー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171039A JPH0520890A (ja) | 1991-07-11 | 1991-07-11 | Ｍｏｓ型サンプルホールドドライバー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171039A JPH0520890A (ja) | 1991-07-11 | 1991-07-11 | Ｍｏｓ型サンプルホールドドライバー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520890A true JPH0520890A (ja) | 1993-01-29 |
Family
ID=15915959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171039A Pending JPH0520890A (ja) | 1991-07-11 | 1991-07-11 | Ｍｏｓ型サンプルホールドドライバー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520890A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076798A (ja) * | 2000-08-24 | 2002-03-15 | Texas Instr Japan Ltd | インピーダンス変換回路 |
| JP2004062162A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| JP2004062159A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
-
1991
- 1991-07-11 JP JP3171039A patent/JPH0520890A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076798A (ja) * | 2000-08-24 | 2002-03-15 | Texas Instr Japan Ltd | インピーダンス変換回路 |
| JP4530503B2 (ja) * | 2000-08-24 | 2010-08-25 | 日本テキサス・インスツルメンツ株式会社 | インピーダンス変換回路 |
| JP2004062162A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| JP2004062159A (ja) * | 2002-06-07 | 2004-02-26 | Seiko Epson Corp | 電子回路、電子装置、電気光学装置及び電子機器 |
| US7301514B2 (en) | 2002-06-07 | 2007-11-27 | Seiko Epson Corporation | Electronic circuit, electronic device, electro-optical device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128545B2 (ja) | サンプリングスイッチ | |
| JP2916505B2 (ja) | 比較回路 | |
| KR0175299B1 (ko) | Fet 비교기 회로 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
| EP0308007A2 (en) | A circuit arrangement for storing sampled analogue electrical currents | |
| US5331322A (en) | Current cell for digital-to-analog converter | |
| JP3636736B2 (ja) | 電圧記憶回路 | |
| JPS6112414B2 (ja) | ||
| US4677323A (en) | Field-effect transistor current switching circuit | |
| JPH07202651A (ja) | 低電力消耗型の比較回路 | |
| WO1985001623A1 (en) | Switched capacitor circuits | |
| US20020186054A1 (en) | Sample and hold circuit | |
| JPS61273796A (ja) | サンプルホ−ルド回路装置 | |
| JPH0520890A (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JPH06232706A (ja) | 比較器 | |
| JPH05189994A (ja) | 出力回路および半導体集積回路 | |
| JP3476446B2 (ja) | チョッパ型コンパレータ | |
| US5905397A (en) | Switching circuit and switched capacitor circuit including the switching circuit | |
| JP2638252B2 (ja) | 高速バス回路 | |
| JP3916274B2 (ja) | サンプルホールド回路 | |
| JP2553620B2 (ja) | Ｍｏｓ型サンプルホールドドライバー装置 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| JP2000132989A (ja) | トラックホールド回路 |