JPH05189994A - 出力回路および半導体集積回路 - Google Patents
出力回路および半導体集積回路Info
- Publication number
- JPH05189994A JPH05189994A JP4005858A JP585892A JPH05189994A JP H05189994 A JPH05189994 A JP H05189994A JP 4005858 A JP4005858 A JP 4005858A JP 585892 A JP585892 A JP 585892A JP H05189994 A JPH05189994 A JP H05189994A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- signal
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Semiconductor Memories (AREA)
- Liquid Crystal Display Device Control (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 出力回路のオフセット電圧を補正することに
より、出力回路ごとの出力電圧のばらつきを無くす。 【構成】 出力系の出力回路２０の他に、この出力回路
２０と同じ構成のオフセット電圧検出用出力回路１０を
設ける。出力回路２０は、このオフセット電圧検出用出
力回路１０から基準電圧Ｖref および出力電圧ＶDoutを
入力してオフセット補正を行う。また、この出力回路２
０のみを有する半導体素子に、外部回路としてのオフセ
ット電圧検出用出力回路１０から基準電圧Ｖref および
出力電圧ＶDoutを入力させる構成とすることにより、１
個のオフセット電圧検出用出力回路１０を用いて、複数
の半導体素子の各出力回路２０についてのオフセット補
正を行う。
より、出力回路ごとの出力電圧のばらつきを無くす。 【構成】 出力系の出力回路２０の他に、この出力回路
２０と同じ構成のオフセット電圧検出用出力回路１０を
設ける。出力回路２０は、このオフセット電圧検出用出
力回路１０から基準電圧Ｖref および出力電圧ＶDoutを
入力してオフセット補正を行う。また、この出力回路２
０のみを有する半導体素子に、外部回路としてのオフセ
ット電圧検出用出力回路１０から基準電圧Ｖref および
出力電圧ＶDoutを入力させる構成とすることにより、１
個のオフセット電圧検出用出力回路１０を用いて、複数
の半導体素子の各出力回路２０についてのオフセット補
正を行う。
Description
【０００１】
【産業上の利用分野】本発明は、オフセット電圧の補正
を行うことができる出力回路、および、オフセット補正
を行うことができる出力回路を備えた半導体集積回路に
関するものである。
を行うことができる出力回路、および、オフセット補正
を行うことができる出力回路を備えた半導体集積回路に
関するものである。
【０００２】
【従来の技術】従来の出力回路について、液晶パネルに
使用される駆動用ＩＣに組み込まれた出力回路を例にと
って説明する。
使用される駆動用ＩＣに組み込まれた出力回路を例にと
って説明する。
【０００３】図６に示したように、従来の出力回路６０
は、入力端子６１を介して入力した電圧信号の電位を保
持して出力するサンプルホールド回路６２と、このサン
プルホールド回路６２から入力した電圧信号を出力端子
６７に対して出力するためのオペアンプ６３とを有して
いる。このオペアンプ６３は、サンプルホールド回路６
２の出力した電圧信号を正入力６４から取り込むととも
に、負入力６５と出力６６とが短絡されており、電圧フ
ォロア回路を構成している。
は、入力端子６１を介して入力した電圧信号の電位を保
持して出力するサンプルホールド回路６２と、このサン
プルホールド回路６２から入力した電圧信号を出力端子
６７に対して出力するためのオペアンプ６３とを有して
いる。このオペアンプ６３は、サンプルホールド回路６
２の出力した電圧信号を正入力６４から取り込むととも
に、負入力６５と出力６６とが短絡されており、電圧フ
ォロア回路を構成している。
【０００４】このような出力回路は、液晶パネルの各操
作線に１個づつ接続され、かかる操作線に駆動電圧を提
供するために使用される。
作線に１個づつ接続され、かかる操作線に駆動電圧を提
供するために使用される。
【０００５】通常、１個の駆動用ＩＣには複数個の出力
回路が形成されており、また、１個の液晶パネルを駆動
させるためには複数個の駆動用ＩＣが使用される。
回路が形成されており、また、１個の液晶パネルを駆動
させるためには複数個の駆動用ＩＣが使用される。
【０００６】
【発明が解決しようとする課題】このような出力回路で
は、入力端子６１から入力された電圧信号の電圧値がサ
ンプルホールド回路６２およびオペアンプ６３内で変動
し、出力端子６７から出力される電圧信号が、入力端子
６１から入力された電圧信号に対して一定の誤差（すな
わち、オフセット電圧）Δｖを含んだものになってしま
う。
は、入力端子６１から入力された電圧信号の電圧値がサ
ンプルホールド回路６２およびオペアンプ６３内で変動
し、出力端子６７から出力される電圧信号が、入力端子
６１から入力された電圧信号に対して一定の誤差（すな
わち、オフセット電圧）Δｖを含んだものになってしま
う。
【０００７】このオフセット電圧Δｖは、同一の駆動用
ＩＣ内に設けられた出力回路によっても異なる値をとる
が、特に、駆動用ＩＣごとのばらつきが大きい。
ＩＣ内に設けられた出力回路によっても異なる値をとる
が、特に、駆動用ＩＣごとのばらつきが大きい。
【０００８】このため、液晶パネルの各操作線に供給さ
れる駆動電圧にばらつきが生じ、液晶パネルの表示画面
の明るさのむらの原因となっていた。
れる駆動電圧にばらつきが生じ、液晶パネルの表示画面
の明るさのむらの原因となっていた。
【０００９】本発明は、このような従来技術の課題に鑑
みてなされたものであり、オフセット電圧が無く、した
がって出力した電圧信号のばらつきが生じない出力回路
および半導体集積回路を提供することを目的とする。
みてなされたものであり、オフセット電圧が無く、した
がって出力した電圧信号のばらつきが生じない出力回路
および半導体集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】第１の発明に係わる出力
回路は、基準電圧を入力して保持する第１のサンプルホ
ールド回路と、この第１のサンプルホールド回路から入
力した電圧信号を出力する第１のバッファアンプと、を
有するオフセット電圧検出用出力回路と、信号電圧を入
力して保持する第２のサンプルホールド回路と、前記基
準電圧並びに前記オフセット電圧検出用出力回路の出力
電圧を入力してこれらの電位差を検出するオフセット電
圧検出手段と、このオフセット電圧検出手段から入力し
たオフセット電圧を用いて前記第２のサンプルホールド
回路から入力した信号電圧を補正する補正手段と、この
補正手段で補正された信号電圧を出力する出力手段とか
らなる第２のバッファアンプと、を有する信号電圧出力
用出力回路と、を具備することを特徴とする。
回路は、基準電圧を入力して保持する第１のサンプルホ
ールド回路と、この第１のサンプルホールド回路から入
力した電圧信号を出力する第１のバッファアンプと、を
有するオフセット電圧検出用出力回路と、信号電圧を入
力して保持する第２のサンプルホールド回路と、前記基
準電圧並びに前記オフセット電圧検出用出力回路の出力
電圧を入力してこれらの電位差を検出するオフセット電
圧検出手段と、このオフセット電圧検出手段から入力し
たオフセット電圧を用いて前記第２のサンプルホールド
回路から入力した信号電圧を補正する補正手段と、この
補正手段で補正された信号電圧を出力する出力手段とか
らなる第２のバッファアンプと、を有する信号電圧出力
用出力回路と、を具備することを特徴とする。
【００１１】第２の発明に係わる出力回路は、複数の信
号電圧出力用出力回路を１チップ内に集積形成してなる
半導体集積回路であって、この信号電圧出力用出力回路
のそれぞれが、信号電圧を入力して保持するサンプルホ
ールド回路と、オフセット電圧検出用出力回路の出力電
圧および基準電圧を入力してこれらの電位差を検出する
オフセット電圧検出手段と、このオフセット電圧検出手
段から入力したオフセット電圧を用いて前記サンプルホ
ールド回路から入力した信号電圧を補正する補正手段
と、この補正手段で補正された信号電圧を出力する出力
手段とを有するバッファアンプと、を具備することを特
徴とする。
号電圧出力用出力回路を１チップ内に集積形成してなる
半導体集積回路であって、この信号電圧出力用出力回路
のそれぞれが、信号電圧を入力して保持するサンプルホ
ールド回路と、オフセット電圧検出用出力回路の出力電
圧および基準電圧を入力してこれらの電位差を検出する
オフセット電圧検出手段と、このオフセット電圧検出手
段から入力したオフセット電圧を用いて前記サンプルホ
ールド回路から入力した信号電圧を補正する補正手段
と、この補正手段で補正された信号電圧を出力する出力
手段とを有するバッファアンプと、を具備することを特
徴とする。
【００１２】
【作用】第１の発明では、信号電圧出力用出力回路とほ
ぼ同一の構成のオフセット電圧検出用出力回路を設けた
ので、このオフセット電圧検出用出力回路に入力した基
準電圧と、このときの出力電圧とを比較することによ
り、オフセット電圧を検出することができる。さらに、
検出したオフセット電圧値を用いて信号電圧出力用出力
回路の出力信号を補正する補正手段を設けたこととによ
り、この出力信号のオフセット電圧を実質的に零にする
ことができる。
ぼ同一の構成のオフセット電圧検出用出力回路を設けた
ので、このオフセット電圧検出用出力回路に入力した基
準電圧と、このときの出力電圧とを比較することによ
り、オフセット電圧を検出することができる。さらに、
検出したオフセット電圧値を用いて信号電圧出力用出力
回路の出力信号を補正する補正手段を設けたこととによ
り、この出力信号のオフセット電圧を実質的に零にする
ことができる。
【００１３】第２の発明は、１チップの半導体集積回路
内に信号電圧出力用出力回路を複数設け、且つ、各信号
電圧出力用出力回路に、オフセット電圧検出用出力回路
の出力電圧および基準電圧を入力してオフセット電圧を
検出する手段と、この検出値に基づいて出力信号を補正
する手段とを設けたものである。このような半導体集積
回路によれば、１個のオフセット電圧検出用出力回路を
用いて、複数個の半導体集積回路に形成された各出力回
路について、出力電圧のばらつきの補正を行うことがで
き、したがって、半導体集積回路のコストを全体として
低減させることができる。
内に信号電圧出力用出力回路を複数設け、且つ、各信号
電圧出力用出力回路に、オフセット電圧検出用出力回路
の出力電圧および基準電圧を入力してオフセット電圧を
検出する手段と、この検出値に基づいて出力信号を補正
する手段とを設けたものである。このような半導体集積
回路によれば、１個のオフセット電圧検出用出力回路を
用いて、複数個の半導体集積回路に形成された各出力回
路について、出力電圧のばらつきの補正を行うことがで
き、したがって、半導体集積回路のコストを全体として
低減させることができる。
【００１４】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。
て説明する。
【００１５】（実施例１）第１の発明に係わる出力回路
の一実施例について、図１〜図３を用いて説明する。
の一実施例について、図１〜図３を用いて説明する。
【００１６】図１に本実施例に係わる出力回路を備えた
駆動用ＩＣを示すものである。
駆動用ＩＣを示すものである。
【００１７】図において、オフセット電圧検出用の出力
回路１０は、入力端子１１より、基準信号Ｖref を入力
する。入力された基準電圧Ｖref は、サンプルホールド
回路１２に取り込まれる。このサンプルホールド回路１
２の出力は、バッファアンプ１３に入力される。このと
きのバッファアンプ１３の出力電圧ＶDoutと、基準電圧
Ｖref とは、出力系の複数の出力回路２０に送られる。
回路１０は、入力端子１１より、基準信号Ｖref を入力
する。入力された基準電圧Ｖref は、サンプルホールド
回路１２に取り込まれる。このサンプルホールド回路１
２の出力は、バッファアンプ１３に入力される。このと
きのバッファアンプ１３の出力電圧ＶDoutと、基準電圧
Ｖref とは、出力系の複数の出力回路２０に送られる。
【００１８】信号電圧出力用出力回路２０は、入力端子
２１より、電圧信号Ｖinを入力する。この電圧信号Ｖin
は、サンプルホールド回路２２に取り込まれて、サンプ
リングされた状態で保持され、バッファアンプ２３の入
力信号Ｖin′となる。バッファアンプ２３は、かかる入
力信号Ｖin′と、オフセット電圧検出用の出力回路１０
から取り込んだ基準電圧Ｖref および出力電圧ＶDoutと
を入力し、この出力電圧ＶDoutと基準電圧Ｖref との電
位差Δｖ（すなわち、オフセット電圧）を検出した後、
このオフセット電圧Δｖを用いてオフセット補正を行
う。
２１より、電圧信号Ｖinを入力する。この電圧信号Ｖin
は、サンプルホールド回路２２に取り込まれて、サンプ
リングされた状態で保持され、バッファアンプ２３の入
力信号Ｖin′となる。バッファアンプ２３は、かかる入
力信号Ｖin′と、オフセット電圧検出用の出力回路１０
から取り込んだ基準電圧Ｖref および出力電圧ＶDoutと
を入力し、この出力電圧ＶDoutと基準電圧Ｖref との電
位差Δｖ（すなわち、オフセット電圧）を検出した後、
このオフセット電圧Δｖを用いてオフセット補正を行
う。
【００１９】図２に、かかる信号電圧出力用出力回路２
０の回路構成を示す。
０の回路構成を示す。
【００２０】サンプルホールド回路２２に入力された電
圧信号Ｖinのサンプリングは、トランスファゲートをな
す２個のＣＭＯＳトランジスタ３１，３２によって、ゲ
ート入力Φ，／Φにしたがって、行われる。また、サン
プリングされた信号は、コンデンサ３３に保持されて、
出力される。
圧信号Ｖinのサンプリングは、トランスファゲートをな
す２個のＣＭＯＳトランジスタ３１，３２によって、ゲ
ート入力Φ，／Φにしたがって、行われる。また、サン
プリングされた信号は、コンデンサ３３に保持されて、
出力される。
【００２１】また、バッファアンプ２３は、入力した電
圧信号Ｖref およびＶDoutからオフセット電圧Δｖを検
出するとともに、信号Ｖin′を入力した電圧フォロア回
路の出力からΔｖを差し引いた検出値を電圧信号Ｖout
として出力するために使用される。
圧信号Ｖref およびＶDoutからオフセット電圧Δｖを検
出するとともに、信号Ｖin′を入力した電圧フォロア回
路の出力からΔｖを差し引いた検出値を電圧信号Ｖout
として出力するために使用される。
【００２２】図２において、ＭＯＳ構造の電界効果トラ
ンジスタ（以下、「ＦＥＴ」）４１のゲートには基準電
圧Ｖref が、ＦＥＴ４２のゲートには出力電圧Ｖ
Doutが、ＦＥＴ４３のゲートには電圧信号Ｖin′が、Ｆ
ＥＴ４４のゲートにはバッファアンプ自体の出力した電
圧信号Ｖout が、それぞれ入力される。
ンジスタ（以下、「ＦＥＴ」）４１のゲートには基準電
圧Ｖref が、ＦＥＴ４２のゲートには出力電圧Ｖ
Doutが、ＦＥＴ４３のゲートには電圧信号Ｖin′が、Ｆ
ＥＴ４４のゲートにはバッファアンプ自体の出力した電
圧信号Ｖout が、それぞれ入力される。
【００２３】また、ＦＥＴ４５およびＦＥＴ４６はカレ
ントミラー回路を構成しており、ＦＥＴ４５のソースに
はＦＥＴ４１およびＦＥＴ４３のドレイン電流が、ＦＥ
Ｔ４６のソースにはＦＥＴ４２およびＦＥＴ４４のドレ
イン電流が、それぞれ供給される。これにより、ＦＥＴ
４１およびＦＥＴ４３のドレイン電流の和と、ＦＥＴ４
２およびＦＥＴ４４のドレイン電流の和との差に対応し
た出力Ｖout を得ることができる。
ントミラー回路を構成しており、ＦＥＴ４５のソースに
はＦＥＴ４１およびＦＥＴ４３のドレイン電流が、ＦＥ
Ｔ４６のソースにはＦＥＴ４２およびＦＥＴ４４のドレ
イン電流が、それぞれ供給される。これにより、ＦＥＴ
４１およびＦＥＴ４３のドレイン電流の和と、ＦＥＴ４
２およびＦＥＴ４４のドレイン電流の和との差に対応し
た出力Ｖout を得ることができる。
【００２４】なお、ＦＥＴ４７ａ〜４７ｃは、電源スイ
ッチ用のトランジスタであり、ＦＥＴ４８およびコンデ
ンサ４９は、信号出力のための回路を構成している。
ッチ用のトランジスタであり、ＦＥＴ４８およびコンデ
ンサ４９は、信号出力のための回路を構成している。
【００２５】このように、図２に示したバッファアンプ
２３によれば、通常の電圧フォロア回路（図６参照）の
出力からオフセット電圧Δｖを差し引いた電圧値を、つ
まり入力電圧Ｖinに等しい出力電圧Ｖout を、出力する
ことができる。
２３によれば、通常の電圧フォロア回路（図６参照）の
出力からオフセット電圧Δｖを差し引いた電圧値を、つ
まり入力電圧Ｖinに等しい出力電圧Ｖout を、出力する
ことができる。
【００２６】ここで、オフセット電圧検出用の出力回路
１０に使用されるサンプルホールド回路１２およびバッ
ファアンプ１３としては、信号電圧出力用出力回路２０
のサンプルホールド回路２２およびバッファアンプ２３
とまったく同じ回路構成のものが使用される。この場
合、バッファアンプ１３には、図１に示したように、Ｖ
Doutに代えてＶref を入力する。
１０に使用されるサンプルホールド回路１２およびバッ
ファアンプ１３としては、信号電圧出力用出力回路２０
のサンプルホールド回路２２およびバッファアンプ２３
とまったく同じ回路構成のものが使用される。この場
合、バッファアンプ１３には、図１に示したように、Ｖ
Doutに代えてＶref を入力する。
【００２７】このようにオフセット電圧検出用の出力回
路１０の回路構成を信号電圧出力用の出力回路２０の回
路構成と同一にすることにより、オフセット電圧Δｖを
高精度で検出することが可能となる。
路１０の回路構成を信号電圧出力用の出力回路２０の回
路構成と同一にすることにより、オフセット電圧Δｖを
高精度で検出することが可能となる。
【００２８】なお、サンプルホールド回路１２，２２お
よびバッファアンプ１３，２３の回路構成は、図２に示
したものに限定されるものではない。
よびバッファアンプ１３，２３の回路構成は、図２に示
したものに限定されるものではない。
【００２９】例えば、バッファアンプ１３，２３は、図
３に示したような回路構成としてもよい。かかる回路構
成によれば、電源スイッチとしてのＦＥＴ４７ａ，４７
ｂを共通化することができ（図３ではＦＥＴ４７ｄ）、
回路構成を簡単にすることができる。
３に示したような回路構成としてもよい。かかる回路構
成によれば、電源スイッチとしてのＦＥＴ４７ａ，４７
ｂを共通化することができ（図３ではＦＥＴ４７ｄ）、
回路構成を簡単にすることができる。
【００３０】また、オフセット電圧Δｖを高精度で検出
する必要がない場合には、図４に示したように、バッフ
ァアンプ１３に代えて、普通のオペアンプを用いた電圧
フォロア回路１４を使用してもよい。かかる構成によっ
ても、回路構成を簡単にすることができる。
する必要がない場合には、図４に示したように、バッフ
ァアンプ１３に代えて、普通のオペアンプを用いた電圧
フォロア回路１４を使用してもよい。かかる構成によっ
ても、回路構成を簡単にすることができる。
【００３１】（実施例２）次に、第２の発明の一実施例
について、図５を用いて説明する。
について、図５を用いて説明する。
【００３２】図５において、本実施例に係わる駆動用Ｉ
Ｃ５０は、オフセット電圧検出用の出力回路１０を有し
ておらず、信号電圧出力用の出力回路２０のみを有して
いる。そして、オフセット電圧検出用の出力回路１０を
有する他の駆動用ＩＣ５１（図１参照）から基準電圧Ｖ
ref および出力電圧ＶDoutを入力して、上述の実施例１
の場合と同様のオフセット補正を行う。
Ｃ５０は、オフセット電圧検出用の出力回路１０を有し
ておらず、信号電圧出力用の出力回路２０のみを有して
いる。そして、オフセット電圧検出用の出力回路１０を
有する他の駆動用ＩＣ５１（図１参照）から基準電圧Ｖ
ref および出力電圧ＶDoutを入力して、上述の実施例１
の場合と同様のオフセット補正を行う。
【００３３】このように、本実施例では、駆動用ＩＣ５
０内に信号電圧出力用の出力回路２０のみを備えること
とし、基準電圧Ｖref および出力電圧ＶDoutは他の駆動
用ＩＣ５１から入力したものを使用することとしたの
で、複数の駆動用ＩＣを同時に使用するときに、全体と
してのコストダウンを図ることができる。
０内に信号電圧出力用の出力回路２０のみを備えること
とし、基準電圧Ｖref および出力電圧ＶDoutは他の駆動
用ＩＣ５１から入力したものを使用することとしたの
で、複数の駆動用ＩＣを同時に使用するときに、全体と
してのコストダウンを図ることができる。
【００３４】特に、オフセット電圧Δｖの駆動用ＩＣ毎
のばらつきが小さい場合などは、本実施例の駆動用ＩＣ
５０を使用することが有効である。
のばらつきが小さい場合などは、本実施例の駆動用ＩＣ
５０を使用することが有効である。
【００３５】例えば、複数の駆動用ＩＣを用いて１台の
液晶パネルを駆動させるような場合には、上述の実施例
１で示した駆動用ＩＣ５１を１個使用し、他の駆動用Ｉ
Ｃとして本実施例の駆動用ＩＣ５０を使用することによ
り、かかる液晶パネルの制御に要するコストを低減させ
ることが可能となる。
液晶パネルを駆動させるような場合には、上述の実施例
１で示した駆動用ＩＣ５１を１個使用し、他の駆動用Ｉ
Ｃとして本実施例の駆動用ＩＣ５０を使用することによ
り、かかる液晶パネルの制御に要するコストを低減させ
ることが可能となる。
【００３６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、オフセット電圧を補正することができ、したがっ
て出力した電圧信号のばらつきが生じない出力回路およ
び半導体集積回路を安価に提供することができる。
れば、オフセット電圧を補正することができ、したがっ
て出力した電圧信号のばらつきが生じない出力回路およ
び半導体集積回路を安価に提供することができる。
【図１】第１の発明の一実施例に係わる出力回路を示す
ブロック図である。
ブロック図である。
【図２】図１に示した出力回路の電気回路図である。
【図３】図１に示した出力回路の変形例を示す電気回路
図である。
図である。
【図４】図１に示した出力回路の他の変形例を示すブロ
ック図である
ック図である
【図５】第２の発明の一実施例に係わる半導体集積回路
を示すブロック図である。
を示すブロック図である。
【図６】従来の出力回路の一構成例を示すブロック図で
ある。
ある。
１０ オフセット電圧検出用の出力回路 ２０ 信号電圧出力用の出力回路 １１，２１ 入力端子 １２，２２ サンプルホールド回路 １３，２３ バッファアンプ
Claims (2)
- 【請求項１】基準電圧を入力して保持する第１のサンプ
ルホールド回路と、 この第１のサンプルホールド回路から入力した電圧信号
を出力する第１のバッファアンプと、 を有するオフセット電圧検出用出力回路と、 信号電圧を入力して保持する第２のサンプルホールド回
路と、 前記基準電圧並びに前記オフセット電圧検出用出力回路
の出力電圧を入力してこれらの電位差を検出するオフセ
ット電圧検出手段と、このオフセット電圧検出手段から
入力したオフセット電圧を用いて前記第２のサンプルホ
ールド回路から入力した信号電圧を補正する補正手段
と、この補正手段で補正された信号電圧を出力する出力
手段とからなる第２のバッファアンプと、 を有する信号電圧出力用出力回路と、 を具備することを特徴とする出力回路。 - 【請求項２】複数の信号電圧出力用出力回路を１チップ
内に集積形成してなる半導体集積回路であって、この信
号電圧出力用出力回路のそれぞれが、 信号電圧を入力して保持するサンプルホールド回路と、 オフセット電圧検出用出力回路の出力電圧および基準電
圧を入力してこれらの電位差を検出するオフセット電圧
検出手段と、このオフセット電圧検出手段から入力した
オフセット電圧を用いて前記サンプルホールド回路から
入力した信号電圧を補正する補正手段と、この補正手段
で補正された信号電圧を出力する出力手段とを有するバ
ッファアンプと、 を具備することを特徴とする半導体集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005858A JP2777302B2 (ja) | 1992-01-16 | 1992-01-16 | オフセット検出回路、出力回路および半導体集積回路 |
| DE69325472T DE69325472T2 (de) | 1992-01-16 | 1993-01-15 | Ausgangsschaltung mit Offset-Erfassung |
| EP93100556A EP0551910B1 (en) | 1992-01-16 | 1993-01-15 | Output circuit with offset detection |
| US08/005,138 US5396123A (en) | 1992-01-16 | 1993-01-15 | Offset detecting circuit and output circuit and integrated circuit including the output circuit |
| KR1019930000480A KR960003371B1 (ko) | 1992-01-16 | 1993-01-15 | 출력 회로 및 반도체 집적 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005858A JP2777302B2 (ja) | 1992-01-16 | 1992-01-16 | オフセット検出回路、出力回路および半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05189994A true JPH05189994A (ja) | 1993-07-30 |
| JP2777302B2 JP2777302B2 (ja) | 1998-07-16 |
Family
ID=11622678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005858A Expired - Fee Related JP2777302B2 (ja) | 1992-01-16 | 1992-01-16 | オフセット検出回路、出力回路および半導体集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5396123A (ja) |
| EP (1) | EP0551910B1 (ja) |
| JP (1) | JP2777302B2 (ja) |
| KR (1) | KR960003371B1 (ja) |
| DE (1) | DE69325472T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999017296A1 (en) * | 1997-09-29 | 1999-04-08 | Matsushita Electric Industrial Co., Ltd. | Analog memory and image processing system |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625373A (en) * | 1994-07-14 | 1997-04-29 | Honeywell Inc. | Flat panel convergence circuit |
| DE69533982T2 (de) * | 1994-11-21 | 2006-01-05 | Seiko Epson Corp. | Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren |
| JPH08286642A (ja) * | 1995-04-11 | 1996-11-01 | Sony Corp | 表示装置 |
| WO1998048317A1 (fr) | 1997-04-18 | 1998-10-29 | Seiko Epson Corporation | Circuit et procede d'attaque d'un dispositif electro-optique, dispositif electro-optique et equipement electronique obtenu a l'aide dudit dispositif |
| US6175254B1 (en) * | 1999-01-29 | 2001-01-16 | Rochester Microsystems, Inc. | System for compensating a signal for an offset from a reference level |
| DE10004996C2 (de) * | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
| KR101100884B1 (ko) * | 2004-11-08 | 2012-01-02 | 삼성전자주식회사 | 표시 장치 및 표시 장치용 구동 장치 |
| US7075346B1 (en) * | 2004-11-12 | 2006-07-11 | National Semiconductor Corporation | Synchronized frequency multiplier for multiple phase PWM control switching regulator without using a phase locked loop |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126457A (ja) * | 1974-08-30 | 1976-03-04 | Yamatake Honeywell Co Ltd | |
| JPS5158043A (ja) * | 1974-11-16 | 1976-05-21 | Tokyo Broadcasting Syst | |
| JPH01144299A (ja) * | 1987-11-30 | 1989-06-06 | Toshiba Corp | サンプル・ホールド回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3049671A1 (en) * | 1979-09-27 | 1982-02-25 | American Micro Syst | Sample and hold circuit with offset cancellation |
| JPH02152098A (ja) * | 1988-12-02 | 1990-06-12 | Hitachi Ltd | サンプルホールド回路 |
| JPH03129974A (ja) * | 1989-10-13 | 1991-06-03 | Ricoh Co Ltd | オフセット電圧低減回路 |
-
1992
- 1992-01-16 JP JP4005858A patent/JP2777302B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-15 US US08/005,138 patent/US5396123A/en not_active Expired - Lifetime
- 1993-01-15 EP EP93100556A patent/EP0551910B1/en not_active Expired - Lifetime
- 1993-01-15 DE DE69325472T patent/DE69325472T2/de not_active Expired - Fee Related
- 1993-01-15 KR KR1019930000480A patent/KR960003371B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126457A (ja) * | 1974-08-30 | 1976-03-04 | Yamatake Honeywell Co Ltd | |
| JPS5158043A (ja) * | 1974-11-16 | 1976-05-21 | Tokyo Broadcasting Syst | |
| JPH01144299A (ja) * | 1987-11-30 | 1989-06-06 | Toshiba Corp | サンプル・ホールド回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999017296A1 (en) * | 1997-09-29 | 1999-04-08 | Matsushita Electric Industrial Co., Ltd. | Analog memory and image processing system |
| US6559895B1 (en) * | 1997-09-29 | 2003-05-06 | Matsushita Electric Industrial Co., Ltd. | Analog memory and image processing system for reducing fixed pattern noise |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0551910A2 (en) | 1993-07-21 |
| EP0551910B1 (en) | 1999-06-30 |
| KR960003371B1 (ko) | 1996-03-09 |
| DE69325472T2 (de) | 1999-11-18 |
| EP0551910A3 (en) | 1995-08-30 |
| DE69325472D1 (de) | 1999-08-05 |
| KR930017306A (ko) | 1993-08-30 |
| JP2777302B2 (ja) | 1998-07-16 |
| US5396123A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358946B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| JP4526949B2 (ja) | 赤外検出器用読出し回路 | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| KR0175299B1 (ko) | Fet 비교기 회로 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JP3801112B2 (ja) | 画像読取信号処理装置 | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| JPH08307212A (ja) | スイッチキャパシタインタフェース回路 | |
| US20090167666A1 (en) | LCD Driver IC and Method for Operating the Same | |
| JPH06232706A (ja) | 比較器 | |
| JPH043520A (ja) | 比較回路 | |
| US5164616A (en) | Integrated sample and hold circuit with feedback circuit to increase storage time | |
| US5872484A (en) | High performance current output amplifier for CCD image sensors | |
| JP3979720B2 (ja) | サンプルアンドホールド回路 | |
| US7139026B2 (en) | Imaging device with suppressed inter-column variations | |
| JP3916274B2 (ja) | サンプルホールド回路 | |
| JP3701037B2 (ja) | サンプル・ホールド回路 | |
| JP4039737B2 (ja) | 増幅器及びサンプルアンドホールド回路 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JP2003134303A (ja) | 画像読取信号処理装置 | |
| JP2534717B2 (ja) | クランプ回路 | |
| JPS61288608A (ja) | 差動増幅器 | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JPH0198196A (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |