JP4039737B2 - 増幅器及びサンプルアンドホールド回路 - Google Patents
増幅器及びサンプルアンドホールド回路 Download PDFInfo
- Publication number
- JP4039737B2 JP4039737B2 JP15117798A JP15117798A JP4039737B2 JP 4039737 B2 JP4039737 B2 JP 4039737B2 JP 15117798 A JP15117798 A JP 15117798A JP 15117798 A JP15117798 A JP 15117798A JP 4039737 B2 JP4039737 B2 JP 4039737B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- amplifier circuit
- sub
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、増幅器及びサンプルアンドホールド回路に関し、特に、入出力回路に多用されるサンプルホールド回路の改善に関する。
【０００２】
【従来の技術】
従来より、時間とともに変化しているアナログ信号のある時点の電圧を保持するために、サンプルアンドホールド回路が用いられている。
図３において符号１００は、従来技術のサンプルアンドホールド回路であり、前段のアナログ信号出力回路１８１と、後段の信号処理回路、例えばＡ／Ｄコンバータ１８２との間に配置されている。
【０００３】
このサンプルアンドホールド回路１００は、サンプリングスイッチ１１１、１１２と、入力切換スイッチ１１３、１１４と、コンデンサ１２１、１２２とを２個ずつ有し、オペアンプ１１０を１個有している。
【０００４】
オペアンプ１１０は、非反転入力端子Ｔ111と反転入力端子Ｔ112と出力端子Ｔ113とを有し、反転入力端子Ｔ112は出力端子Ｔ113に接続され、出力端子Ｔ113はサンプルアンドホールド回路１００の出力端子Ｔ102に接続されている。
【０００５】
またコンデンサ１２１、１２２の一端はともに接地電位Ｖssに接続されており、各コンデンサ１２１、１２２の他端と、アナログ信号出力回路１８１の出力端子Ｔ101との間には、サンプリングスイッチ１１１、１１２がそれぞれ接続されている。また、各コンデンサ１２１、１２２の他端と、非反転入力端子Ｔ111との間には、入力切換スイッチ１１３、１１４がそれぞれ接続されている。
【０００６】
このようなサンプルアンドホールド回路１００は、その動作にあたって下記のようなＡ相、Ｂ相なる２つの状態を有するものとする。
Ａ相は、サンプリングスイッチ１１１と入力切換スイッチ１１４と（一方の組）がオン状態にあり、サンプリングスイッチ１１２と入力切換スイッチ１１３と（他方の組）がオフ状態にあり、一方のコンデンサ１２１がアナログ信号出力回路１８１の出力端子Ｔ101と接続され、かつ他方のコンデンサ１２２が非反転入力端子Ｔ111に接続されている状態である。
【０００７】
このＡ相では出力端子Ｔ101に接続されたコンデンサ１２１が充電される。他方、非反転入力端子Ｔ111に接続されたコンデンサ１２２の電圧が、非反転入力端子Ｔ111からオペアンプ１１０に入力される。オペアンプ１１０の反転入力端子Ｔ112は出力端子Ｔ113に接続されており、オペアンプ１１０はボルテージフォロワ動作をしているので、出力端子Ｔ113(出力端子Ｔ102)からは、非反転入力端子Ｔ111に入力される電圧が出力されて、Ａ／Ｄコンバータ１８２に入力される。
【０００８】
このとき、非反転入力端子Ｔ111に接続されたコンデンサ１２２は、アナログ信号出力回路１８１とは切り離されており、非反転入力端子Ｔ111に入力される後述のアナログ信号Ｖinbは、刻々と変化するアナログ信号Ｖinとは無関係に、一定電圧を維持する。
【０００９】
これに対し、Ｂ相は、Ａ相とは逆のコンデンサが非反転入力端子Ｔ111、出力端子Ｔ101に接続された状態であり、Ａ相でオン状態であったサンプリングスイッチ１１１と入力切換スイッチ１１４とがオフ状態、Ａ相でオフ状態であったサンプリングスイッチ１１２と入力切換スイッチ１１３がオン状態にある場合である。
【００１０】
このＢ相でも、出力端子Ｔ101に接続されたコンデンサ１２２が充電され、非反転入力端子Ｔ111に接続されたコンデンサ１２１の電圧が、非反転入力端子Ｔ111からオペアンプ１１０に入力される。Ｂ相においてもオペアンプ１１０はボルテージフォロワ動作をしているので、出力端子Ｔ113(出力端子Ｔ102)からは非反転入力端子Ｔ111に接続されたコンデンサ１２１の電圧がＡ／Ｄコンバータ１８２に入力される。このときも、非反転入力端子Ｔ111に接続されたコンデンサ１２１は、一定電圧を維持する。
【００１１】
図３に示すサンプルアンドホールド回路１００は、上記のＡ相とＢ相とを交互に繰り返すように動作しており、Ａ相で一方のコンデンサ１２１を充電している間に、他方のコンデンサ１２２の電圧を出力し、Ｂ相でそのコンデンサ１２２を充電している間に、Ａ相で充電したコンデンサ１２１の電圧を出力することができる。
【００１２】
しかしながら、上記のサンプルアンドホールド回路１００では、Ａ相とＢ相との間が切り換わる時に、非反転入力端子Ｔ111に接続されるコンデンサ１２１、１２２が切り換わるために、各コンデンサ１２１、１２２が異なる電圧で充電されている場合、オペアンプ１１０内部で非反転入力端子Ｔ111に接続された入力トランジスタの入力端子の電位が振られてしまう。
【００１３】
電位が振られる際に、コンデンサ１２１又は１２２と、オペアンプ１１０内部の寄生容量との間で充放電がなされ、その結果、コンデンサ１２１、１２２の電圧が変化し、オペアンプ１１０から正確な電圧が出力されなくなってしまう。
【００１４】
そこで、このような不具合を解決すべく、２つのオペアンプ１３１、１３２を用いた図４に示すようなサンプルアンドホールド回路が考えられている。
図４で符号１０１はサンプルアンドホールド回路であり、アナログ信号出力回路１８３と、後段のＡ／Ｄコンバータ１８４との間に配置されている。
【００１５】
このサンプルホールド回路１０１は、サンプリングスイッチ１４１、１４２と、入力切換スイッチ１４３、１４４と、コンデンサ１５１、１５２と、オペアンプ１３１、１３２とを２個ずつ有している。
【００１６】
このサンプルホールド回路１０１は、各サンプリングスイッチ１４１、１４２がアナログ信号出力回路１８３の出力端子Ｔ200と、２個のコンデンサ１５１、１５２の一端との間にそれぞれ接続されており、また、各コンデンサ１５１、１５２の他端は接地されている。それらの構成は図３のサンプルアンドホールド回路１００と同じであるが、このサンプルアンドホールド回路１０１では、各オペアンプ１３１、１３２の非反転入力端子Ｔ211、Ｔ214には、各コンデンサ１２１、１２２の一端が直結されており、他方、それらの出力端子Ｔ213、Ｔ216は、それぞれ入力切換スイッチ１４３、１４４を介して、サンプルアンドホールド回路１０１全体の出力端子Ｔ201に接続されている。
【００１７】
その動作については図３のサンプルホールド回路１００と同様であって、前述のようなＡ相、Ｂ相の２つの状態を有し、Ａ相では一方のコンデンサ１５１がアナログ信号出力回路１８３の出力端子Ｔ200と接続されてこのコンデンサ１５１に充電がなされている間に、他方のコンデンサ１５２が出力端子Ｔ200と切り離された状態で、その電圧がオペアンプ１３２に入力され、サンプルアンドホールド回路１０１の出力端子Ｔ201から出力されるように動作する。
【００１８】
他方、Ｂ相では、Ａ相で充電されていたコンデンサ１５１が出力端子Ｔ200と切り離され、コンデンサ１５１の電圧が、ボルテージフォロワ動作をするオペアンプ１３１を介して出力端子Ｔ201から出力されるとともに、Ａ相で出力端子Ｔ200と切り離されていたコンデンサ１５２が出力端子Ｔ200と接続されて充電がなされるように動作する。そして、上記のＡ相とＢ相とを交互に繰り返すように動作することにより、Ａ相で一方のコンデンサ１５１を充電している間に、他方のコンデンサ１５２の電圧を出力し、Ｂ相では、逆にそのコンデンサ１５２を充電している間に、Ａ相で充電したコンデンサ１５１の電圧を出力することができる。
【００１９】
かかるサンプルアンドホールド回路１０１では、各非反転入力端子Ｔ211、Ｔ214が、常時コンデンサ１５１、１５２のそれぞれに接続されているので、Ａ相とＢ相との間が切り換わる時でも、非反転入力端子Ｔ211、Ｔ214に接続されるコンデンサ１５１、１５２が切り換わることはないため、非反転入力端子Ｔ211、Ｔ214に接続された入力トランジスタの入力端子の電位も振られない。従って、電位が振られることで生じる図３のサンプルアンドホールド回路１００で生じていた不具合を防止できる。
【００２０】
しかしながら、図４のサンプルアンドホールド回路１０１では、２個のオペアンプ１３１、１３２を必要とするので、回路サイズが大きくなって半導体チップの面積が増大してしまい、また、消費電流が増大してしまうという問題がある。
【００２１】
【発明が解決しようとする課題】
本発明は、このような従来の技術の課題を解決するために創作されたものであり、その目的は、サンプルホールドの精度が高く、かつ素子数や消費電力が少なくなるサンプルアンドホールド回路を提供することにある。
【００２２】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１の入力端子に接続されている第１の副増幅回路と、第２の入力端子に接続されている第２の副増幅回路と、第３の入力端子に接続されている主増幅回路と、上記第１及び第２の副増幅回路と上記主増幅回路との間に配置されている切換回路と、を有し、上記切換回路の切り換え動作により上記第１の副増幅回路と上記主増幅回路又は上記第２の副増幅回路と上記主増幅回路とにより差動増幅回路が構成される増幅器であって、上記各増幅回路は入力トランジスタと当該入力トランジスタの負荷トランジスタとをそれぞれ有し、上記切換回路の切り換え動作により上記主増幅回路の負荷トランジスタと上記第１の副増幅回路の負荷トランジスタ又は上記第２の副増幅回路の負荷トランジスタとでカレントミラー回路が構成され、上記第１又は第２の副増幅回路の負荷トランジスタは、上記切換回路の切り換え動作により、上記主増幅回路の負荷トランジスタとカレントミラー回路を構成しない場合にはダイオード接続となるように構成されている増幅器である。
【００２３】
請求項２記載の発明は、請求項１に記載の増幅器であって、出力端子に接続された増幅回路を更に有し、上記切換回路の切り換え動作により上記第１の副増幅回路又は上記第２の副増幅回路と上記増幅回路とが接続される。
【００２４】
請求項３記載の発明は、請求項２に記載の増幅器であって、上記第１又は第２の入力端子が上記差動増幅回路の非反転入力端子として機能し、上記第３の入力端子が上記差動増幅回路の反転入力端子として機能する。
【００２５】
請求項４記載の発明は、請求項１、２又は３に記載の増幅器であって、上記第１及び第２の副増幅回路、並びに上記主増幅回路のそれぞれが電流源を有する。
【００２６】
請求項５記載の発明は、請求項１、２、３又は４に規定された増幅器と、上記第１の入力端子に接続された第１のコンデンサと、上記第２の入力端子に接続された第２のコンデンサとを有するサンプルアンドホールド回路である。
【００２７】
本発明の増幅器は、切換回路により、主増幅回路は第１又は第２の副増幅回路のいずれか一方と差動増幅回路を構成できるように構成されており、例えば、第１の副増幅回路と主増幅回路とで差動増幅回路を構成して所定の差動増幅動作を行ったのちに、第２の副増幅回路と主増幅回路とで差動増幅回路を構成して所定の差動増幅動作を行うというように、２種類の差動増幅動作を行うことができる。
【００２８】
一般に、差動増幅回路は、電圧増幅回路等で構成された２つの増幅回路が対になることにより構成されるため、２種類の差動増幅動作をするために２つの差動増幅回路を設けると合計４個の増幅回路が必要となるが、本発明の増幅器では、３個の増幅回路で２種類の差動増幅動作を行うことができるので、増幅回路を１個減らすことができる。従って、回路構成に必要な素子数を少なくし、回路の形成面積を小さくすることができる。
【００２９】
また、増幅回路が１個減ることにより、増幅回路の駆動に必要な電流（特に差動増幅回路を構成する場合には一定電流）の消費も減るので、消費電力の低減が可能になる。
【００３０】
さらに、切換回路により、差動増幅回路の後段に、例えば電流増幅回路等のような増幅回路を接続できる構成としてもよく、第１又は第２の入力端子が非反転入力端子として機能し、第３の入力端子が反転入力端子として機能するようにし、さらに出力端子が主増幅回路(第３の入力端子)に対して帰還するように構成して、２入力のボルテージフォロワ動作をするようにしてもよい。
【００３１】
また、差動増幅回路の一対の負荷をトランジスタで構成する場合(以下、このトランジスタを負荷トランジスタと称する)、一方の負荷トランジスタをダイオード接続にし、他方の負荷トランジスタとともにカレントミラー回路を構成させて一対の入力トランジスタにそれぞれ接続させるのが一般的であるが、本発明のように、各負荷トランジスタの入出力端子(例えばＭＯＳトランジスタの場合はゲート端子とソース端子、バイポーラトランジスタの場合はベース端子とコレクタ端子)の間にそれぞれスイッチを設けておくなどして、入出力端子間を短絡させられるようにしておくと、一方の負荷トランジスタを短絡し、他方の負荷トランジスタを短絡しないようにすることができる。
【００３２】
このようにすると、短絡された側の負荷トランジスタはダイオード接続に、短絡されない側の負荷トランジスタは非ダイオード接続になるので、これらの負荷トランジスタを対にすることで、差動増幅回路の負荷として一般的に用いられるカレントミラー回路を構成することができる。
【００３３】
さらに、第１、第２の副増幅回路においては、負荷トランジスタをダイオード接続にも非ダイオード接続にもできるように構成されており、各々には定電流が供給されるように構成されているので、差動増幅回路を構成しない側の副増幅回路（例えば第１の副増幅回路と主増幅回路とが差動増幅回路を構成しているときには第２の副増幅回路）の負荷トランジスタをダイオード接続にすることにより、ダイオード接続にされた負荷トランジスタを負荷とする入力トランジスタに定電流を流し続けることができる。
【００３４】
差動増幅回路の動作中に、差動増幅回路を構成しない側の副増幅回路に一定電流が供給されていないときには、その後この電圧増幅回路が主増幅回路と対になって差動増幅回路を構成する動作に切り替わる時に、急激に電流が電圧増幅回路内に流れて、回路内の各動作点における電位が急激に変動して動作が不安定になり、出力電位が変動するという不具合が生じることがあり得るが、本発明の増幅器では、上述のように差動増幅回路を構成しない側の副増幅回路にも定電流を供給することで、かかる副増幅回路内の電位状態を、差動増幅回路を構成している副増幅回路とほぼ同等の電位状態とすることができる。
【００３５】
従って、差動増幅動作の切り換え時に電位変動が生じ、切り換え後に構成された差動増幅回路の内部電位が不安定になることを防止することができる。
さらに、本発明のサンプルアンドホールド回路は、本発明の増幅器と、第１の入力端子に接続された第１のコンデンサと、第２の入力端子に接続された第２のコンデンサとを有する。
【００３６】
このため、第１の副増幅回路と主増幅回路とで差動増幅回路を構成し、負帰還をかけた時には、第１のコンデンサに現れる電圧を増幅して出力し（第１のホールド動作）、これとともにアナログ信号によって第２のコンデンサに充電（第１のサンプリング動作）することができる。
【００３７】
又、第２の副増幅回路と主増幅回路とで差動増幅回路を構成し、負帰還をかけた時には、第２のコンデンサに現れる電圧を増幅して出力し（第２のホールド動作）、これとともにアナログ信号によって第１のコンデンサに充電（第２のサンプリング動作）することができるので、２個のコンデンサについて、一方のコンデンサについてサンプリング動作を行なっている間に他方のコンデンサについてホールド動作を行なうことができるので、交互にサンプリング動作、ホールド動作を繰り返すことにより、ホールド動作を連続的に行うことができる。
また、本発明の増幅器を用いることにより、２個の差動増幅回路を用いた場合よりも消費電力を少なくでき、回路面積を小さくすることができる。
【００３８】
【発明の実施の形態】
以下、本実施形態のサンプルアンドホールド回路について説明する。
【００３９】
図１(ａ)において、符号１は液晶表示装置に用いられるサンプルアンドホールド回路である。サンプルアンドホールド回路１の前段には、アナログ信号出力回路８１が接続され、後段には、Ａ／Ｄコンバータ８２が接続されている。
【００４０】
サンプルアンドホールド回路１は、増幅器７０と、出力端子Ｔ0とを１個ずつ有し、サンプリングスイッチ３１、３２と、コンデンサ５１、５２とを２個ずつ有している。
【００４１】
アナログ信号出力回路８１は、その出力に出力端子Ｔ1を有する。この出力端子Ｔ1と、一端がともに接地電位Ｖssに接続されたコンデンサ５１、５２の他端との間には、サンプリングスイッチ３１、３２がそれぞれ接続されている。
【００４２】
そしてこれらのサンプリングスイッチ３１、３２は、いずれか一方がオンすることにより、オンした側のサンプリングスイッチ３１、３２に接続されたコンデンサ５１、５２を、アナログ信号出力回路８１が出力する電圧で充電できるように構成されている。
【００４３】
増幅器７０は、第１、第２の入力端子Ｔ11、Ｔ12と、第１、第２の副増幅回路１１、１２と、主増幅回路１３と、電流増幅回路１４(後段の回路)と、定電流回路６１〜６３と、切換回路１５と、出力端子Ｔ0とを有している。
【００４４】
第１、第２の副増幅回路１１、１２と主増幅回路１３とは、ｐチャネルＭＯＳトランジスタからなる入力トランジスタ２１、２３、２５をそれぞれ１個ずつ有している。また、第１、第２の副増幅回路１１、１２と主増幅回路１３とは、ｎチャネルＭＯＳトランジスタからなる負荷トランジスタ２２、２４、２６をそれぞれ１個ずつ有している。入力トランジスタ２１、２３、２５のそれぞれには、ｎチャネルＭＯＳトランジスタからなる負荷トランジスタ２２、２４、２６がそれぞれ直列接続されている。
【００４５】
第１、第２の副増幅回路１１、１２の入力トランジスタ２１、２３のゲートは、それぞれ第１、第２の入力端子Ｔ11、Ｔ12に接続されており、第１、第２の入力端子Ｔ11、Ｔ12は、コンデンサ５１、５２にそれぞれ接続されている。そして、各コンデンサ５１、５２の電圧が、常時第１、第２の副増幅回路１１、１２の入力トランジスタ２１、２３のゲートに入力されるように構成されている。
【００４６】
これらの各入力トランジスタ２１、２３、２５のソースは、定電流回路６１、６２、６３にそれぞれ接続されている。そして、各定電流回路６１、６２、６３から入力トランジスタ２１、２３、２５のソースへと定電流が供給されることにより、第１、第２の入力端子Ｔ11、Ｔ12及び出力端子Ｔ0の電圧を、それぞれ電圧増幅するように構成されている。
【００４７】
さらに、主増幅回路１３の入力トランジスタ２５のゲートは、出力端子Ｔ0に接続されており、出力端子Ｔ0からの出力される電圧が、主増幅回路１３に帰還されるように構成されている。
【００４８】
また、短絡スイッチ４１、４２は、第１、第２の副増幅回路１１、１２の負荷トランジスタ２２、２４のドレイン−ゲート間にそれぞれ接続されており、短絡スイッチ４１、４２をオン状態にすることにより、負荷トランジスタ２２、２４のそれぞれをダイオード接続して、負荷トランジスタ２２、２４のそれぞれに電流を流すことができるように構成されている。主増幅回路１３にはこのような短絡スイッチは設けられていないが、主増幅回路１３の負荷トランジスタ２６のドレイン−ゲート間は常時短絡され、ダイオード接続になっている。
【００４９】
電流増幅回路１４は、定電流回路６４と、これに直列接続されているｎチャネルＭＯＳトランジスタからなる出力トランジスタ２７とを有している。この出力トランジスタ２７は、定電流回路６４から供給される定電流によって動作し、ゲートに入力される電圧を電流増幅して出力端子Ｔ0からＡ／Ｄコンバータ８２に出力できるように構成されている。
【００５０】
切換回路１５は、アナログスイッチ等で構成される負荷接続スイッチ４３、４４と、入力接続スイッチ４５、４６と、出力接続スイッチ４７、４８とを２個ずつ有し、不図示の外部信号によってそれぞれがオン／オフするように構成されている。
【００５１】
負荷接続スイッチ４３、４４は、負荷トランジスタ２２、２４のゲートと、負荷トランジスタ２６のゲートとの間にそれぞれ接続されており、負荷トランジスタ２２、２４のいずれか一方のゲートを主増幅回路１３の負荷トランジスタ２６のゲートに接続するように構成されている。
【００５２】
入力接続スイッチ４５、４６は、入力トランジスタ２１、２３のソースと、入力トランジスタ２５のソースとの間にそれぞれ接続されており、入力トランジスタ２１、２３のいずれか一方のソースを入力トランジスタ２５のソースに接続するように構成されている。
【００５３】
出力接続スイッチ４７、４８は、入力トランジスタ２１、２３のドレインと、出力トランジスタ２７のゲートとの間にそれぞれ接続されており、入力トランジスタ２１、２３のいずれか一方のドレインを出力トランジスタ２７のゲートに接続するように構成されている。
【００５４】
上記のスイッチ４１〜４８のうち、短絡スイッチ４１、４２、負荷接続スイッチ４３、４４はともにｎチャネルＭＯＳトランジスタから構成され、入力接続スイッチ４５、４６はともにｐチャネルＭＯＳトランジスタから構成される。また、２個の出力接続スイッチ４７、４８はＣＭＯＳ回路により構成されている。これらのスイッチ４１〜４８のサイズは、いずれもオペアンプを構成するトランジスタのサイズと比べて充分に小さい。
【００５５】
サンプルアンドホールド回路１の出力端子Ｔ0は、Ａ／Ｄコンバータ８２の入力に接続されている。そして、出力端子Ｔoから出力された信号は、Ａ／Ｄコンバータ８２に入力され、該Ａ／Ｄコンバータ８２によってディジタル信号に変換され、そのディジタル信号により、液晶表示パネルが駆動されるように構成されている。
【００５６】
図１(ａ)に示す本実施形態のサンプルアンドホールド回路１は、アナログ信号８１から出力されるアナログ信号ＶinをサンプルホールドしてＡ／Ｄコンバータ８２に出力するにあたって、図２(ａ)に示すような接続状態のＡ相と、図２(ｂ)に示すような接続状態のＢ相の２つの状態があるものとする。
【００５７】
Ａ相では、サンプリングスイッチ３１と短絡スイッチ４１とがオン状態であり、サンプリングスイッチ３２と短絡スイッチ４２とがオフ状態になっている。また、切換回路１５内では、負荷接続スイッチ４３、入力接続スイッチ４５、出力接続スイッチ４８がオン状態になり、他方の負荷接続スイッチ４４、入力接続スイッチ４６、出力接続スイッチ４７がオフ状態になっている。
【００５８】
このように各スイッチのオン／オフ状態を規定することで、第１の入力端子Ｔ11が出力端子Ｔ1に接続されており、第２の入力端子Ｔ12がアナログ信号出力回路８１の出力端子Ｔ1から切り離されている。そして、第１の副増幅回路１１に設けられた負荷トランジスタ２２はダイオード接続されており、第２の副増幅回路１２に設けられた負荷トランジスタ２４は非ダイオード接続されている。
【００５９】
また、第２の副増幅回路１２に設けられた入力トランジスタ２３のソースと、主増幅回路１３の入力トランジスタ２５のソースとは接続されており、第２の副増幅回路１２に設けられた負荷トランジスタ２４のゲートと、主増幅回路１３の負荷トランジスタ２６のゲートとは接続されている。
【００６０】
さらに、第２の副増幅回路１２に設けられた負荷トランジスタ２４のドレインと、出力トランジスタ２７のゲートとが接続されている。
このときは、第２の副増幅回路１２と、主増幅回路１３と、電流増幅回路１４によって、符号７１で示すオペアンプが構成されることになる。
【００６１】
ここで、第２の副増幅回路１２に信号を入力した場合、入力トランジスタ２３によって反転された後に、出力トランジスタ２７によって再度反転されて出力端子Ｔoから出力される。従って、第２の副増幅回路１２に入力される信号は、同極性で出力されるので、第２の副増幅回路１２側が非反転入力となり、主増幅回路１３側が反転入力になる。
【００６２】
このように反転入力側には負帰還がかけられており、オペアンプ７１はボルテージフォロワ動作をしている。従って、Ａ相では、第２の副増幅回路１２に接続されたコンデンサ５２の電圧がオペアンプ７１から出力され、後段のＡ／Ｄコンバータ８２へと出力される。
【００６３】
このとき、第２の副増幅回路１２側は、アナログ信号出力回路８１から切り離されているので、アナログ信号Ｖinが変動しても、オペアンプ７１から出力される電圧は、一定電圧を保持する(Ａ相でのホールド動作)。
【００６４】
他方、第１の副増幅回路１１側では、その入力トランジスタ２１のゲートに接続されたコンデンサ５１は、アナログ信号出力回路８１の出力端子Ｔ1に接続されているので、Ａ相ではそのコンデンサ５１がアナログ信号出力回路８１の出力電圧で充電される(Ａ相でのサンプル動作)。
【００６５】
このとき、第１の副増幅回路１１は差動増幅回路を構成していないが、この第１の副増幅回路１１の負荷トランジスタ２２はダイオード接続されており、第１の副増幅回路１１に設けられた入力トランジスタ２１には、定電流回路６１から供給される一定電流が流れている。この一定電流は、第２の副増幅回路１２や主増幅回路１３に供給されるのとほぼ同じ大きさの電流である。
【００６６】
以上ではＡ相について説明したが、以下でもう一つの状態であるＢ相について説明する。このＢ相は、図２(ｂ)に示すように、第１、第２の入力端子Ｔ11、Ｔ12がそれぞれコンデンサ５１、５２に接続された状態にある点や、出力端子Ｔ0がＡ／Ｄコンバータ８２に直結された状態である点ではＡ相と同じ接続状態であるが、このＢ相では、Ａ相でオン状態にあったサンプリングスイッチ３１と短絡スイッチ４１とをオフ状態にし、Ａ相でオフ状態にあったサンプリングスイッチ３２と短絡スイッチ４２とをオン状態にしている。
【００６７】
そして、Ａ相でオン状態にあった負荷接続スイッチ４３、入力接続スイッチ４５、出力接続スイッチ４８がオフ状態になり、Ａ相でオフ状態にあった負荷接続スイッチ４４、入力接続スイッチ４６、出力接続スイッチ４７がオン状態になっている。
【００６８】
すなわち、Ａ相でアナログ信号出力回路８１の出力端子Ｔ1に接続されていなかったコンデンサ５２が出力端子Ｔ1に接続されており、Ａ相で出力端子Ｔ1に接続されていたコンデンサ５１が出力端子Ｔ1から切り離されている。
【００６９】
また、第２の副増幅回路１１が主増幅回路１３から切り離されており、第１の副増幅回路１１と主増幅回路１３とが接続されているとともに第１の副増幅回路１１が電流増幅回路１４に接続されている。
【００７０】
さらに、ダイオード接続していた第１の副増幅回路１１の負荷トランジスタ２２が非ダイオード接続されており、非ダイオード接続していた第２の副増幅回路１２の負荷トランジスタ２４がダイオード接続されている。
このときは、第１の副増幅回路１１と、主増幅回路１３と、電流増幅回路１４によって、符号７２で示すオペアンプが構成されることになる。
【００７１】
ここで、第１の副増幅回路１１に信号を入力した場合、入力トランジスタ２１によって反転された後に、出力トランジスタ２７によって再度反転されて出力端子Ｔoから出力される。従って、第１の副増幅回路１１に入力される信号は同極性で出力されるので、第１の副増幅回路１１側が非反転入力となり、主増幅回路１３側が反転入力になる。
【００７２】
このように反転入力側には負帰還がかけられており、オペアンプ７２はボルテージフォロワ動作をしている。従って、Ｂ相では、第１の副増幅回路１１に接続されたコンデンサ５２の電圧がオペアンプ７２から出力され、後段のＡ／Ｄコンバータ８２へと出力される。
【００７３】
このとき、第１の副増幅回路１１側は、アナログ信号出力回路８１から切り離されているので、アナログ信号Ｖinが変動しても、オペアンプ７２から出力される電圧は、一定電圧を保持する(Ｂ相でのホールド動作)。
【００７４】
他方、第２の副増幅回路１２側では、その入力トランジスタ２３のゲートに接続されたコンデンサ５２は、アナログ信号出力回路８１の出力端子Ｔ1に接続されているので、Ｂ相ではそのコンデンサ５２がアナログ信号出力回路８１の出力電圧で充電される(Ｂ相でのサンプル動作)。
【００７５】
このとき、第２の副増幅回路１２は差動増幅回路を構成していないが、この第２の副増幅回路１２に設けられた負荷トランジスタ２４はダイオード接続されて
おり、第２の副増幅回路１２に設けられた入力トランジスタ２３には、定電流回路６２から供給される一定電流が流れている。この一定電流は、このＢ相で第１の副増幅回路１１や主増幅回路１３に供給されているのとほぼ同じ大きさの電流である。
【００７６】
本実施形態のサンプルアンドホールド回路１は、上述のＡ相、Ｂ相を交互に繰り返すように動作しており、Ａ相で一方のコンデンサ５１を充電している間に、他方のコンデンサ５２の電圧を出力し、Ｂ相でそのコンデンサ５２を充電している間に、Ａ相で充電したコンデンサ５１の電圧を出力することができる。
【００７７】
一例として、Ａ相ではアナログ信号出力回路８１からアナログ電圧Ｖinaが、Ｂ相ではアナログ電圧Ｖinbが、それぞれ出力されたものとすると、図１（ｂ）に示すように、時刻ｔ5〜時刻ｔ9の間には、時刻ｔ2〜時刻ｔ3の間(Ａ相)にコンデンサ５１に充電されたアナログ電圧Ｖinaを出力し、時刻ｔ9以降では時刻ｔ6〜時刻ｔ7の間(Ｂ相)でコンデンサ５２に充電されたアナログ電圧Ｖinbを出力することができるので、サンプルアンドホールド動作を連続的に行うことができる。
【００７８】
以上説明したように、本実施形態のサンプルアンドホールド回路１は、切換回路１５内のスイッチ４３〜４８のオン／オフ状態を切り換えるとともに、短絡スイッチ４１、４２のオン／オフ状態を切り換えることにより、１つの増幅器７０について、Ａ相では第２の副増幅回路１２と主増幅回路１３と電流増幅回路１４とでＡ相のオペアンプ７１を構成することができ、Ｂ相では第１の副増幅回路１１と主増幅回路１３と電流増幅回路１４とでＢ相のオペアンプ７２を構成することができるというように、２種類のオペアンプ７１、７２を構成することができる。
【００７９】
１個の差動増幅回路について通常２つの電圧増幅回路が必要なので、２種類の差動増幅動作をするために２つの差動増幅回路を設けた場合には合計４個の電圧増幅回路が必要になるが、本実施形態の増幅器７０では３個の電圧増幅回路で２種類のオペアンプ７１、７２を得ることができるので、電圧増幅回路を１個省略することができ、その分回路面積を小さくすることができる。
【００８０】
また、２種類の差動増幅動作を行うために差動増幅回路を２個用いた場合に、ｉ1なる一定電流を１個の差動増幅回路に供給して動作させる場合には、２個の定電流回路が必要になるため、合計２ｉ1の電流が流れることになる。
【００８１】
本実施形態の増幅器７０では、上述したようにＡ相、Ｂ相とで２種類の差動増幅動作を行うことができる。そして、２種類の差動増幅動作を行うために差動増幅回路を２個用いた場合と同じように、１個の差動増幅回路についてｉ1なる一定電流を供給して動作させようとするときには、定電流回路６１〜６３から第１、第２の副増幅回路１１、１２及び主増幅回路１３のそれぞれにｉ1／２なる大きさの一定電流を供給すれば、第１、第２の副増幅回路１１、１２のいずれかと主増幅回路１３との対で構成される１個の差動増幅回路にｉ1なる大きさの一定電流が供給される。
【００８２】
このとき、差動増幅回路を構成しない側の第１、第２の副増幅回路１１、１２にもｉ1／２なる大きさの定電流が供給されるので、本実施形態の増幅器７０では常時合計３ｉ1／２なる大きさの電流が流れる。これは、２個の差動増幅回路を用いた場合に必要な電流の大きさ２ｉ1よりも小さいので、同じ電流供給条件で２個の差動増幅回路を用いたときに比して電流消費を少なくし、消費電力を減らすことができることがわかる。
【００８３】
さらに、本実施形態では、第１、第２の入力端子Ｔ11、Ｔ12にはそれぞれコンデンサ５１、５２が直結されており、Ａ相からＢ相へ、あるいはＢ相からＡ相へと回路状態を切換える時には、図３のサンプルアンドホールド回路１００のように、第１、第２の入力端子Ｔ11、Ｔ12の電位が振られることはないので、第１、第２の副増幅回路１１、１２内の寄生容量へ充放電がなされ、オペアンプ１３１、１３２の出力電位が変動してしまうといった、図３のサンプルアンドホールド回路１００で生じていた問題も生じなくて済む。
【００８４】
また、本実施形態では、Ａ相で第１の副増幅回路１１に設けられた負荷トランジスタ２２はダイオード接続されているので、この第１の副増幅回路１１に設けられた入力トランジスタ２１や負荷トランジスタ２２には、第２の副増幅回路１２や主増幅回路１３に供給されるのと同じ大きさの一定電流が定電流回路６１から供給される。
【００８５】
一方、Ｂ相では、第１の副増幅回路１１は主増幅回路１３や電流増幅回路１４とでオペアンプ７２を構成しているので、第１の副増幅回路１１の入力トランジスタ２１や負荷トランジスタ２２には、Ａ相で流れていたのとほぼ同じ大きさの電流が流れる。
【００８６】
このように、Ａ相、Ｂ相のいずれにおいても、第１の副増幅回路１１内にはほぼ同じ大きさの電流が流れるので、第１の副増幅回路１１内の各動作点の電位はＡ相でもＢ相でもほとんど変化せず、ほぼ同じ電位状態が実現できる。
【００８７】
従って、Ａ相、Ｂ相の間の切換え時に、急激な電位変動が生じることがないので、かかる電位変動によって、コンデンサ５１と第１の副増幅回路１１内の寄生容量との間に充放電がなされ、コンデンサ５１の電圧が変動してしまい、オペアンプ７１の出力電圧が変動してしまうという出力精度の低下を防止することができる。ここでは第１の副増幅回路１１について説明したが、このことは、第２の副増幅回路１２についても、同様である。
【００８８】
下記の表１に、図１(ａ)に示す本実施形態のサンプルアンドホールド回路１と、従来の図３に示すサンプルアンドホールド回路１００、図４に示すサンプルアンドホールド回路１０１とのそれぞれについて、消費電流、素子数、充放電用のコンデンサの容量及びオフセット電圧について比較した結果を示す。
【００８９】
表１において、符号ＬＳ，ＭＳ，ＳＳは、各々のサンプルアンドホールド回路に設けられ、回路状態を切り換えるのに必要な切換スイッチの数をそれぞれ示している。このうち符号ＬＳは大きいサイズの切換スイッチの数を、符号ＭＳは中程度の大きさの切換スイッチの数を、符号ＳＳは、小さいサイズの切換スイッチの数をそれぞれ示している。そしてＣHは、充放電用のコンデンサの容量を示す。
【００９０】
また、オペアンプ素子数とは、サンプルアンドホールド回路の有するオペアンプを実際に構成するために必要なトランジスタの総数を示す。
さらに、消費電流とは、全てのサンプルアンドホールド回路１００、１０１、１について、オペアンプの有する差動増幅回路に１個の差動増幅回路の動作中ｉ1なる大きさの一定電流が一律に供給され、差動増幅回路の後段の電流増幅回路にはｉ2なる大きさの一定電流が一律に供給されるものとしたときの消費電流を示している。
【００９１】
また、オフセット電圧とは、５Ｖのアナログ電圧を各サンプルアンドホールド回路１００、１０１、１に入力させたとき、実際に出力される電圧値と入力電圧との誤差電圧を示している。
【００９２】
【表１】
【００９３】
上記の表１では、図３のサンプルアンドホールド回路１００については、充放電用のコンデンサの容量ＣHが０．１ｐＦのものと、５０ｐＦのものとの２種類について示している。図４のサンプルアンドホールド回路１０１及び本実施形態の図１(ａ)に示すサンプルアンドホールド回路１については充放電用のコンデンサの容量ＣHが０．１ｐＦのものについて示している。
【００９４】
この表１をみると、図３のサンプルアンドホールド回路１００で充放電用のコンデンサの容量ＣHが０．１ｐＦのものについては、オペアンプが１個で足りるためオペアンプを構成するトランジスタの数は少なくて済み、また、ＬＳが０であるため大きなサイズの切換スイッチも不要なので、回路面積も比較的少なくて済む。
【００９５】
また、オペアンプが１個で済むので消費電流もｉ1＋ｉ2と少ないという利点があることがわかるものの、このときのオフセット電圧は８９７ｍＶというあまりに大きな値になってしまい、実用不可能であったということがわかる。
【００９６】
かかるオフセット電圧を低減するためには、充放電用のコンデンサの容量を大きくすることで対処できるので、表１には、サンプルアンドホールド回路１００において充放電用のコンデンサの容量を５０ｐＦにしたものを示してある。このときにはオフセット電圧は２．４ｍＶとなり、充放電用のコンデンサの容量ＣHが０．１ｐＦのものに比してはかなり低減がなされたが、まだ充分とはいえない。
【００９７】
これに対し、図４のサンプルアンドホールド回路１０１では、充放電用のコンデンサＣHが０．１ｐＦのものについても、オフセット電圧を０．４ｍＶという実用上問題ない程度にまで低減することができたが、図４に示す２個の入力切換スイッチ１４３、１４４は大きなサイズのスイッチである必要があるので大サイズの素子の数ＬＳが２となり、また、２個のオペアンプを要するので、オペアンプ素子数も図３のサンプルアンドホールド回路１００の２倍の１６になって回路面積が大きく増大する。また、１個のオペアンプについてｉ1＋ｉ2なる消費電流があるので、消費電流も図３のサンプルアンドホールド回路１００の２倍の大きさの２(ｉ1＋ｉ2)になってしまうことがわかる。
【００９８】
本実施形態のサンプルアンドホールド回路１では、オペアンプ素子数は１１個になり、図３のサンプルアンドホールド回路１００の８個よりは多いが、図４のサンプルアンドホールド回路１０１の１６個よりは少なく、また、中程度の大きさの素子数は８と多いものの、大サイズの素子数は０であって、回路面積の増大も図４のサンプルアンドホールド回路１０１よりは小さい。
【００９９】
また、消費電流についても、第１、第２の副増幅回路１１、１２と主増幅回路１３とに一律にｉ1／２なる大きさの定電流を供給することで、第１、第２の副増幅回路１１、１２のいずれか一方と主増幅回路１３とが対になって構成される差動増幅回路にｉ1なる大きさの定電流が供給されることになる。従って、第１、第２の副増幅回路１１、１２と主増幅回路１３の消費電流は３ｉ1／２となり、電流増幅回路１４にｉ2なる電流が流れるので、合計の消費電流は（３ｉ1／２)＋ｉ2になる。これは図３(ａ)の消費電流(ｉ1＋ｉ2)よりは大きいものの、図４の消費電流２(ｉ1＋ｉ2)よりは小さくなることがわかる。
【０１００】
さらに、充放電用のコンデンサを０．１ｐＦにしても、オフセット電圧を０．４ｍＶとすることができるので、精度の良いサンプルホールドを行うことができることが確認できた。
【０１０１】
なお、本実施形態では、負荷接続スイッチ４３、４４、入力接続スイッチ４５、４６及び出力接続スイッチ４７、４８を有する切換回路１５を用いて、Ａ相のオペアンプ７１とＢ相のオペアンプ７２とを切り換えて動作させているが、本発明はこのような接続関係に限らず、他の回路で動作を切り換えることができるようにしてもよい。
【０１０２】
【発明の効果】
本発明のオペアンプでは、２種類の差動増幅動作を１つの増幅器で行うことができ、同じ目的で２個の差動増幅回路を用いた場合に比して回路面積を小さくして、消費電力を少なくすることができる。
また、２種類の差動増幅動作の切換時に電位変動が生じ、切換後に形成された差動増幅回路の内部電位が不安定になって出力が精度が低下することを防止することができる。
さらに、本発明のサンプルアンドホールド回路では、ホールド動作を連続的に行うことができ、また、本発明の増幅器を用いていることにより、２個の差動増幅回路を用いた場合よりも消費電力を少なくでき、回路面積を小さくすることができる。
【図面の簡単な説明】
【図１】(ａ)：本発明の実施形態のサンプルアンドホールド回路の構成図
(ｂ)：そのタイミングチャート
【図２】(ａ)：本実施形態のＡ相のサンプルアンドホールド回路を説明する図
(ｂ)：本実施形態のＢ相のサンプルアンドホールド回路を説明する図
【図３】：従来のサンプルホールド回路の回路図
【図４】：オペアンプを２つ有する従来のサンプルアンドホールド回路の回路図
【符号の説明】
１…サンプルアンドホールド回路 １１…第１の副増幅回路 １２…第２の副増幅回路 １３…主増幅回路 １４…電流増幅回路(後段の回路) １５…切換回路
２１、２３、２５…入力トランジスタ ２２、２４、２６…負荷トランジスタ ３１、３２…サンプリングスイッチ ４１、４２…短絡スイッチ ４３、４４…負荷接続スイッチ ４５、４６…入力接続スイッチ ４７、４８…出力接続スイッチ ５１、５２…コンデンサ ７０…増幅器
Ｔ11、Ｔ12…入力端子 Ｔ0…出力端子
【発明の属する技術分野】
本発明は、増幅器及びサンプルアンドホールド回路に関し、特に、入出力回路に多用されるサンプルホールド回路の改善に関する。
【０００２】
【従来の技術】
従来より、時間とともに変化しているアナログ信号のある時点の電圧を保持するために、サンプルアンドホールド回路が用いられている。
図３において符号１００は、従来技術のサンプルアンドホールド回路であり、前段のアナログ信号出力回路１８１と、後段の信号処理回路、例えばＡ／Ｄコンバータ１８２との間に配置されている。
【０００３】
このサンプルアンドホールド回路１００は、サンプリングスイッチ１１１、１１２と、入力切換スイッチ１１３、１１４と、コンデンサ１２１、１２２とを２個ずつ有し、オペアンプ１１０を１個有している。
【０００４】
オペアンプ１１０は、非反転入力端子Ｔ111と反転入力端子Ｔ112と出力端子Ｔ113とを有し、反転入力端子Ｔ112は出力端子Ｔ113に接続され、出力端子Ｔ113はサンプルアンドホールド回路１００の出力端子Ｔ102に接続されている。
【０００５】
またコンデンサ１２１、１２２の一端はともに接地電位Ｖssに接続されており、各コンデンサ１２１、１２２の他端と、アナログ信号出力回路１８１の出力端子Ｔ101との間には、サンプリングスイッチ１１１、１１２がそれぞれ接続されている。また、各コンデンサ１２１、１２２の他端と、非反転入力端子Ｔ111との間には、入力切換スイッチ１１３、１１４がそれぞれ接続されている。
【０００６】
このようなサンプルアンドホールド回路１００は、その動作にあたって下記のようなＡ相、Ｂ相なる２つの状態を有するものとする。
Ａ相は、サンプリングスイッチ１１１と入力切換スイッチ１１４と（一方の組）がオン状態にあり、サンプリングスイッチ１１２と入力切換スイッチ１１３と（他方の組）がオフ状態にあり、一方のコンデンサ１２１がアナログ信号出力回路１８１の出力端子Ｔ101と接続され、かつ他方のコンデンサ１２２が非反転入力端子Ｔ111に接続されている状態である。
【０００７】
このＡ相では出力端子Ｔ101に接続されたコンデンサ１２１が充電される。他方、非反転入力端子Ｔ111に接続されたコンデンサ１２２の電圧が、非反転入力端子Ｔ111からオペアンプ１１０に入力される。オペアンプ１１０の反転入力端子Ｔ112は出力端子Ｔ113に接続されており、オペアンプ１１０はボルテージフォロワ動作をしているので、出力端子Ｔ113(出力端子Ｔ102)からは、非反転入力端子Ｔ111に入力される電圧が出力されて、Ａ／Ｄコンバータ１８２に入力される。
【０００８】
このとき、非反転入力端子Ｔ111に接続されたコンデンサ１２２は、アナログ信号出力回路１８１とは切り離されており、非反転入力端子Ｔ111に入力される後述のアナログ信号Ｖinbは、刻々と変化するアナログ信号Ｖinとは無関係に、一定電圧を維持する。
【０００９】
これに対し、Ｂ相は、Ａ相とは逆のコンデンサが非反転入力端子Ｔ111、出力端子Ｔ101に接続された状態であり、Ａ相でオン状態であったサンプリングスイッチ１１１と入力切換スイッチ１１４とがオフ状態、Ａ相でオフ状態であったサンプリングスイッチ１１２と入力切換スイッチ１１３がオン状態にある場合である。
【００１０】
このＢ相でも、出力端子Ｔ101に接続されたコンデンサ１２２が充電され、非反転入力端子Ｔ111に接続されたコンデンサ１２１の電圧が、非反転入力端子Ｔ111からオペアンプ１１０に入力される。Ｂ相においてもオペアンプ１１０はボルテージフォロワ動作をしているので、出力端子Ｔ113(出力端子Ｔ102)からは非反転入力端子Ｔ111に接続されたコンデンサ１２１の電圧がＡ／Ｄコンバータ１８２に入力される。このときも、非反転入力端子Ｔ111に接続されたコンデンサ１２１は、一定電圧を維持する。
【００１１】
図３に示すサンプルアンドホールド回路１００は、上記のＡ相とＢ相とを交互に繰り返すように動作しており、Ａ相で一方のコンデンサ１２１を充電している間に、他方のコンデンサ１２２の電圧を出力し、Ｂ相でそのコンデンサ１２２を充電している間に、Ａ相で充電したコンデンサ１２１の電圧を出力することができる。
【００１２】
しかしながら、上記のサンプルアンドホールド回路１００では、Ａ相とＢ相との間が切り換わる時に、非反転入力端子Ｔ111に接続されるコンデンサ１２１、１２２が切り換わるために、各コンデンサ１２１、１２２が異なる電圧で充電されている場合、オペアンプ１１０内部で非反転入力端子Ｔ111に接続された入力トランジスタの入力端子の電位が振られてしまう。
【００１３】
電位が振られる際に、コンデンサ１２１又は１２２と、オペアンプ１１０内部の寄生容量との間で充放電がなされ、その結果、コンデンサ１２１、１２２の電圧が変化し、オペアンプ１１０から正確な電圧が出力されなくなってしまう。
【００１４】
そこで、このような不具合を解決すべく、２つのオペアンプ１３１、１３２を用いた図４に示すようなサンプルアンドホールド回路が考えられている。
図４で符号１０１はサンプルアンドホールド回路であり、アナログ信号出力回路１８３と、後段のＡ／Ｄコンバータ１８４との間に配置されている。
【００１５】
このサンプルホールド回路１０１は、サンプリングスイッチ１４１、１４２と、入力切換スイッチ１４３、１４４と、コンデンサ１５１、１５２と、オペアンプ１３１、１３２とを２個ずつ有している。
【００１６】
このサンプルホールド回路１０１は、各サンプリングスイッチ１４１、１４２がアナログ信号出力回路１８３の出力端子Ｔ200と、２個のコンデンサ１５１、１５２の一端との間にそれぞれ接続されており、また、各コンデンサ１５１、１５２の他端は接地されている。それらの構成は図３のサンプルアンドホールド回路１００と同じであるが、このサンプルアンドホールド回路１０１では、各オペアンプ１３１、１３２の非反転入力端子Ｔ211、Ｔ214には、各コンデンサ１２１、１２２の一端が直結されており、他方、それらの出力端子Ｔ213、Ｔ216は、それぞれ入力切換スイッチ１４３、１４４を介して、サンプルアンドホールド回路１０１全体の出力端子Ｔ201に接続されている。
【００１７】
その動作については図３のサンプルホールド回路１００と同様であって、前述のようなＡ相、Ｂ相の２つの状態を有し、Ａ相では一方のコンデンサ１５１がアナログ信号出力回路１８３の出力端子Ｔ200と接続されてこのコンデンサ１５１に充電がなされている間に、他方のコンデンサ１５２が出力端子Ｔ200と切り離された状態で、その電圧がオペアンプ１３２に入力され、サンプルアンドホールド回路１０１の出力端子Ｔ201から出力されるように動作する。
【００１８】
他方、Ｂ相では、Ａ相で充電されていたコンデンサ１５１が出力端子Ｔ200と切り離され、コンデンサ１５１の電圧が、ボルテージフォロワ動作をするオペアンプ１３１を介して出力端子Ｔ201から出力されるとともに、Ａ相で出力端子Ｔ200と切り離されていたコンデンサ１５２が出力端子Ｔ200と接続されて充電がなされるように動作する。そして、上記のＡ相とＢ相とを交互に繰り返すように動作することにより、Ａ相で一方のコンデンサ１５１を充電している間に、他方のコンデンサ１５２の電圧を出力し、Ｂ相では、逆にそのコンデンサ１５２を充電している間に、Ａ相で充電したコンデンサ１５１の電圧を出力することができる。
【００１９】
かかるサンプルアンドホールド回路１０１では、各非反転入力端子Ｔ211、Ｔ214が、常時コンデンサ１５１、１５２のそれぞれに接続されているので、Ａ相とＢ相との間が切り換わる時でも、非反転入力端子Ｔ211、Ｔ214に接続されるコンデンサ１５１、１５２が切り換わることはないため、非反転入力端子Ｔ211、Ｔ214に接続された入力トランジスタの入力端子の電位も振られない。従って、電位が振られることで生じる図３のサンプルアンドホールド回路１００で生じていた不具合を防止できる。
【００２０】
しかしながら、図４のサンプルアンドホールド回路１０１では、２個のオペアンプ１３１、１３２を必要とするので、回路サイズが大きくなって半導体チップの面積が増大してしまい、また、消費電流が増大してしまうという問題がある。
【００２１】
【発明が解決しようとする課題】
本発明は、このような従来の技術の課題を解決するために創作されたものであり、その目的は、サンプルホールドの精度が高く、かつ素子数や消費電力が少なくなるサンプルアンドホールド回路を提供することにある。
【００２２】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、第１の入力端子に接続されている第１の副増幅回路と、第２の入力端子に接続されている第２の副増幅回路と、第３の入力端子に接続されている主増幅回路と、上記第１及び第２の副増幅回路と上記主増幅回路との間に配置されている切換回路と、を有し、上記切換回路の切り換え動作により上記第１の副増幅回路と上記主増幅回路又は上記第２の副増幅回路と上記主増幅回路とにより差動増幅回路が構成される増幅器であって、上記各増幅回路は入力トランジスタと当該入力トランジスタの負荷トランジスタとをそれぞれ有し、上記切換回路の切り換え動作により上記主増幅回路の負荷トランジスタと上記第１の副増幅回路の負荷トランジスタ又は上記第２の副増幅回路の負荷トランジスタとでカレントミラー回路が構成され、上記第１又は第２の副増幅回路の負荷トランジスタは、上記切換回路の切り換え動作により、上記主増幅回路の負荷トランジスタとカレントミラー回路を構成しない場合にはダイオード接続となるように構成されている増幅器である。
【００２３】
請求項２記載の発明は、請求項１に記載の増幅器であって、出力端子に接続された増幅回路を更に有し、上記切換回路の切り換え動作により上記第１の副増幅回路又は上記第２の副増幅回路と上記増幅回路とが接続される。
【００２４】
請求項３記載の発明は、請求項２に記載の増幅器であって、上記第１又は第２の入力端子が上記差動増幅回路の非反転入力端子として機能し、上記第３の入力端子が上記差動増幅回路の反転入力端子として機能する。
【００２５】
請求項４記載の発明は、請求項１、２又は３に記載の増幅器であって、上記第１及び第２の副増幅回路、並びに上記主増幅回路のそれぞれが電流源を有する。
【００２６】
請求項５記載の発明は、請求項１、２、３又は４に規定された増幅器と、上記第１の入力端子に接続された第１のコンデンサと、上記第２の入力端子に接続された第２のコンデンサとを有するサンプルアンドホールド回路である。
【００２７】
本発明の増幅器は、切換回路により、主増幅回路は第１又は第２の副増幅回路のいずれか一方と差動増幅回路を構成できるように構成されており、例えば、第１の副増幅回路と主増幅回路とで差動増幅回路を構成して所定の差動増幅動作を行ったのちに、第２の副増幅回路と主増幅回路とで差動増幅回路を構成して所定の差動増幅動作を行うというように、２種類の差動増幅動作を行うことができる。
【００２８】
一般に、差動増幅回路は、電圧増幅回路等で構成された２つの増幅回路が対になることにより構成されるため、２種類の差動増幅動作をするために２つの差動増幅回路を設けると合計４個の増幅回路が必要となるが、本発明の増幅器では、３個の増幅回路で２種類の差動増幅動作を行うことができるので、増幅回路を１個減らすことができる。従って、回路構成に必要な素子数を少なくし、回路の形成面積を小さくすることができる。
【００２９】
また、増幅回路が１個減ることにより、増幅回路の駆動に必要な電流（特に差動増幅回路を構成する場合には一定電流）の消費も減るので、消費電力の低減が可能になる。
【００３０】
さらに、切換回路により、差動増幅回路の後段に、例えば電流増幅回路等のような増幅回路を接続できる構成としてもよく、第１又は第２の入力端子が非反転入力端子として機能し、第３の入力端子が反転入力端子として機能するようにし、さらに出力端子が主増幅回路(第３の入力端子)に対して帰還するように構成して、２入力のボルテージフォロワ動作をするようにしてもよい。
【００３１】
また、差動増幅回路の一対の負荷をトランジスタで構成する場合(以下、このトランジスタを負荷トランジスタと称する)、一方の負荷トランジスタをダイオード接続にし、他方の負荷トランジスタとともにカレントミラー回路を構成させて一対の入力トランジスタにそれぞれ接続させるのが一般的であるが、本発明のように、各負荷トランジスタの入出力端子(例えばＭＯＳトランジスタの場合はゲート端子とソース端子、バイポーラトランジスタの場合はベース端子とコレクタ端子)の間にそれぞれスイッチを設けておくなどして、入出力端子間を短絡させられるようにしておくと、一方の負荷トランジスタを短絡し、他方の負荷トランジスタを短絡しないようにすることができる。
【００３２】
このようにすると、短絡された側の負荷トランジスタはダイオード接続に、短絡されない側の負荷トランジスタは非ダイオード接続になるので、これらの負荷トランジスタを対にすることで、差動増幅回路の負荷として一般的に用いられるカレントミラー回路を構成することができる。
【００３３】
さらに、第１、第２の副増幅回路においては、負荷トランジスタをダイオード接続にも非ダイオード接続にもできるように構成されており、各々には定電流が供給されるように構成されているので、差動増幅回路を構成しない側の副増幅回路（例えば第１の副増幅回路と主増幅回路とが差動増幅回路を構成しているときには第２の副増幅回路）の負荷トランジスタをダイオード接続にすることにより、ダイオード接続にされた負荷トランジスタを負荷とする入力トランジスタに定電流を流し続けることができる。
【００３４】
差動増幅回路の動作中に、差動増幅回路を構成しない側の副増幅回路に一定電流が供給されていないときには、その後この電圧増幅回路が主増幅回路と対になって差動増幅回路を構成する動作に切り替わる時に、急激に電流が電圧増幅回路内に流れて、回路内の各動作点における電位が急激に変動して動作が不安定になり、出力電位が変動するという不具合が生じることがあり得るが、本発明の増幅器では、上述のように差動増幅回路を構成しない側の副増幅回路にも定電流を供給することで、かかる副増幅回路内の電位状態を、差動増幅回路を構成している副増幅回路とほぼ同等の電位状態とすることができる。
【００３５】
従って、差動増幅動作の切り換え時に電位変動が生じ、切り換え後に構成された差動増幅回路の内部電位が不安定になることを防止することができる。
さらに、本発明のサンプルアンドホールド回路は、本発明の増幅器と、第１の入力端子に接続された第１のコンデンサと、第２の入力端子に接続された第２のコンデンサとを有する。
【００３６】
このため、第１の副増幅回路と主増幅回路とで差動増幅回路を構成し、負帰還をかけた時には、第１のコンデンサに現れる電圧を増幅して出力し（第１のホールド動作）、これとともにアナログ信号によって第２のコンデンサに充電（第１のサンプリング動作）することができる。
【００３７】
又、第２の副増幅回路と主増幅回路とで差動増幅回路を構成し、負帰還をかけた時には、第２のコンデンサに現れる電圧を増幅して出力し（第２のホールド動作）、これとともにアナログ信号によって第１のコンデンサに充電（第２のサンプリング動作）することができるので、２個のコンデンサについて、一方のコンデンサについてサンプリング動作を行なっている間に他方のコンデンサについてホールド動作を行なうことができるので、交互にサンプリング動作、ホールド動作を繰り返すことにより、ホールド動作を連続的に行うことができる。
また、本発明の増幅器を用いることにより、２個の差動増幅回路を用いた場合よりも消費電力を少なくでき、回路面積を小さくすることができる。
【００３８】
【発明の実施の形態】
以下、本実施形態のサンプルアンドホールド回路について説明する。
【００３９】
図１(ａ)において、符号１は液晶表示装置に用いられるサンプルアンドホールド回路である。サンプルアンドホールド回路１の前段には、アナログ信号出力回路８１が接続され、後段には、Ａ／Ｄコンバータ８２が接続されている。
【００４０】
サンプルアンドホールド回路１は、増幅器７０と、出力端子Ｔ0とを１個ずつ有し、サンプリングスイッチ３１、３２と、コンデンサ５１、５２とを２個ずつ有している。
【００４１】
アナログ信号出力回路８１は、その出力に出力端子Ｔ1を有する。この出力端子Ｔ1と、一端がともに接地電位Ｖssに接続されたコンデンサ５１、５２の他端との間には、サンプリングスイッチ３１、３２がそれぞれ接続されている。
【００４２】
そしてこれらのサンプリングスイッチ３１、３２は、いずれか一方がオンすることにより、オンした側のサンプリングスイッチ３１、３２に接続されたコンデンサ５１、５２を、アナログ信号出力回路８１が出力する電圧で充電できるように構成されている。
【００４３】
増幅器７０は、第１、第２の入力端子Ｔ11、Ｔ12と、第１、第２の副増幅回路１１、１２と、主増幅回路１３と、電流増幅回路１４(後段の回路)と、定電流回路６１〜６３と、切換回路１５と、出力端子Ｔ0とを有している。
【００４４】
第１、第２の副増幅回路１１、１２と主増幅回路１３とは、ｐチャネルＭＯＳトランジスタからなる入力トランジスタ２１、２３、２５をそれぞれ１個ずつ有している。また、第１、第２の副増幅回路１１、１２と主増幅回路１３とは、ｎチャネルＭＯＳトランジスタからなる負荷トランジスタ２２、２４、２６をそれぞれ１個ずつ有している。入力トランジスタ２１、２３、２５のそれぞれには、ｎチャネルＭＯＳトランジスタからなる負荷トランジスタ２２、２４、２６がそれぞれ直列接続されている。
【００４５】
第１、第２の副増幅回路１１、１２の入力トランジスタ２１、２３のゲートは、それぞれ第１、第２の入力端子Ｔ11、Ｔ12に接続されており、第１、第２の入力端子Ｔ11、Ｔ12は、コンデンサ５１、５２にそれぞれ接続されている。そして、各コンデンサ５１、５２の電圧が、常時第１、第２の副増幅回路１１、１２の入力トランジスタ２１、２３のゲートに入力されるように構成されている。
【００４６】
これらの各入力トランジスタ２１、２３、２５のソースは、定電流回路６１、６２、６３にそれぞれ接続されている。そして、各定電流回路６１、６２、６３から入力トランジスタ２１、２３、２５のソースへと定電流が供給されることにより、第１、第２の入力端子Ｔ11、Ｔ12及び出力端子Ｔ0の電圧を、それぞれ電圧増幅するように構成されている。
【００４７】
さらに、主増幅回路１３の入力トランジスタ２５のゲートは、出力端子Ｔ0に接続されており、出力端子Ｔ0からの出力される電圧が、主増幅回路１３に帰還されるように構成されている。
【００４８】
また、短絡スイッチ４１、４２は、第１、第２の副増幅回路１１、１２の負荷トランジスタ２２、２４のドレイン−ゲート間にそれぞれ接続されており、短絡スイッチ４１、４２をオン状態にすることにより、負荷トランジスタ２２、２４のそれぞれをダイオード接続して、負荷トランジスタ２２、２４のそれぞれに電流を流すことができるように構成されている。主増幅回路１３にはこのような短絡スイッチは設けられていないが、主増幅回路１３の負荷トランジスタ２６のドレイン−ゲート間は常時短絡され、ダイオード接続になっている。
【００４９】
電流増幅回路１４は、定電流回路６４と、これに直列接続されているｎチャネルＭＯＳトランジスタからなる出力トランジスタ２７とを有している。この出力トランジスタ２７は、定電流回路６４から供給される定電流によって動作し、ゲートに入力される電圧を電流増幅して出力端子Ｔ0からＡ／Ｄコンバータ８２に出力できるように構成されている。
【００５０】
切換回路１５は、アナログスイッチ等で構成される負荷接続スイッチ４３、４４と、入力接続スイッチ４５、４６と、出力接続スイッチ４７、４８とを２個ずつ有し、不図示の外部信号によってそれぞれがオン／オフするように構成されている。
【００５１】
負荷接続スイッチ４３、４４は、負荷トランジスタ２２、２４のゲートと、負荷トランジスタ２６のゲートとの間にそれぞれ接続されており、負荷トランジスタ２２、２４のいずれか一方のゲートを主増幅回路１３の負荷トランジスタ２６のゲートに接続するように構成されている。
【００５２】
入力接続スイッチ４５、４６は、入力トランジスタ２１、２３のソースと、入力トランジスタ２５のソースとの間にそれぞれ接続されており、入力トランジスタ２１、２３のいずれか一方のソースを入力トランジスタ２５のソースに接続するように構成されている。
【００５３】
出力接続スイッチ４７、４８は、入力トランジスタ２１、２３のドレインと、出力トランジスタ２７のゲートとの間にそれぞれ接続されており、入力トランジスタ２１、２３のいずれか一方のドレインを出力トランジスタ２７のゲートに接続するように構成されている。
【００５４】
上記のスイッチ４１〜４８のうち、短絡スイッチ４１、４２、負荷接続スイッチ４３、４４はともにｎチャネルＭＯＳトランジスタから構成され、入力接続スイッチ４５、４６はともにｐチャネルＭＯＳトランジスタから構成される。また、２個の出力接続スイッチ４７、４８はＣＭＯＳ回路により構成されている。これらのスイッチ４１〜４８のサイズは、いずれもオペアンプを構成するトランジスタのサイズと比べて充分に小さい。
【００５５】
サンプルアンドホールド回路１の出力端子Ｔ0は、Ａ／Ｄコンバータ８２の入力に接続されている。そして、出力端子Ｔoから出力された信号は、Ａ／Ｄコンバータ８２に入力され、該Ａ／Ｄコンバータ８２によってディジタル信号に変換され、そのディジタル信号により、液晶表示パネルが駆動されるように構成されている。
【００５６】
図１(ａ)に示す本実施形態のサンプルアンドホールド回路１は、アナログ信号８１から出力されるアナログ信号ＶinをサンプルホールドしてＡ／Ｄコンバータ８２に出力するにあたって、図２(ａ)に示すような接続状態のＡ相と、図２(ｂ)に示すような接続状態のＢ相の２つの状態があるものとする。
【００５７】
Ａ相では、サンプリングスイッチ３１と短絡スイッチ４１とがオン状態であり、サンプリングスイッチ３２と短絡スイッチ４２とがオフ状態になっている。また、切換回路１５内では、負荷接続スイッチ４３、入力接続スイッチ４５、出力接続スイッチ４８がオン状態になり、他方の負荷接続スイッチ４４、入力接続スイッチ４６、出力接続スイッチ４７がオフ状態になっている。
【００５８】
このように各スイッチのオン／オフ状態を規定することで、第１の入力端子Ｔ11が出力端子Ｔ1に接続されており、第２の入力端子Ｔ12がアナログ信号出力回路８１の出力端子Ｔ1から切り離されている。そして、第１の副増幅回路１１に設けられた負荷トランジスタ２２はダイオード接続されており、第２の副増幅回路１２に設けられた負荷トランジスタ２４は非ダイオード接続されている。
【００５９】
また、第２の副増幅回路１２に設けられた入力トランジスタ２３のソースと、主増幅回路１３の入力トランジスタ２５のソースとは接続されており、第２の副増幅回路１２に設けられた負荷トランジスタ２４のゲートと、主増幅回路１３の負荷トランジスタ２６のゲートとは接続されている。
【００６０】
さらに、第２の副増幅回路１２に設けられた負荷トランジスタ２４のドレインと、出力トランジスタ２７のゲートとが接続されている。
このときは、第２の副増幅回路１２と、主増幅回路１３と、電流増幅回路１４によって、符号７１で示すオペアンプが構成されることになる。
【００６１】
ここで、第２の副増幅回路１２に信号を入力した場合、入力トランジスタ２３によって反転された後に、出力トランジスタ２７によって再度反転されて出力端子Ｔoから出力される。従って、第２の副増幅回路１２に入力される信号は、同極性で出力されるので、第２の副増幅回路１２側が非反転入力となり、主増幅回路１３側が反転入力になる。
【００６２】
このように反転入力側には負帰還がかけられており、オペアンプ７１はボルテージフォロワ動作をしている。従って、Ａ相では、第２の副増幅回路１２に接続されたコンデンサ５２の電圧がオペアンプ７１から出力され、後段のＡ／Ｄコンバータ８２へと出力される。
【００６３】
このとき、第２の副増幅回路１２側は、アナログ信号出力回路８１から切り離されているので、アナログ信号Ｖinが変動しても、オペアンプ７１から出力される電圧は、一定電圧を保持する(Ａ相でのホールド動作)。
【００６４】
他方、第１の副増幅回路１１側では、その入力トランジスタ２１のゲートに接続されたコンデンサ５１は、アナログ信号出力回路８１の出力端子Ｔ1に接続されているので、Ａ相ではそのコンデンサ５１がアナログ信号出力回路８１の出力電圧で充電される(Ａ相でのサンプル動作)。
【００６５】
このとき、第１の副増幅回路１１は差動増幅回路を構成していないが、この第１の副増幅回路１１の負荷トランジスタ２２はダイオード接続されており、第１の副増幅回路１１に設けられた入力トランジスタ２１には、定電流回路６１から供給される一定電流が流れている。この一定電流は、第２の副増幅回路１２や主増幅回路１３に供給されるのとほぼ同じ大きさの電流である。
【００６６】
以上ではＡ相について説明したが、以下でもう一つの状態であるＢ相について説明する。このＢ相は、図２(ｂ)に示すように、第１、第２の入力端子Ｔ11、Ｔ12がそれぞれコンデンサ５１、５２に接続された状態にある点や、出力端子Ｔ0がＡ／Ｄコンバータ８２に直結された状態である点ではＡ相と同じ接続状態であるが、このＢ相では、Ａ相でオン状態にあったサンプリングスイッチ３１と短絡スイッチ４１とをオフ状態にし、Ａ相でオフ状態にあったサンプリングスイッチ３２と短絡スイッチ４２とをオン状態にしている。
【００６７】
そして、Ａ相でオン状態にあった負荷接続スイッチ４３、入力接続スイッチ４５、出力接続スイッチ４８がオフ状態になり、Ａ相でオフ状態にあった負荷接続スイッチ４４、入力接続スイッチ４６、出力接続スイッチ４７がオン状態になっている。
【００６８】
すなわち、Ａ相でアナログ信号出力回路８１の出力端子Ｔ1に接続されていなかったコンデンサ５２が出力端子Ｔ1に接続されており、Ａ相で出力端子Ｔ1に接続されていたコンデンサ５１が出力端子Ｔ1から切り離されている。
【００６９】
また、第２の副増幅回路１１が主増幅回路１３から切り離されており、第１の副増幅回路１１と主増幅回路１３とが接続されているとともに第１の副増幅回路１１が電流増幅回路１４に接続されている。
【００７０】
さらに、ダイオード接続していた第１の副増幅回路１１の負荷トランジスタ２２が非ダイオード接続されており、非ダイオード接続していた第２の副増幅回路１２の負荷トランジスタ２４がダイオード接続されている。
このときは、第１の副増幅回路１１と、主増幅回路１３と、電流増幅回路１４によって、符号７２で示すオペアンプが構成されることになる。
【００７１】
ここで、第１の副増幅回路１１に信号を入力した場合、入力トランジスタ２１によって反転された後に、出力トランジスタ２７によって再度反転されて出力端子Ｔoから出力される。従って、第１の副増幅回路１１に入力される信号は同極性で出力されるので、第１の副増幅回路１１側が非反転入力となり、主増幅回路１３側が反転入力になる。
【００７２】
このように反転入力側には負帰還がかけられており、オペアンプ７２はボルテージフォロワ動作をしている。従って、Ｂ相では、第１の副増幅回路１１に接続されたコンデンサ５２の電圧がオペアンプ７２から出力され、後段のＡ／Ｄコンバータ８２へと出力される。
【００７３】
このとき、第１の副増幅回路１１側は、アナログ信号出力回路８１から切り離されているので、アナログ信号Ｖinが変動しても、オペアンプ７２から出力される電圧は、一定電圧を保持する(Ｂ相でのホールド動作)。
【００７４】
他方、第２の副増幅回路１２側では、その入力トランジスタ２３のゲートに接続されたコンデンサ５２は、アナログ信号出力回路８１の出力端子Ｔ1に接続されているので、Ｂ相ではそのコンデンサ５２がアナログ信号出力回路８１の出力電圧で充電される(Ｂ相でのサンプル動作)。
【００７５】
このとき、第２の副増幅回路１２は差動増幅回路を構成していないが、この第２の副増幅回路１２に設けられた負荷トランジスタ２４はダイオード接続されて
おり、第２の副増幅回路１２に設けられた入力トランジスタ２３には、定電流回路６２から供給される一定電流が流れている。この一定電流は、このＢ相で第１の副増幅回路１１や主増幅回路１３に供給されているのとほぼ同じ大きさの電流である。
【００７６】
本実施形態のサンプルアンドホールド回路１は、上述のＡ相、Ｂ相を交互に繰り返すように動作しており、Ａ相で一方のコンデンサ５１を充電している間に、他方のコンデンサ５２の電圧を出力し、Ｂ相でそのコンデンサ５２を充電している間に、Ａ相で充電したコンデンサ５１の電圧を出力することができる。
【００７７】
一例として、Ａ相ではアナログ信号出力回路８１からアナログ電圧Ｖinaが、Ｂ相ではアナログ電圧Ｖinbが、それぞれ出力されたものとすると、図１（ｂ）に示すように、時刻ｔ5〜時刻ｔ9の間には、時刻ｔ2〜時刻ｔ3の間(Ａ相)にコンデンサ５１に充電されたアナログ電圧Ｖinaを出力し、時刻ｔ9以降では時刻ｔ6〜時刻ｔ7の間(Ｂ相)でコンデンサ５２に充電されたアナログ電圧Ｖinbを出力することができるので、サンプルアンドホールド動作を連続的に行うことができる。
【００７８】
以上説明したように、本実施形態のサンプルアンドホールド回路１は、切換回路１５内のスイッチ４３〜４８のオン／オフ状態を切り換えるとともに、短絡スイッチ４１、４２のオン／オフ状態を切り換えることにより、１つの増幅器７０について、Ａ相では第２の副増幅回路１２と主増幅回路１３と電流増幅回路１４とでＡ相のオペアンプ７１を構成することができ、Ｂ相では第１の副増幅回路１１と主増幅回路１３と電流増幅回路１４とでＢ相のオペアンプ７２を構成することができるというように、２種類のオペアンプ７１、７２を構成することができる。
【００７９】
１個の差動増幅回路について通常２つの電圧増幅回路が必要なので、２種類の差動増幅動作をするために２つの差動増幅回路を設けた場合には合計４個の電圧増幅回路が必要になるが、本実施形態の増幅器７０では３個の電圧増幅回路で２種類のオペアンプ７１、７２を得ることができるので、電圧増幅回路を１個省略することができ、その分回路面積を小さくすることができる。
【００８０】
また、２種類の差動増幅動作を行うために差動増幅回路を２個用いた場合に、ｉ1なる一定電流を１個の差動増幅回路に供給して動作させる場合には、２個の定電流回路が必要になるため、合計２ｉ1の電流が流れることになる。
【００８１】
本実施形態の増幅器７０では、上述したようにＡ相、Ｂ相とで２種類の差動増幅動作を行うことができる。そして、２種類の差動増幅動作を行うために差動増幅回路を２個用いた場合と同じように、１個の差動増幅回路についてｉ1なる一定電流を供給して動作させようとするときには、定電流回路６１〜６３から第１、第２の副増幅回路１１、１２及び主増幅回路１３のそれぞれにｉ1／２なる大きさの一定電流を供給すれば、第１、第２の副増幅回路１１、１２のいずれかと主増幅回路１３との対で構成される１個の差動増幅回路にｉ1なる大きさの一定電流が供給される。
【００８２】
このとき、差動増幅回路を構成しない側の第１、第２の副増幅回路１１、１２にもｉ1／２なる大きさの定電流が供給されるので、本実施形態の増幅器７０では常時合計３ｉ1／２なる大きさの電流が流れる。これは、２個の差動増幅回路を用いた場合に必要な電流の大きさ２ｉ1よりも小さいので、同じ電流供給条件で２個の差動増幅回路を用いたときに比して電流消費を少なくし、消費電力を減らすことができることがわかる。
【００８３】
さらに、本実施形態では、第１、第２の入力端子Ｔ11、Ｔ12にはそれぞれコンデンサ５１、５２が直結されており、Ａ相からＢ相へ、あるいはＢ相からＡ相へと回路状態を切換える時には、図３のサンプルアンドホールド回路１００のように、第１、第２の入力端子Ｔ11、Ｔ12の電位が振られることはないので、第１、第２の副増幅回路１１、１２内の寄生容量へ充放電がなされ、オペアンプ１３１、１３２の出力電位が変動してしまうといった、図３のサンプルアンドホールド回路１００で生じていた問題も生じなくて済む。
【００８４】
また、本実施形態では、Ａ相で第１の副増幅回路１１に設けられた負荷トランジスタ２２はダイオード接続されているので、この第１の副増幅回路１１に設けられた入力トランジスタ２１や負荷トランジスタ２２には、第２の副増幅回路１２や主増幅回路１３に供給されるのと同じ大きさの一定電流が定電流回路６１から供給される。
【００８５】
一方、Ｂ相では、第１の副増幅回路１１は主増幅回路１３や電流増幅回路１４とでオペアンプ７２を構成しているので、第１の副増幅回路１１の入力トランジスタ２１や負荷トランジスタ２２には、Ａ相で流れていたのとほぼ同じ大きさの電流が流れる。
【００８６】
このように、Ａ相、Ｂ相のいずれにおいても、第１の副増幅回路１１内にはほぼ同じ大きさの電流が流れるので、第１の副増幅回路１１内の各動作点の電位はＡ相でもＢ相でもほとんど変化せず、ほぼ同じ電位状態が実現できる。
【００８７】
従って、Ａ相、Ｂ相の間の切換え時に、急激な電位変動が生じることがないので、かかる電位変動によって、コンデンサ５１と第１の副増幅回路１１内の寄生容量との間に充放電がなされ、コンデンサ５１の電圧が変動してしまい、オペアンプ７１の出力電圧が変動してしまうという出力精度の低下を防止することができる。ここでは第１の副増幅回路１１について説明したが、このことは、第２の副増幅回路１２についても、同様である。
【００８８】
下記の表１に、図１(ａ)に示す本実施形態のサンプルアンドホールド回路１と、従来の図３に示すサンプルアンドホールド回路１００、図４に示すサンプルアンドホールド回路１０１とのそれぞれについて、消費電流、素子数、充放電用のコンデンサの容量及びオフセット電圧について比較した結果を示す。
【００８９】
表１において、符号ＬＳ，ＭＳ，ＳＳは、各々のサンプルアンドホールド回路に設けられ、回路状態を切り換えるのに必要な切換スイッチの数をそれぞれ示している。このうち符号ＬＳは大きいサイズの切換スイッチの数を、符号ＭＳは中程度の大きさの切換スイッチの数を、符号ＳＳは、小さいサイズの切換スイッチの数をそれぞれ示している。そしてＣHは、充放電用のコンデンサの容量を示す。
【００９０】
また、オペアンプ素子数とは、サンプルアンドホールド回路の有するオペアンプを実際に構成するために必要なトランジスタの総数を示す。
さらに、消費電流とは、全てのサンプルアンドホールド回路１００、１０１、１について、オペアンプの有する差動増幅回路に１個の差動増幅回路の動作中ｉ1なる大きさの一定電流が一律に供給され、差動増幅回路の後段の電流増幅回路にはｉ2なる大きさの一定電流が一律に供給されるものとしたときの消費電流を示している。
【００９１】
また、オフセット電圧とは、５Ｖのアナログ電圧を各サンプルアンドホールド回路１００、１０１、１に入力させたとき、実際に出力される電圧値と入力電圧との誤差電圧を示している。
【００９２】
【表１】
上記の表１では、図３のサンプルアンドホールド回路１００については、充放電用のコンデンサの容量ＣHが０．１ｐＦのものと、５０ｐＦのものとの２種類について示している。図４のサンプルアンドホールド回路１０１及び本実施形態の図１(ａ)に示すサンプルアンドホールド回路１については充放電用のコンデンサの容量ＣHが０．１ｐＦのものについて示している。
【００９４】
この表１をみると、図３のサンプルアンドホールド回路１００で充放電用のコンデンサの容量ＣHが０．１ｐＦのものについては、オペアンプが１個で足りるためオペアンプを構成するトランジスタの数は少なくて済み、また、ＬＳが０であるため大きなサイズの切換スイッチも不要なので、回路面積も比較的少なくて済む。
【００９５】
また、オペアンプが１個で済むので消費電流もｉ1＋ｉ2と少ないという利点があることがわかるものの、このときのオフセット電圧は８９７ｍＶというあまりに大きな値になってしまい、実用不可能であったということがわかる。
【００９６】
かかるオフセット電圧を低減するためには、充放電用のコンデンサの容量を大きくすることで対処できるので、表１には、サンプルアンドホールド回路１００において充放電用のコンデンサの容量を５０ｐＦにしたものを示してある。このときにはオフセット電圧は２．４ｍＶとなり、充放電用のコンデンサの容量ＣHが０．１ｐＦのものに比してはかなり低減がなされたが、まだ充分とはいえない。
【００９７】
これに対し、図４のサンプルアンドホールド回路１０１では、充放電用のコンデンサＣHが０．１ｐＦのものについても、オフセット電圧を０．４ｍＶという実用上問題ない程度にまで低減することができたが、図４に示す２個の入力切換スイッチ１４３、１４４は大きなサイズのスイッチである必要があるので大サイズの素子の数ＬＳが２となり、また、２個のオペアンプを要するので、オペアンプ素子数も図３のサンプルアンドホールド回路１００の２倍の１６になって回路面積が大きく増大する。また、１個のオペアンプについてｉ1＋ｉ2なる消費電流があるので、消費電流も図３のサンプルアンドホールド回路１００の２倍の大きさの２(ｉ1＋ｉ2)になってしまうことがわかる。
【００９８】
本実施形態のサンプルアンドホールド回路１では、オペアンプ素子数は１１個になり、図３のサンプルアンドホールド回路１００の８個よりは多いが、図４のサンプルアンドホールド回路１０１の１６個よりは少なく、また、中程度の大きさの素子数は８と多いものの、大サイズの素子数は０であって、回路面積の増大も図４のサンプルアンドホールド回路１０１よりは小さい。
【００９９】
また、消費電流についても、第１、第２の副増幅回路１１、１２と主増幅回路１３とに一律にｉ1／２なる大きさの定電流を供給することで、第１、第２の副増幅回路１１、１２のいずれか一方と主増幅回路１３とが対になって構成される差動増幅回路にｉ1なる大きさの定電流が供給されることになる。従って、第１、第２の副増幅回路１１、１２と主増幅回路１３の消費電流は３ｉ1／２となり、電流増幅回路１４にｉ2なる電流が流れるので、合計の消費電流は（３ｉ1／２)＋ｉ2になる。これは図３(ａ)の消費電流(ｉ1＋ｉ2)よりは大きいものの、図４の消費電流２(ｉ1＋ｉ2)よりは小さくなることがわかる。
【０１００】
さらに、充放電用のコンデンサを０．１ｐＦにしても、オフセット電圧を０．４ｍＶとすることができるので、精度の良いサンプルホールドを行うことができることが確認できた。
【０１０１】
なお、本実施形態では、負荷接続スイッチ４３、４４、入力接続スイッチ４５、４６及び出力接続スイッチ４７、４８を有する切換回路１５を用いて、Ａ相のオペアンプ７１とＢ相のオペアンプ７２とを切り換えて動作させているが、本発明はこのような接続関係に限らず、他の回路で動作を切り換えることができるようにしてもよい。
【０１０２】
【発明の効果】
本発明のオペアンプでは、２種類の差動増幅動作を１つの増幅器で行うことができ、同じ目的で２個の差動増幅回路を用いた場合に比して回路面積を小さくして、消費電力を少なくすることができる。
また、２種類の差動増幅動作の切換時に電位変動が生じ、切換後に形成された差動増幅回路の内部電位が不安定になって出力が精度が低下することを防止することができる。
さらに、本発明のサンプルアンドホールド回路では、ホールド動作を連続的に行うことができ、また、本発明の増幅器を用いていることにより、２個の差動増幅回路を用いた場合よりも消費電力を少なくでき、回路面積を小さくすることができる。
【図面の簡単な説明】
【図１】(ａ)：本発明の実施形態のサンプルアンドホールド回路の構成図
(ｂ)：そのタイミングチャート
【図２】(ａ)：本実施形態のＡ相のサンプルアンドホールド回路を説明する図
(ｂ)：本実施形態のＢ相のサンプルアンドホールド回路を説明する図
【図３】：従来のサンプルホールド回路の回路図
【図４】：オペアンプを２つ有する従来のサンプルアンドホールド回路の回路図
【符号の説明】
１…サンプルアンドホールド回路 １１…第１の副増幅回路 １２…第２の副増幅回路 １３…主増幅回路 １４…電流増幅回路(後段の回路) １５…切換回路
２１、２３、２５…入力トランジスタ ２２、２４、２６…負荷トランジスタ ３１、３２…サンプリングスイッチ ４１、４２…短絡スイッチ ４３、４４…負荷接続スイッチ ４５、４６…入力接続スイッチ ４７、４８…出力接続スイッチ ５１、５２…コンデンサ ７０…増幅器
Ｔ11、Ｔ12…入力端子 Ｔ0…出力端子
Claims (5)
- 第１の入力端子に接続されている第１の副増幅回路と、
第２の入力端子に接続されている第２の副増幅回路と、
第３の入力端子に接続されている主増幅回路と、
上記第１及び第２の副増幅回路と上記主増幅回路との間に配置されている切換回路と、
を有し、上記切換回路の切り換え動作により上記第１の副増幅回路と上記主増幅回路又は上記第２の副増幅回路と上記主増幅回路とにより差動増幅回路が構成される増幅器であって、
上記各増幅回路は入力トランジスタと当該入力トランジスタの負荷トランジスタとをそれぞれ有し、
上記切換回路の切り換え動作により上記主増幅回路の負荷トランジスタと上記第１の副増幅回路の負荷トランジスタ又は上記第２の副増幅回路の負荷トランジスタとでカレントミラー回路が構成され、
上記第１又は第２の副増幅回路の負荷トランジスタは、上記切換回路の切り換え動作により、上記主増幅回路の負荷トランジスタとカレントミラー回路を構成しない場合にはダイオード接続となるように構成されている、増幅器。 - 出力端子に接続された増幅回路を更に有し、
上記切換回路の切り換え動作により上記第１の副増幅回路又は上記第２の副増幅回路と上記増幅回路とが接続される請求項１に記載の増幅器。 - 上記第１又は第２の入力端子が上記差動増幅回路の非反転入力端子として機能し、上記第３の入力端子が上記差動増幅回路の反転入力端子として機能する請求項２に記載の増幅器。
- 上記第１及び第２の副増幅回路、並びに上記主増幅回路のそれぞれが電流源を有する請求項１、２又は３に記載の増幅器。
- 請求項１、２、３又は４に規定された増幅器と、
上記第１の入力端子に接続された第１のコンデンサと、
上記第２の入力端子に接続された第２のコンデンサと、
を有するサンプルアンドホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15117798A JP4039737B2 (ja) | 1998-06-01 | 1998-06-01 | 増幅器及びサンプルアンドホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15117798A JP4039737B2 (ja) | 1998-06-01 | 1998-06-01 | 増幅器及びサンプルアンドホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345497A JPH11345497A (ja) | 1999-12-14 |
| JP4039737B2 true JP4039737B2 (ja) | 2008-01-30 |
Family
ID=15512995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15117798A Expired - Fee Related JP4039737B2 (ja) | 1998-06-01 | 1998-06-01 | 増幅器及びサンプルアンドホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039737B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368592A (ja) | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
| JP4046015B2 (ja) * | 2002-06-07 | 2008-02-13 | セイコーエプソン株式会社 | 電子回路、電子装置、電気光学装置及び電子機器 |
| JP4039315B2 (ja) * | 2002-06-07 | 2008-01-30 | セイコーエプソン株式会社 | 電子回路、電子装置、電気光学装置及び電子機器 |
-
1998
- 1998-06-01 JP JP15117798A patent/JP4039737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345497A (ja) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480178B1 (en) | Amplifier circuit and liquid-crystal display unit using the same | |
| JP4319413B2 (ja) | 演算増幅器の高デューティサイクルオフセット補償 | |
| US7057459B2 (en) | Semiconductor integrated circuit | |
| JP4407881B2 (ja) | バッファ回路及びドライバｉｃ | |
| US20080246543A1 (en) | Common mode feedback for large output swing and low differential error | |
| US8493099B2 (en) | Sample and hold circuit and method for controlling same | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| US7626428B2 (en) | Buffer circuit with reduced power consumption | |
| JPH08222966A (ja) | サンプル・ホールド回路 | |
| US5883535A (en) | Slew rate controllable amplification circuit | |
| JPS61273796A (ja) | サンプルホ−ルド回路装置 | |
| JPH1013166A (ja) | 出力回路 | |
| US20060017465A1 (en) | Buffer | |
| JP4039737B2 (ja) | 増幅器及びサンプルアンドホールド回路 | |
| JPH04286408A (ja) | 増幅回路 | |
| KR987001154A (ko) | 증폭기 | |
| JPH0541651A (ja) | 容量負荷駆動用半導体集積回路装置 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JP3979720B2 (ja) | サンプルアンドホールド回路 | |
| JP3370169B2 (ja) | 出力回路 | |
| JP3916274B2 (ja) | サンプルホールド回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| KR20000048166A (ko) | 아날로그 버퍼 회로 및 액정 표시 장치 | |
| JP2605603Y2 (ja) | 半導体集積回路 | |
| JP3047828B2 (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071003 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |