JP4039315B2 - 電子回路、電子装置、電気光学装置及び電子機器 - Google Patents
電子回路、電子装置、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4039315B2 JP4039315B2 JP2003157391A JP2003157391A JP4039315B2 JP 4039315 B2 JP4039315 B2 JP 4039315B2 JP 2003157391 A JP2003157391 A JP 2003157391A JP 2003157391 A JP2003157391 A JP 2003157391A JP 4039315 B2 JP4039315 B2 JP 4039315B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electro
- circuit
- optical device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 49
- 238000010586 diagram Methods 0.000 description 14
- 230000000295 complement effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路、電子装置及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、有機ＥＬ素子を用いた電気光学装置が注目されている。有機ＥＬ素子は自発光素子であって、バックライトが不要なため、低消費電力、高視野角、高コントラスト比の表示装置を実現することができるものと期待されている。
【０００３】
有機ＥＬ素子の輝度階調に応じたデータ信号を各画素回路に供給するデータ線駆動回路を備えている。データ線駆動回路は、画像データを出力するコントローラと接続されている。データ線駆動回路は、データ線を介して各画素回路と接続された複数の単一ラインドライバを備えている。各単一ラインドライバは、コントローラから出力される画像データに基づいてデータ信号を生成し、その生成されたデータ信号を画素回路に供給する。画素回路は、前記データ信号に基づいて有機ＥＬ素子の輝度階調を制御する駆動電流を前記有機ＥＬ素子に供給するようになっている（例えば、特許文献１を参照）。
【０００４】
有機ＥＬ素子、液晶素子、電気泳動素子、あるいは電子放出素子等の電気光学素子を備えた電気光学装置においては、その大型化・高精細化が進むにつれて寄生容量などによる動作遅延が問題となる。特に、データ信号をデータ電流として供給する方式を採用した電気光学装置の場合は、この問題が顕著となる。つまり、データ線の配線容量によっては、各画素回路に供給されるデータ電流が、所定の書き込み期間内に精度良く供給されない場合がある。その結果、画素回路におけるデータ電流の書き込み動作が遅延してしまい、電気光学素子の正確な階調が得られない。
【０００５】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００６】
【発明が解決しようとする課題】
本発明の一つの目的は、上記問題点を解消するのに適した電子回路、電子装置、電気光学装置及び電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１の電子回路は、第１のトランジスタと、前記第１のトランジスタの第１のゲートに接続された第１の容量素子と、前記第１の容量素子と前記第１のゲートとの電気的な接続を制御する第２のトランジスタと、前記第１のゲートに接続された第２の容量素子と、前記第２の容量素子と前記第１のゲートとの電気的な接続を制御する第３のトランジスタと、前記第１の容量素子に保持された電荷量に応じて導通状態が設定される第４のトランジスタと、前記第２の容量素子に保持された電荷量に応じて導通状態が設定される第５のトランジスタとを備えたことを特徴とする。
上記の電子回路において、前記第２のトランジスタがオフ状態となる期間の少なくとも一部において、前記第３のトランジスタはオン状態となることが好ましい。
上記の電子回路において、入力信号として前記第１のトランジスタのソースとドレインの間を流れる電流信号が供給されることが好ましい。
上記の電子回路において、前記第４のトランジスタと前記第５のトランジスタとはともに前記第１のトランジスタとカレントミラー回路を構成することが好ましい。
上記の電子回路において、さらに前記第４のトランジスタの導通状態に応じた電流レベルを有する電流が流れる第６のトランジスタと、前記第５のトランジスタの導通状態に応じた電流レベルを有する電流が流れる第７のトランジスタとを含んでもよい。
上記の電子回路において、前記第２のトランジスタがオフ状態となっている期間の少なくとも一部において前記第６のトランジスタはオン状態となり、前記第３のトランジスタがオフ状態となっている期間の少なくとも一部において、前記第７のトランジスタはオン状態となっていることが好ましい。
上記の電子回路において、さらに前記第２のトランジスタと同一の信号によって制御される第８のトランジスタと、前記第３のトランジスタと同一の信号によって制御される第９のトランジスタとを含むことが好ましい。
本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線を駆動するデータ線駆動回路と、を含み、前記データ線駆動回路は、前記複数のデータ線の１つのデータ線に対して設けられた電子回路を含み、前記電子回路は、第１のトランジスタと、前記第１のトランジスタの第１のゲートに接続された第１の容量素子と、前記第１の容量素子と前記第１のゲートとの電気的な接続を制御する第２のトランジスタと、前記第１のゲートに接続された第２の容量素子と、前記第２の容量素子と前記第１のゲートとの電気的な接続を制御する第３のトランジスタと、前記第１の容量素子に保持された電荷量に応じて導通状態が設定される第４のトランジスタと、前記第２の容量素子に保持された電荷量に応じて導通状態が設定される第５のトランジスタと、を備えていることを特徴とする。
上記の電気光学装置において、前記電子回路は、前記１つのデータ線と前記第４のトランジスタとの電気的接続を制御する第６のトランジスタと、前記１つのデータ線と前記第５のトランジスタとの電気的接続を制御する第７のトランジスタと、を備えていることが好ましい。
上記の電気光学装置において、前記データ線駆動回路は前記複数のデータ線に電流信号を出力することが好ましい。
上記の電気光学装置において、前記複数の画素回路の各々は、前記電流信号によって導通状態が設定される駆動トランジスタと、前記導通状態に応じた電流レベルを有する駆動電流が供給される電気光学素子とを含むことが好ましい。
上記の電気光学装置において、前記電流信号はアナログ電流として供給されるようにしてもよい。
本発明の第１の電子回路は、第１の回路部と第２の回路部とを含み、第１の信号線から供給される入力信号に相対した出力信号を第２の信号線に出力するようにした電子回路であって、前記第１の回路部及び前記第２の回路部は、前記入力信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に応じて導通状態が決定される第１トランジスタと、前記容量素子と前記第１の信号線との接続を制御する第２トランジスタと、前記第１トランジスタと前記第２の信号線との接続を制御する第３トランジスタとを備えた。
これによれば、入力信号に相対した出力信号を出力するバッファ回路を構成することができる。
【０００８】
上記の電子回路において、前記出力信号は電流信号であってもよい。
上記の電子回路において、前記入力信号は電流信号であってもよい。
【０００９】
上記の電子回路において、前記第１の回路部の前記第２のトランジスタを介して前記第１の信号線と前記第１の回路部の容量素子とが電気的に接続されている時は、前記第２の回路部の前記容量素子と前記第１の信号線とは電気的に接続されていないようにすることが好ましい。
これによれば、入力信号をバッファ回路を構成する第１の回路と、第２の回路部とに交互に入力させることで、前記入力信号を確実に第１の回路と第２の回路とに入力させることができる。また、前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記入力信号を受け入れている期間を、前記第１の回路部及び前記第２の回路部のうち他方が前記第２の信号線に出力を行う期間として利用することができる。
【００１０】
上記の電子回路において、前記第１の回路部の前記第１のトランジスタと前記第２の信号線とが前記第１の回路部の前記第３のトランジスタを介して電気的に接続されている時は、前記第２の回路部の前記第１のトランジスタと前記第２の信号線とは電気的に接続されていないようにすることが好ましい。
これによれば、前記第１の回路と、第２の回路とから出力信号を交互に出力させることで入力信号に相対した出力信号を確実に出力させることができる。また、前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記第２の信号線に対して出力を行っている期間を、他方の回路部は、前記入力信号を受け入れる時間として利用できるため、時間を有効に利用することができる。
【００１１】
上記の電子回路において、前記両回路部の前記第１のトランジスタのうち少なくとも一つに対してカレントミラー回路を構成する第４のトランジスタを設けることが好ましい。
これによれば、簡易な回路でバッファ回路を構成することができる。従って、バッファ回路の小型化を図ることができる。
【００１２】
上記の電子回路において、前記第１の回路部及び前記第２の回路部の前記第１のトランジスタのそれぞれに対してカレントミラー回路を構成する第４のトランジスタを設けてもよい。
これによれば、簡易な回路でバッファ回路を構成することができる。従って、バッファ回路の小型化を図ることができる。
【００１３】
本発明の電子装置は、上記のいずれかに記載の電子回路と電子素子とを備えた。
これによれば、簡易な回路で構成されたバッファ回路と、そのバッファ回路から出力される出力信号に基づいて駆動する電子素子とを備えた電子装置を提供することができる。
上記の電子装置において、前記第２の信号線に接続された複数の単位回路を含み、前記複数の単位回路の少なくとも１つは、前記出力信号に基づいて前記電子素子を駆動するようにしてもよい。
【００１４】
これによれば、バッファ回路から出力される出力信号に基づいて、電子素子を駆動させることができる。
【００１５】
上記の電子装置において、前記複数の単位回路の各々に対して、少なくとも１つの電子素子が設けられ、前記各々が前記少なくとも１つの電子素子を駆動するようにしてもよい。
上記の電子装置において、前記電子素子は、例えば、電流駆動素子であってもよい。
上記の電子装置において、前記電子素子は電気光学素子であってもよい。
【００１６】
前記電流駆動素子あるいは前記電気光学素子としては、例えば、ＥＬ素子が挙げられる。前記ＥＬ（エレクトロルミネッセンス）素子としては、例えば、その発光層が有機材料で構成されているもの、すなわち、有機ＥＬ素子が挙げられる。
【００１７】
本発明の第３の電子回路は、複数の走査線と複数のデータ線との交差部に対応して画素回路が設けられた電気光学装置を駆動するために、前記複数のデータ線の各々に対して設けられた電子回路であって、前記電子回路は、第１の回路部と、第２の回路部と、を含み、前記第１の回路部及び前記第２の回路部の各々は、入力信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に応じて導通状態が設定される第１トランジスタと、前記容量素子と前記入力信号を伝送する入力信号線との接続を制御する第２トランジスタと、前記第１トランジスタと前記複数のデータ線の対応するデータ線との接続を制御する第３トランジスタと、を備えたことを特徴とする。
【００１８】
上記の電子回路において、前記第１の回路部の前記第２トランジスタを介して前記入力信号線と前記第１の回路部の前記容量素子とが接続されている時は、前記第２の回路部の前記容量素子と前記入力信号線とは接続されていないことが好ましい。
前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記入力信号を受け入れている期間を、前記第１の回路部及び前記第２の回路部のうち他方が前記対応するデータ線に出力を行う期間として利用することができる。
【００１９】
上記の電子回路において、前記第１の回路部の前記第１トランジスタと前記対応するデータ線が前記第１の回路部の前記第３トランジスタを介して接続されている時は、前記第２の回路部の前記第１トランジスタと前記対応するデータ線は接続されていないことが好ましい。
前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記対応するデータ線に対して出力を行っている期間を、他方の回路部は、前記入力信号を受け入れる時間として利用できるため、時間を有効に利用することができる。
【００２０】
本発明の第２の電気光学装置は、上記の電子回路を、前記複数のデータ線を駆動する駆動回路として備えている。
本発明の第１の電子機器は、上記の電子回路が実装されてなる。
本発明の第２の電子機器は、上記の電子装置あるいは、上記の電気光学装置が実装されてなる。
【００２１】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としてのアクティブマトリクス方式の有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図４は、バッファ回路の回路図である。
有機ＥＬディスプレイ１０は、コントローラ１１、表示パネル部１２、走査線駆動回路１３、及びデータ線駆動回路１４を備えている。
【００２２】
有機ＥＬディスプレイ１０のコントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２３】
コントローラ１１は、走査線駆動回路１３及びデータ線駆動回路１４を介して表示パネル部１２と電気的に接続されている。コントローラ１１は、走査線駆動回路１３及びデータ線駆動回路１４に表示パネル部１２にて表示を実行させるための画像データを出力する。
【００２４】
表示パネル部１２は、図２に示すように、発光層が有機材料で構成された電流駆動素子である電子素子あるいは電気光学素子としての有機ＥＬ素子１６を有する複数の単位回路としての画素回路１５がマトリクス状に配設されている。画素回路１５は、その行方向に延びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）を介して走査線駆動回路１３に接続されている。又、画素回路１５は、その列方向に延びる複数の第２の信号線としてのデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）を介してデータ線駆動回路１４に接続されている。
データ線Ｘｍと接続された該データ線Ｘｍを介してデータ線駆動回路１４からデータ電流Ｉｍが出力される。
【００２５】
画素回路１５は、前記データ線駆動回路１４から出力される駆動信号及び出力電流としてのデータ電流Ｉｍに応じて有機ＥＬ素子１６の輝度階調を制御する。詳述すると、画素回路１５は、図３に示したように、第１のスイッチングトランジスタ２１１、第２のスイッチングトランジスタ２１２、有機ＥＬ素子１６に供給する電流レベルを、その導通状態によって制御する駆動トランジスタ２１４、駆動トランジスタ２１４と有機ＥＬ素子１６との導通を制御する発光制御用トランジスタ２１３、及び容量素子２３０を含んでいる。
第１のスイッチングトランジスタ２１１及び第２のスイッチングトランジスタ２１２は、データ線ＸＭと容量素子２３０との導通を制御している。発光制御用トランジスタ２１３をオフ状態として、第１のスイッチングトランジスタ２１１及び第２のスイッチングトランジスタ２１２をオン状態とすることにより、駆動トランジスタ２１４及び第２のスイッチングトランジスタ２１２をデータ電流Ｉｍが通過し、これにより容量素子２３０にデータ電流Ｉｍに相応した電荷量が蓄積される。当該電荷量に基づいた電圧が駆動トランジスタ２１４のゲートに印加され、駆動トランジスタ２１４の導通状態が設定される。次に第１のスイッチングトランジスタ２１１及び第２のスイッチングトランジスタ２１２をオフ状態とし、発光制御用トランジスタ２１３をオン状態とすることにより、データ電流Ｉｍにより設定された駆動トランジスタ２１４の導通状態に応じた電流が有機ＥＬ素子１６に供給される。
【００２６】
走査線駆動回路１３は、コントローラ１１から出力された画像データに基づいて、表示パネル部１２に配設された複数の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査線信号を出力する。
【００２７】
データ線駆動回路１４は、図２に示すように、各データ線Ｘｍと接続された複数の単一ラインドライバ２０を備えている。各単一ラインドライバ２０は、その内部に電流生成回路２１と電子回路としてのバッファ回路２２とを備えている。
【００２８】
電流生成回路２１はコントローラ１１と接続され、該コントローラ１１から出力される画像データに基づいてアナログ電流を生成する。
バッファ回路２２は、前記電流生成回路２１と接続し、該電流生成回路２１にて生成されたアナログ電流とほぼ等しいデータ電流Ｉｍをデータ線Ｘｍを介して画素回路１５に、順次、出力する回路である。
【００２９】
詳述すると、バッファ回路２２は、図４に示すように、７個のトランジスタＴｒ１〜Ｔｒ７と、２個のコンデンサＣ１，Ｃ２とから構成されている。尚、本実施形態では、トランジスタＴｒ１〜Ｔｒ７はｎチャネルＦＥＴである。
【００３０】
第４トランジスタとしてのトランジスタＴｒ１は、ダイオード接続されている。トランジスタＴｒ１のドレインは、アナログ入力端子Ｐｉと接続されている。トランジスタＴｒ１のソースは接地されている。又、トランジスタＴｒ１のゲートは、第１の信号線としての入力信号線Ｌを介して、第２トランジスタとしてのトランジスタＴｒ２のドレインに接続されている。
【００３１】
トランジスタＴｒ２のゲートは第１入力ポートＳ１に接続されており、上述の第１制御信号φ１が入力される。トランジスタＴｒ２のソースは第１トランジスタとしてのトランジスタＴｒ３のゲートに接続している。又、トランジスタＴｒ２のソースとトランジスタＴｒ３のゲートとの間は、容量素子としての第１コンデンサＣ１を介して接地されている。
【００３２】
トランジスタＴｒ３のソースは接地されている。トランジスタＴｒ３のドレインは、第３トランジスタとしてのトランジスタＴｒ６のソースに接続している。トランジスタＴｒ３のドレインは、トランジスタＴｒ６を介してアナログ出力端子Ｐｏに接続されている。
【００３３】
そして、トランジスタＴｒ２，Ｔｒ３，及びＴｒ６と第１コンデンサＣ１で、第１の回路部としての第１のバッファ回路部３０が構成されている。
【００３４】
又、トランジスタＴｒ１のゲートは、入力信号線Ｌを介して、第２トランジスタとしてのトランジスタＴｒ４のドレインに接続されている。
トランジスタＴｒ４のゲートは第２入力ポートＳ２に接続され、上述の第３制御信号φ３が入力される。トランジスタＴｒ４のソースは、第１トランジスタとしてのトランジスタＴｒ５のゲートに接続している。又、トランジスタＴｒ４のソースとトランジスタＴｒ５のゲートとの間は、容量素子としての第２コンデンサＣ２を介して接地されている。
【００３５】
トランジスタＴｒ５のソースは接地されている。トランジスタＴｒ５のドレインは第３トランジスタとしてのトランジスタＴｒ７のソースに接続している。トランジスタＴｒ５のドレインは、トランジスタＴｒ７を介してアナログ出力端子Ｐｏに接続されている。アナログ出力端子Ｐｏはデータ線Ｘｍと接続されている。
【００３６】
そして、トランジスタＴｒ４，Ｔｒ５，Ｔｒ７と第２コンデンサＣ２とで第２の回路部としての第２のバッファ回路部４０が構成されている。
【００３７】
第１のバッファ回路部３０のトランジスタＴｒ６のゲートには、第３入力ポートＱ１が接続され、上述の第２制御信号φ２が入力される。同様に、トランジスタＴｒ７のゲートには、第４入力ポートＱ２が接続され、前記した第４制御信号φ４が入力される。
【００３８】
尚、トランジスタＴｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ７は、それぞれ、スイッチングトランジスタとして機能するトランジスタである。又、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５は、それぞれ、電流源として機能する駆動トランジスタである。
【００３９】
詳しくは、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５は、それぞれ、利得係数β１，β３，β５を有する。
トランジスタの利得係数βは、β＝（μＡＷ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ａはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
【００４０】
又、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５が飽和領域で動作するとき、それぞれに流れる電流ＩｏはＩｏ＝（１／２）β（Ｖｏ−Ｖｔｈ）2で表される。ここで、Ｖｏは、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５のゲート・ソース間の電圧である。ＶｔｈはトランジスタＴｒ１，Ｔｒ３，Ｔｒ５の閾値電圧である。尚、本実施形態では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５の閾値電圧Ｖｔｈは等しいと仮定している。
【００４１】
従って、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５から出力される電流の相対比はβ１：β３：β５で決まる。尚、本実施形態では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５の利得係数β１，β３，β５が等しい状態を例にしている。
【００４２】
次に、バッファ回路２２の作用について図５に従って説明する。
図５は、第１入力ポートＳ１にトランジスタＴｒ２をオン状態（この時、トランジスタＴｒ４をオフ状態とする）とする第１制御信号φ１が入力されたときのバッファ回路２２の等価回路である。このとき、第３入力ポートＱ１には、トランジスタＴｒ６をオフ状態にする第２制御信号φ２が入力されている。
【００４３】
図５に示す第１のバッファ回路部３０の等価回路は、トランジスタＴｒ１とトランジスタＴｒ３とでカレントミラー回路を構成する。尚、第１コンデンサＣ１はトランジスタＴｒ１のソース−ドレイン間に供給される入力信号に対応する電流値に相対する電荷量を保持するためのコンデンサとして作用する。従って、トランジスタＴｒ３のソース−ドレイン間には、アナログ入力端子Ｐｉに供給された前記入力信号に相応した電流レベルを有する電流が流れる。
【００４４】
続いて、トランジスタＴｒ６をオン状態とする第２制御信号φ２が第３入力ポートＱ１に入力される。すると、トランジスタＴｒ３にて生成された電流がアナログ出力端子Ｐｏから出力され、アナログ出力端子Ｐｏと接続された前記データ線Ｘｍを介してデータ電流Ｉｍが画素回路１５に供給される。
【００４５】
そして、前記のように、第１〜第４制御信号φ１〜φ４によって、第１及び第２のバッファ回路部３０，４０を交互に制御することによって電流生成回路２１にて生成されたアナログ電流が第１及び第２のバッファ回路部３０，４０に交互に入力される。
【００４６】
上述の実施形態の構成によれば、コントローラ１１からデータ線駆動回路１４への書き込み動作と、データ線駆動回路１４から画素回路１５への書き込み動作とを並列処理することが可能となる。そのため、データ線駆動回路１４を一つのバッファ部で構成する場合と比較して、実質的に書き込み期間を長くとることができるので、データ電流の書き込み動作をより精度良く安定的に行うことが可能となる。
【００４７】
次に、上述の実施形態で述べた構成と比較するために、８個のトランジスタトランジスタ７２〜７９と２個のコンデンサ８１，８２とから構成されているバッファ回路７０を図９に示した。
【００４８】
トランジスタ７２，７３はｎチャネルＦＥＴであって、スイッチングトランジスタとして機能する。第１及び第２のトランジスタ７２，７３の各ゲートは互いに接続され、第１制御信号φ１によってオン・オフ制御されるようになっている。トランジスタ７２のドレインは、アナログ信号入力端子Ｐに接続されている。トランジスタ７２のソースは、トランジスタ７３のドレインに接続されている。トランジスタ７３のソースは、コンデンサ８１と接続されている。コンデンサ８１の他方は、即ち、トランジスタ７３のソースと接続された電極とは反対の電極は接地されている。
【００４９】
トランジスタ７４は、ｎチャネルＦＥＴであって、コンデンサ８１に蓄積される電荷量に応じた電流を生成する駆動トランジスタとして機能する。トランジスタ７４のゲートは、トランジスタ７３のソースとコンデンサ８１との間に接続されている。トランジスタ７４のソースは接地されている。トランジスタ７４のドレインは、トランジスタ７３のドレインと接続されている。又、トランジスタ７４のドレインはトランジスタ７８を介してアナログ信号出力端子Ｑと接続されている。
【００５０】
トランジスタ７８のゲートは、第２制御信号φ２によってオン・オフ制御されるようになっている。そして、トランジスタ７２，７３，７４，７８とコンデンサ８１とで第１の電流出力型バッファ回路（以下、第１バッファ部）７１ａを構成する。
【００５１】
トランジスタ７５，７６はそれぞれ、ｎチャネルＦＥＴであって、スイッチングトランジスタとして機能する。又、トランジスタ７５，７６の各ゲートは、第３制御信号φ３によりオン・オフ制御されるようになっている。
【００５２】
トランジスタ７５のドレインはアナログ信号入力端子Ｐに接続されている。トランジスタ７５のソースはトランジスタ７６のドレインと接続されている。トランジスタ７６のソースは、コンデンサ８２と接続されている。コンデンサ８２の他方、即ち、トランジスタ７６のソースと接続された電極とは反対の電極は接地されている。
【００５３】
トランジスタ７７は、ｎチャネルＦＥＴであって、コンデンサ８２に蓄積される電荷量に応じた電流を生成する駆動トランジスタとして機能する。トランジスタ７７のゲートは、トランジスタ７６のドレインとコンデンサ８２との間に接続されている。トランジスタ７７のドレインはトランジスタ７６のドレインと接続されている。トランジスタ７７のドレインはトランジスタ７９を介してアナログ信号出力端子Ｑと接続されている。トランジスタ７９のゲートには第４制御信号φ４が入力され、制御信号φ４によってオン・オフ制御されるようになっている。
【００５４】
そして、トランジスタ７５，７６，７７，７９とコンデンサ８２とで第２の電流出力型バッファ回路（以下、第２バッファ部）７１ｂを構成する。そして、バッファ回路７０は第１バッファ部７１ａと第２バッファ部７１ｂとがアナログ入力端子Ｐ及びアナログ出力端子Ｑを介して接続されることで構成されている。
【００５５】
アナログ信号入力端子Ｐは、電流生成回路（図示略）と接続されている。アナログ信号入力端子Ｐには、コントローラから出力される画像データに応じてアナログ電流が入力される。アナログ信号出力端子Ｑは、データ線８５と接続され、バッファ回路７０から出力された前記アナログ電流とほぼ等しいデータ電流Ｉｍがデータ線８５を介して画素回路（図示略）に出力されるようになっている。
【００５６】
又、前記第１バッファ部７１ａの第１制御信号φ１と第２バッファ部７１ｂの第３制御信号φ３は、相補的な信号である。更に、第１バッファ部７１ａの第２制御信号φ２と第２バッファ部７１ｂの第４制御信号φ４は、相補的な信号である。
又、第１制御信号φ１によってトランジスタ７２，７３をオンさせているとき、第２制御信号φ２は、トランジスタ７８をオフさせる信号である。反対に、第１制御信号φ１によってトランジスタ７２，７３をオフさせているとき、第２制御信号φ２は、トランジスタ７８をオンさせる信号である。同様に、第３制御信号φ３によってトランジスタ７５，７６をオンさせているとき、第４制御信号φ４は、トランジスタ７９をオフさせる信号である。反対に、第３制御信号φ３によってトランジスタ７５，７６をオフさせているとき、第４制御信号φ４は、トランジスタ７９をオンさせる信号である。
【００５７】
図１０は、トランジスタ７２，７３をオン状態（即ち、トランジスタ７５，７６をオフ状態とする）とする第１制御信号φ１が入力されたときの第１バッファ部７１ａの等価回路図である。このとき、トランジスタ７８はオフ状態となっている。図１０に示された第１バッファ部７１ａは、前記電流生成回路にて生成されたアナログ電流に対する電荷量を第１のコンデンサ８１に蓄積する。そして、コンデンサ８１に蓄積された電荷量に応じた駆動電圧Ｖ１がトランジスタ７４のゲート−ソース間に印加されることで、トランジスタ７４が前記アナログ電流（データ電流）Ｉｍとほぼ等しい電流を流す電流源となる。
【００５８】
続いて、トランジスタ７２，７３をオフ状態（即ち、トランジスタ７５，７６をオン状態とする）とする第１制御信号φ１が入力されるとともに、トランジスタ７８をオン状態にする第２制御信号φ２が入力される。図１１はトランジスタ７８をオン状態にする第２制御信号φ２が入力されたときの第１バッファ回路部７１ａの等価回路図である。従って、図１１に示すように、トランジスタ７４にて生成されたデータ電流Ｉｍが前記アナログ出力端子Ｑを介してデータ線８５に出力される。
【００５９】
このとき、第２バッファ部７１ｂにおいては、トランジスタ７５，７６をオン状態にする第３制御信号φ３が入力されて、電流生成回路から出力されたアナログ電流を、アナログ入力端子Ｐを介してコンデンサ８２に充電するようになっている。
【００６０】
そして、前記電流生成回路にて生成されたアナログ電流が、第１及び第２バッファ部７１ａ，７１ｂに交互に入力されることよって、電流生成回路にて生成されたデータ電流が、順次、データ線８５を介して画素回路に出力されることとなる。
【００６１】
しかしながら、バッファ回路７０の回路は、図８から明らかなように、図４に示した構成に比べて、トランジスタの数（８個）が多く複雑なものであり、データ線駆動回路のレイアウトスペースが必要となる。
【００６２】
上記実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。
【００６３】
（１）本実施形態の図４の示した構成では、７個のトランジスタＴｒ１〜Ｔｒ７と２個の第１及び第２コンデンサＣ１，Ｃ２とでバッファ回路２２を構成した。従って、図９に示した構成よりトランジスタの数を１個少なくすることができる。その結果、バッファ回路の構成を簡易にすることができるとともに、データ線駆動回路１４を小型化することができる。
【００６４】
（２）本実施形態では、バッファ回路２２の第１入力ポートＳ１及び第２入力ポートＳ２に、それぞれトランジスタＴｒ２とトランジスタＴｒ４とを交互にオン・オフ制御させる相補的な第１制御信号φ１、第３制御信号φ３を、それぞれ、入力させるようにした。又、第３入力ポートＱ１及び第４入力ポートＱ４にそれぞれトランジスタＴｒ６，Ｔｒ７を交互にオン・オフ制御させる相補的な第２制御信号φ２、第４制御信号φ４をそれぞれ入力させるようにした。従って、 第１のバッファ回路部３０及び第２のバッファ回路部４０のうちいずれか一方が、入力信号を受け入れている期間を、第１のバッファ回路部３０及び第２のバッファ回路部４０のうち他方がデータ線Ｘｍに出力を行う期間として利用することができる。
【００６５】
また、第１のバッファ回路部３０及び第２のバッファ回路部４０のうちいずれか一方がデータ線Ｘｍに出力を行っている期間を、第１のバッファ回路部３０及び第２のバッファ回路部４０のうち他方が入力信号を受け入れる時間として利用できるため、時間を有効に利用することができる。
したがって、バッファ回路２２に対する入力信号の書き込み時間を確保するとともに、画素回路へのデータ電流Ｉｍの書き込み時間を確保することができる。
【００６６】
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図５及び図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００６７】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット５３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット５３は前記実施形態と同様な効果を発揮する。この結果、より簡易な回路で構成されることができるデータ線駆動回路のバッファ回路を備えたモバイル型パーソナルコンピュータ５０を提供することができる。
【００６８】
図７は、携帯電話の構成を示す斜視図を示す。図７において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、前記有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット６４は前記実施形態と同様な効果を発揮する。この結果、より簡易な回路で構成されることができるデータ線駆動回路のバッファ回路を備えた携帯電話６０を提供することができる。
【００６９】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
上記実施形態では、トランジスタＴｒ１を１組の第１及び第２のバッファ回路部３０，４０で共用するようにした。これを、図８に示すように、トランジスタＴｒ１を２組以上の第１及び第２のバッファ回路部３０，４０で共用するような構成をとれば、データ線駆動回路１４を構成するトランジスタ数をさらに削減することができる。このとき、各第１及び第２のバッファ回路部３０，４０のトランジスタＴｒ２，Ｔｒ４の入力ポートＳ１，Ｓ２に入力される第１及び第３制御信号φ１，φ３を、オン・オフ制御することで、電流生成回路２１にて生成されたアナログ電流を、各第１及び第２のバッファ回路部３０，４０に入力させるようにする。
【００７０】
例えば、データ線Ｘｍが２００本ある表示パネル部１２において、データ線Ｘｍごとにバッファ回路２２を個別に設ける構成をとった際、図９に示した構成を適用した場合は、２００本分のバッファ回路２２に含まれる総トランジスタ数が８×２００＝１６００個となるのに対し、図４に示した構成を適用した場合はトランジスタＴｒ１を複数の第１及び第２のバッファ回路部３０，４０で共用すれば総トランジスタ数が１＋６×２００＝１２０１個となり、トランジスタ数が約２５％削減される。トランジスタの削減比率はデータ線Ｘｍの本数が増えれば増えるほど大きくなる。そのため、データ線駆動回路１４を小型化することができる。
【００７１】
上記実施形態では、アクティブマトリクス方式の有機ＥＬディスプレイ１０を用いたが、これをパッシブマトリクス方式のＥＬ素子ディスプレイに適応してもよい。
【００７２】
上記実施形態では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５の利得係数β１，β３，β５をほぼ等しくなるようにした。これを、第１、第３、及び第５のトランジスタＴｒ１，Ｔｒ３，Ｔｒ５の利得係数β１，β３，β５をそれぞれ異なるようにしてもよい。このようにすることによって、カラー有機ディスプレイにおいて、有機ＥＬ素子１６の特性が赤、緑、青といった色によって異なる場合、対応するデータ線に接続されたバッファ回路についてそれぞれその利得係数βを変更すれば適宜、色バランス等の調整を行うことができる。
【００７３】
上記実施形態では、電流駆動素子として有機ＥＬ素子１６を用いたが、これを他の電流駆動素子に適応してもよい。例えば、ＬＥＤやＦＥＤ等の発光素子のような電流駆動素子に適応してもよい。
【００７４】
上記実施形態では、電気光学装置として、有機ＥＬ素子１６を有する画素回路１５を用いた有機ＥＬディスプレイ１０に適応したが、これを、発光層が無機材料で構成された無機ＥＬ素子を有する画素回路を用いたディスプレイに適応してもよい。
さらには、液晶素子、電気泳動素子、電子放出素子等の電気光学素子を備えた電気光学装置であっても、電流を用いてデータ書き込みを行う電気光学装置である場合は適用できる。
【００７５】
上記実施形態では、アナログ入力端子Ｐｉに入力されるアナログ信号はアナログ電流であって、そのアナログ電流とほぼ等しいデータ電流を生成するカレントミラー回路を構成するための第１トランジスタＴｒを備えた。これを、アナログ入力端子Ｐｉに入力されるアナログ信号がアナログ電圧であって、そのアナログ電圧に相対したデータ電流を生成させる場合は、第１トランジスタＴｒをなくすことができる。このようにすることによって、バッファ回路をより簡易にすることができる。
【図面の簡単な説明】
【図１】 第１実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】 表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】 第１実施形態に適用可能な画素回路を示した図である。
【図４】 第１実施形態のバッファ回路の回路図である。
【図５】 第１実施形態の第１のバッファ回路部の等価回路図である。
【図６】 第２実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】 第２実施形態を説明するための携帯電話の構成を示す斜視図である。
【図８】 第１のトランジスタＴｒ１を２個以上のバッファ回路で共用する構成をしたバッファ回路の回路図である。
【図９】 図４に示した構成と比較するためのバッファ回路の回路図である。
【図１０】 図９に示した構成における第１バッファ部の等価回路図である。
【図１１】 図９に示した構成における第１バッファ部の等価回路図である。
【符号の説明】
Ｃ１ 容量素子としての第１コンデンサ
Ｃ２ 容量素子としての第２コンデンサ
Ｉｍ アナログ信号あるいは出力電流としてのデータ電流
Ｌ 第１の信号線としての入力信号線
Ｔｒ１ 第４トランジスタとしてのトランジスタ
Ｔｒ２ 第２トランジスタとしてのトランジスタ
Ｔｒ３ 第１トランジスタとしてのトランジスタ
Ｔｒ４ 第２トランジスタとしてのトランジスタ
Ｔｒ５ 第１トランジスタとしてのトランジスタ
Ｔｒ６ 第３トランジスタとしてのトランジスタ
Ｔｒ７ 第３トランジスタとしてのトランジスタ
Ｖｏ 出力電圧としての駆動電圧
Ｘｍ 第２の信号線としてのデータ線
１０ 電気光学装置としての有機ＥＬディスプレイ
１４ 駆動回路としてのデータ線駆動回路
１５ 単位回路としての画素回路
１６ 電流駆動素子としての有機ＥＬ素子
２２ 電子回路としてのバッファ回路
３０ 第１のバッファ回路部
４０ 第２のバッファ回路部
５０，６０ 電子機器
【発明の属する技術分野】
本発明は、電子回路、電子装置及び電子機器に関するものである。
【０００２】
【従来の技術】
近年、有機ＥＬ素子を用いた電気光学装置が注目されている。有機ＥＬ素子は自発光素子であって、バックライトが不要なため、低消費電力、高視野角、高コントラスト比の表示装置を実現することができるものと期待されている。
【０００３】
有機ＥＬ素子の輝度階調に応じたデータ信号を各画素回路に供給するデータ線駆動回路を備えている。データ線駆動回路は、画像データを出力するコントローラと接続されている。データ線駆動回路は、データ線を介して各画素回路と接続された複数の単一ラインドライバを備えている。各単一ラインドライバは、コントローラから出力される画像データに基づいてデータ信号を生成し、その生成されたデータ信号を画素回路に供給する。画素回路は、前記データ信号に基づいて有機ＥＬ素子の輝度階調を制御する駆動電流を前記有機ＥＬ素子に供給するようになっている（例えば、特許文献１を参照）。
【０００４】
有機ＥＬ素子、液晶素子、電気泳動素子、あるいは電子放出素子等の電気光学素子を備えた電気光学装置においては、その大型化・高精細化が進むにつれて寄生容量などによる動作遅延が問題となる。特に、データ信号をデータ電流として供給する方式を採用した電気光学装置の場合は、この問題が顕著となる。つまり、データ線の配線容量によっては、各画素回路に供給されるデータ電流が、所定の書き込み期間内に精度良く供給されない場合がある。その結果、画素回路におけるデータ電流の書き込み動作が遅延してしまい、電気光学素子の正確な階調が得られない。
【０００５】
【特許文献１】
国際公開第ＷＯ９８／３６４０７号パンフレット
【０００６】
【発明が解決しようとする課題】
本発明の一つの目的は、上記問題点を解消するのに適した電子回路、電子装置、電気光学装置及び電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の第１の電子回路は、第１のトランジスタと、前記第１のトランジスタの第１のゲートに接続された第１の容量素子と、前記第１の容量素子と前記第１のゲートとの電気的な接続を制御する第２のトランジスタと、前記第１のゲートに接続された第２の容量素子と、前記第２の容量素子と前記第１のゲートとの電気的な接続を制御する第３のトランジスタと、前記第１の容量素子に保持された電荷量に応じて導通状態が設定される第４のトランジスタと、前記第２の容量素子に保持された電荷量に応じて導通状態が設定される第５のトランジスタとを備えたことを特徴とする。
上記の電子回路において、前記第２のトランジスタがオフ状態となる期間の少なくとも一部において、前記第３のトランジスタはオン状態となることが好ましい。
上記の電子回路において、入力信号として前記第１のトランジスタのソースとドレインの間を流れる電流信号が供給されることが好ましい。
上記の電子回路において、前記第４のトランジスタと前記第５のトランジスタとはともに前記第１のトランジスタとカレントミラー回路を構成することが好ましい。
上記の電子回路において、さらに前記第４のトランジスタの導通状態に応じた電流レベルを有する電流が流れる第６のトランジスタと、前記第５のトランジスタの導通状態に応じた電流レベルを有する電流が流れる第７のトランジスタとを含んでもよい。
上記の電子回路において、前記第２のトランジスタがオフ状態となっている期間の少なくとも一部において前記第６のトランジスタはオン状態となり、前記第３のトランジスタがオフ状態となっている期間の少なくとも一部において、前記第７のトランジスタはオン状態となっていることが好ましい。
上記の電子回路において、さらに前記第２のトランジスタと同一の信号によって制御される第８のトランジスタと、前記第３のトランジスタと同一の信号によって制御される第９のトランジスタとを含むことが好ましい。
本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線を駆動するデータ線駆動回路と、を含み、前記データ線駆動回路は、前記複数のデータ線の１つのデータ線に対して設けられた電子回路を含み、前記電子回路は、第１のトランジスタと、前記第１のトランジスタの第１のゲートに接続された第１の容量素子と、前記第１の容量素子と前記第１のゲートとの電気的な接続を制御する第２のトランジスタと、前記第１のゲートに接続された第２の容量素子と、前記第２の容量素子と前記第１のゲートとの電気的な接続を制御する第３のトランジスタと、前記第１の容量素子に保持された電荷量に応じて導通状態が設定される第４のトランジスタと、前記第２の容量素子に保持された電荷量に応じて導通状態が設定される第５のトランジスタと、を備えていることを特徴とする。
上記の電気光学装置において、前記電子回路は、前記１つのデータ線と前記第４のトランジスタとの電気的接続を制御する第６のトランジスタと、前記１つのデータ線と前記第５のトランジスタとの電気的接続を制御する第７のトランジスタと、を備えていることが好ましい。
上記の電気光学装置において、前記データ線駆動回路は前記複数のデータ線に電流信号を出力することが好ましい。
上記の電気光学装置において、前記複数の画素回路の各々は、前記電流信号によって導通状態が設定される駆動トランジスタと、前記導通状態に応じた電流レベルを有する駆動電流が供給される電気光学素子とを含むことが好ましい。
上記の電気光学装置において、前記電流信号はアナログ電流として供給されるようにしてもよい。
本発明の第１の電子回路は、第１の回路部と第２の回路部とを含み、第１の信号線から供給される入力信号に相対した出力信号を第２の信号線に出力するようにした電子回路であって、前記第１の回路部及び前記第２の回路部は、前記入力信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に応じて導通状態が決定される第１トランジスタと、前記容量素子と前記第１の信号線との接続を制御する第２トランジスタと、前記第１トランジスタと前記第２の信号線との接続を制御する第３トランジスタとを備えた。
これによれば、入力信号に相対した出力信号を出力するバッファ回路を構成することができる。
【０００８】
上記の電子回路において、前記出力信号は電流信号であってもよい。
上記の電子回路において、前記入力信号は電流信号であってもよい。
【０００９】
上記の電子回路において、前記第１の回路部の前記第２のトランジスタを介して前記第１の信号線と前記第１の回路部の容量素子とが電気的に接続されている時は、前記第２の回路部の前記容量素子と前記第１の信号線とは電気的に接続されていないようにすることが好ましい。
これによれば、入力信号をバッファ回路を構成する第１の回路と、第２の回路部とに交互に入力させることで、前記入力信号を確実に第１の回路と第２の回路とに入力させることができる。また、前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記入力信号を受け入れている期間を、前記第１の回路部及び前記第２の回路部のうち他方が前記第２の信号線に出力を行う期間として利用することができる。
【００１０】
上記の電子回路において、前記第１の回路部の前記第１のトランジスタと前記第２の信号線とが前記第１の回路部の前記第３のトランジスタを介して電気的に接続されている時は、前記第２の回路部の前記第１のトランジスタと前記第２の信号線とは電気的に接続されていないようにすることが好ましい。
これによれば、前記第１の回路と、第２の回路とから出力信号を交互に出力させることで入力信号に相対した出力信号を確実に出力させることができる。また、前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記第２の信号線に対して出力を行っている期間を、他方の回路部は、前記入力信号を受け入れる時間として利用できるため、時間を有効に利用することができる。
【００１１】
上記の電子回路において、前記両回路部の前記第１のトランジスタのうち少なくとも一つに対してカレントミラー回路を構成する第４のトランジスタを設けることが好ましい。
これによれば、簡易な回路でバッファ回路を構成することができる。従って、バッファ回路の小型化を図ることができる。
【００１２】
上記の電子回路において、前記第１の回路部及び前記第２の回路部の前記第１のトランジスタのそれぞれに対してカレントミラー回路を構成する第４のトランジスタを設けてもよい。
これによれば、簡易な回路でバッファ回路を構成することができる。従って、バッファ回路の小型化を図ることができる。
【００１３】
本発明の電子装置は、上記のいずれかに記載の電子回路と電子素子とを備えた。
これによれば、簡易な回路で構成されたバッファ回路と、そのバッファ回路から出力される出力信号に基づいて駆動する電子素子とを備えた電子装置を提供することができる。
上記の電子装置において、前記第２の信号線に接続された複数の単位回路を含み、前記複数の単位回路の少なくとも１つは、前記出力信号に基づいて前記電子素子を駆動するようにしてもよい。
【００１４】
これによれば、バッファ回路から出力される出力信号に基づいて、電子素子を駆動させることができる。
【００１５】
上記の電子装置において、前記複数の単位回路の各々に対して、少なくとも１つの電子素子が設けられ、前記各々が前記少なくとも１つの電子素子を駆動するようにしてもよい。
上記の電子装置において、前記電子素子は、例えば、電流駆動素子であってもよい。
上記の電子装置において、前記電子素子は電気光学素子であってもよい。
【００１６】
前記電流駆動素子あるいは前記電気光学素子としては、例えば、ＥＬ素子が挙げられる。前記ＥＬ（エレクトロルミネッセンス）素子としては、例えば、その発光層が有機材料で構成されているもの、すなわち、有機ＥＬ素子が挙げられる。
【００１７】
本発明の第３の電子回路は、複数の走査線と複数のデータ線との交差部に対応して画素回路が設けられた電気光学装置を駆動するために、前記複数のデータ線の各々に対して設けられた電子回路であって、前記電子回路は、第１の回路部と、第２の回路部と、を含み、前記第１の回路部及び前記第２の回路部の各々は、入力信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に応じて導通状態が設定される第１トランジスタと、前記容量素子と前記入力信号を伝送する入力信号線との接続を制御する第２トランジスタと、前記第１トランジスタと前記複数のデータ線の対応するデータ線との接続を制御する第３トランジスタと、を備えたことを特徴とする。
【００１８】
上記の電子回路において、前記第１の回路部の前記第２トランジスタを介して前記入力信号線と前記第１の回路部の前記容量素子とが接続されている時は、前記第２の回路部の前記容量素子と前記入力信号線とは接続されていないことが好ましい。
前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記入力信号を受け入れている期間を、前記第１の回路部及び前記第２の回路部のうち他方が前記対応するデータ線に出力を行う期間として利用することができる。
【００１９】
上記の電子回路において、前記第１の回路部の前記第１トランジスタと前記対応するデータ線が前記第１の回路部の前記第３トランジスタを介して接続されている時は、前記第２の回路部の前記第１トランジスタと前記対応するデータ線は接続されていないことが好ましい。
前記第１の回路部及び前記第２の回路部のうちいずれか一方が、前記対応するデータ線に対して出力を行っている期間を、他方の回路部は、前記入力信号を受け入れる時間として利用できるため、時間を有効に利用することができる。
【００２０】
本発明の第２の電気光学装置は、上記の電子回路を、前記複数のデータ線を駆動する駆動回路として備えている。
本発明の第１の電子機器は、上記の電子回路が実装されてなる。
本発明の第２の電子機器は、上記の電子装置あるいは、上記の電気光学装置が実装されてなる。
【００２１】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としてのアクティブマトリクス方式の有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。図４は、バッファ回路の回路図である。
有機ＥＬディスプレイ１０は、コントローラ１１、表示パネル部１２、走査線駆動回路１３、及びデータ線駆動回路１４を備えている。
【００２２】
有機ＥＬディスプレイ１０のコントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２３】
コントローラ１１は、走査線駆動回路１３及びデータ線駆動回路１４を介して表示パネル部１２と電気的に接続されている。コントローラ１１は、走査線駆動回路１３及びデータ線駆動回路１４に表示パネル部１２にて表示を実行させるための画像データを出力する。
【００２４】
表示パネル部１２は、図２に示すように、発光層が有機材料で構成された電流駆動素子である電子素子あるいは電気光学素子としての有機ＥＬ素子１６を有する複数の単位回路としての画素回路１５がマトリクス状に配設されている。画素回路１５は、その行方向に延びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）を介して走査線駆動回路１３に接続されている。又、画素回路１５は、その列方向に延びる複数の第２の信号線としてのデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）を介してデータ線駆動回路１４に接続されている。
データ線Ｘｍと接続された該データ線Ｘｍを介してデータ線駆動回路１４からデータ電流Ｉｍが出力される。
【００２５】
画素回路１５は、前記データ線駆動回路１４から出力される駆動信号及び出力電流としてのデータ電流Ｉｍに応じて有機ＥＬ素子１６の輝度階調を制御する。詳述すると、画素回路１５は、図３に示したように、第１のスイッチングトランジスタ２１１、第２のスイッチングトランジスタ２１２、有機ＥＬ素子１６に供給する電流レベルを、その導通状態によって制御する駆動トランジスタ２１４、駆動トランジスタ２１４と有機ＥＬ素子１６との導通を制御する発光制御用トランジスタ２１３、及び容量素子２３０を含んでいる。
第１のスイッチングトランジスタ２１１及び第２のスイッチングトランジスタ２１２は、データ線ＸＭと容量素子２３０との導通を制御している。発光制御用トランジスタ２１３をオフ状態として、第１のスイッチングトランジスタ２１１及び第２のスイッチングトランジスタ２１２をオン状態とすることにより、駆動トランジスタ２１４及び第２のスイッチングトランジスタ２１２をデータ電流Ｉｍが通過し、これにより容量素子２３０にデータ電流Ｉｍに相応した電荷量が蓄積される。当該電荷量に基づいた電圧が駆動トランジスタ２１４のゲートに印加され、駆動トランジスタ２１４の導通状態が設定される。次に第１のスイッチングトランジスタ２１１及び第２のスイッチングトランジスタ２１２をオフ状態とし、発光制御用トランジスタ２１３をオン状態とすることにより、データ電流Ｉｍにより設定された駆動トランジスタ２１４の導通状態に応じた電流が有機ＥＬ素子１６に供給される。
【００２６】
走査線駆動回路１３は、コントローラ１１から出力された画像データに基づいて、表示パネル部１２に配設された複数の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査線信号を出力する。
【００２７】
データ線駆動回路１４は、図２に示すように、各データ線Ｘｍと接続された複数の単一ラインドライバ２０を備えている。各単一ラインドライバ２０は、その内部に電流生成回路２１と電子回路としてのバッファ回路２２とを備えている。
【００２８】
電流生成回路２１はコントローラ１１と接続され、該コントローラ１１から出力される画像データに基づいてアナログ電流を生成する。
バッファ回路２２は、前記電流生成回路２１と接続し、該電流生成回路２１にて生成されたアナログ電流とほぼ等しいデータ電流Ｉｍをデータ線Ｘｍを介して画素回路１５に、順次、出力する回路である。
【００２９】
詳述すると、バッファ回路２２は、図４に示すように、７個のトランジスタＴｒ１〜Ｔｒ７と、２個のコンデンサＣ１，Ｃ２とから構成されている。尚、本実施形態では、トランジスタＴｒ１〜Ｔｒ７はｎチャネルＦＥＴである。
【００３０】
第４トランジスタとしてのトランジスタＴｒ１は、ダイオード接続されている。トランジスタＴｒ１のドレインは、アナログ入力端子Ｐｉと接続されている。トランジスタＴｒ１のソースは接地されている。又、トランジスタＴｒ１のゲートは、第１の信号線としての入力信号線Ｌを介して、第２トランジスタとしてのトランジスタＴｒ２のドレインに接続されている。
【００３１】
トランジスタＴｒ２のゲートは第１入力ポートＳ１に接続されており、上述の第１制御信号φ１が入力される。トランジスタＴｒ２のソースは第１トランジスタとしてのトランジスタＴｒ３のゲートに接続している。又、トランジスタＴｒ２のソースとトランジスタＴｒ３のゲートとの間は、容量素子としての第１コンデンサＣ１を介して接地されている。
【００３２】
トランジスタＴｒ３のソースは接地されている。トランジスタＴｒ３のドレインは、第３トランジスタとしてのトランジスタＴｒ６のソースに接続している。トランジスタＴｒ３のドレインは、トランジスタＴｒ６を介してアナログ出力端子Ｐｏに接続されている。
【００３３】
そして、トランジスタＴｒ２，Ｔｒ３，及びＴｒ６と第１コンデンサＣ１で、第１の回路部としての第１のバッファ回路部３０が構成されている。
【００３４】
又、トランジスタＴｒ１のゲートは、入力信号線Ｌを介して、第２トランジスタとしてのトランジスタＴｒ４のドレインに接続されている。
トランジスタＴｒ４のゲートは第２入力ポートＳ２に接続され、上述の第３制御信号φ３が入力される。トランジスタＴｒ４のソースは、第１トランジスタとしてのトランジスタＴｒ５のゲートに接続している。又、トランジスタＴｒ４のソースとトランジスタＴｒ５のゲートとの間は、容量素子としての第２コンデンサＣ２を介して接地されている。
【００３５】
トランジスタＴｒ５のソースは接地されている。トランジスタＴｒ５のドレインは第３トランジスタとしてのトランジスタＴｒ７のソースに接続している。トランジスタＴｒ５のドレインは、トランジスタＴｒ７を介してアナログ出力端子Ｐｏに接続されている。アナログ出力端子Ｐｏはデータ線Ｘｍと接続されている。
【００３６】
そして、トランジスタＴｒ４，Ｔｒ５，Ｔｒ７と第２コンデンサＣ２とで第２の回路部としての第２のバッファ回路部４０が構成されている。
【００３７】
第１のバッファ回路部３０のトランジスタＴｒ６のゲートには、第３入力ポートＱ１が接続され、上述の第２制御信号φ２が入力される。同様に、トランジスタＴｒ７のゲートには、第４入力ポートＱ２が接続され、前記した第４制御信号φ４が入力される。
【００３８】
尚、トランジスタＴｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ７は、それぞれ、スイッチングトランジスタとして機能するトランジスタである。又、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５は、それぞれ、電流源として機能する駆動トランジスタである。
【００３９】
詳しくは、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５は、それぞれ、利得係数β１，β３，β５を有する。
トランジスタの利得係数βは、β＝（μＡＷ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ａはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
【００４０】
又、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５が飽和領域で動作するとき、それぞれに流れる電流ＩｏはＩｏ＝（１／２）β（Ｖｏ−Ｖｔｈ）2で表される。ここで、Ｖｏは、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５のゲート・ソース間の電圧である。ＶｔｈはトランジスタＴｒ１，Ｔｒ３，Ｔｒ５の閾値電圧である。尚、本実施形態では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５の閾値電圧Ｖｔｈは等しいと仮定している。
【００４１】
従って、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５から出力される電流の相対比はβ１：β３：β５で決まる。尚、本実施形態では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５の利得係数β１，β３，β５が等しい状態を例にしている。
【００４２】
次に、バッファ回路２２の作用について図５に従って説明する。
図５は、第１入力ポートＳ１にトランジスタＴｒ２をオン状態（この時、トランジスタＴｒ４をオフ状態とする）とする第１制御信号φ１が入力されたときのバッファ回路２２の等価回路である。このとき、第３入力ポートＱ１には、トランジスタＴｒ６をオフ状態にする第２制御信号φ２が入力されている。
【００４３】
図５に示す第１のバッファ回路部３０の等価回路は、トランジスタＴｒ１とトランジスタＴｒ３とでカレントミラー回路を構成する。尚、第１コンデンサＣ１はトランジスタＴｒ１のソース−ドレイン間に供給される入力信号に対応する電流値に相対する電荷量を保持するためのコンデンサとして作用する。従って、トランジスタＴｒ３のソース−ドレイン間には、アナログ入力端子Ｐｉに供給された前記入力信号に相応した電流レベルを有する電流が流れる。
【００４４】
続いて、トランジスタＴｒ６をオン状態とする第２制御信号φ２が第３入力ポートＱ１に入力される。すると、トランジスタＴｒ３にて生成された電流がアナログ出力端子Ｐｏから出力され、アナログ出力端子Ｐｏと接続された前記データ線Ｘｍを介してデータ電流Ｉｍが画素回路１５に供給される。
【００４５】
そして、前記のように、第１〜第４制御信号φ１〜φ４によって、第１及び第２のバッファ回路部３０，４０を交互に制御することによって電流生成回路２１にて生成されたアナログ電流が第１及び第２のバッファ回路部３０，４０に交互に入力される。
【００４６】
上述の実施形態の構成によれば、コントローラ１１からデータ線駆動回路１４への書き込み動作と、データ線駆動回路１４から画素回路１５への書き込み動作とを並列処理することが可能となる。そのため、データ線駆動回路１４を一つのバッファ部で構成する場合と比較して、実質的に書き込み期間を長くとることができるので、データ電流の書き込み動作をより精度良く安定的に行うことが可能となる。
【００４７】
次に、上述の実施形態で述べた構成と比較するために、８個のトランジスタトランジスタ７２〜７９と２個のコンデンサ８１，８２とから構成されているバッファ回路７０を図９に示した。
【００４８】
トランジスタ７２，７３はｎチャネルＦＥＴであって、スイッチングトランジスタとして機能する。第１及び第２のトランジスタ７２，７３の各ゲートは互いに接続され、第１制御信号φ１によってオン・オフ制御されるようになっている。トランジスタ７２のドレインは、アナログ信号入力端子Ｐに接続されている。トランジスタ７２のソースは、トランジスタ７３のドレインに接続されている。トランジスタ７３のソースは、コンデンサ８１と接続されている。コンデンサ８１の他方は、即ち、トランジスタ７３のソースと接続された電極とは反対の電極は接地されている。
【００４９】
トランジスタ７４は、ｎチャネルＦＥＴであって、コンデンサ８１に蓄積される電荷量に応じた電流を生成する駆動トランジスタとして機能する。トランジスタ７４のゲートは、トランジスタ７３のソースとコンデンサ８１との間に接続されている。トランジスタ７４のソースは接地されている。トランジスタ７４のドレインは、トランジスタ７３のドレインと接続されている。又、トランジスタ７４のドレインはトランジスタ７８を介してアナログ信号出力端子Ｑと接続されている。
【００５０】
トランジスタ７８のゲートは、第２制御信号φ２によってオン・オフ制御されるようになっている。そして、トランジスタ７２，７３，７４，７８とコンデンサ８１とで第１の電流出力型バッファ回路（以下、第１バッファ部）７１ａを構成する。
【００５１】
トランジスタ７５，７６はそれぞれ、ｎチャネルＦＥＴであって、スイッチングトランジスタとして機能する。又、トランジスタ７５，７６の各ゲートは、第３制御信号φ３によりオン・オフ制御されるようになっている。
【００５２】
トランジスタ７５のドレインはアナログ信号入力端子Ｐに接続されている。トランジスタ７５のソースはトランジスタ７６のドレインと接続されている。トランジスタ７６のソースは、コンデンサ８２と接続されている。コンデンサ８２の他方、即ち、トランジスタ７６のソースと接続された電極とは反対の電極は接地されている。
【００５３】
トランジスタ７７は、ｎチャネルＦＥＴであって、コンデンサ８２に蓄積される電荷量に応じた電流を生成する駆動トランジスタとして機能する。トランジスタ７７のゲートは、トランジスタ７６のドレインとコンデンサ８２との間に接続されている。トランジスタ７７のドレインはトランジスタ７６のドレインと接続されている。トランジスタ７７のドレインはトランジスタ７９を介してアナログ信号出力端子Ｑと接続されている。トランジスタ７９のゲートには第４制御信号φ４が入力され、制御信号φ４によってオン・オフ制御されるようになっている。
【００５４】
そして、トランジスタ７５，７６，７７，７９とコンデンサ８２とで第２の電流出力型バッファ回路（以下、第２バッファ部）７１ｂを構成する。そして、バッファ回路７０は第１バッファ部７１ａと第２バッファ部７１ｂとがアナログ入力端子Ｐ及びアナログ出力端子Ｑを介して接続されることで構成されている。
【００５５】
アナログ信号入力端子Ｐは、電流生成回路（図示略）と接続されている。アナログ信号入力端子Ｐには、コントローラから出力される画像データに応じてアナログ電流が入力される。アナログ信号出力端子Ｑは、データ線８５と接続され、バッファ回路７０から出力された前記アナログ電流とほぼ等しいデータ電流Ｉｍがデータ線８５を介して画素回路（図示略）に出力されるようになっている。
【００５６】
又、前記第１バッファ部７１ａの第１制御信号φ１と第２バッファ部７１ｂの第３制御信号φ３は、相補的な信号である。更に、第１バッファ部７１ａの第２制御信号φ２と第２バッファ部７１ｂの第４制御信号φ４は、相補的な信号である。
又、第１制御信号φ１によってトランジスタ７２，７３をオンさせているとき、第２制御信号φ２は、トランジスタ７８をオフさせる信号である。反対に、第１制御信号φ１によってトランジスタ７２，７３をオフさせているとき、第２制御信号φ２は、トランジスタ７８をオンさせる信号である。同様に、第３制御信号φ３によってトランジスタ７５，７６をオンさせているとき、第４制御信号φ４は、トランジスタ７９をオフさせる信号である。反対に、第３制御信号φ３によってトランジスタ７５，７６をオフさせているとき、第４制御信号φ４は、トランジスタ７９をオンさせる信号である。
【００５７】
図１０は、トランジスタ７２，７３をオン状態（即ち、トランジスタ７５，７６をオフ状態とする）とする第１制御信号φ１が入力されたときの第１バッファ部７１ａの等価回路図である。このとき、トランジスタ７８はオフ状態となっている。図１０に示された第１バッファ部７１ａは、前記電流生成回路にて生成されたアナログ電流に対する電荷量を第１のコンデンサ８１に蓄積する。そして、コンデンサ８１に蓄積された電荷量に応じた駆動電圧Ｖ１がトランジスタ７４のゲート−ソース間に印加されることで、トランジスタ７４が前記アナログ電流（データ電流）Ｉｍとほぼ等しい電流を流す電流源となる。
【００５８】
続いて、トランジスタ７２，７３をオフ状態（即ち、トランジスタ７５，７６をオン状態とする）とする第１制御信号φ１が入力されるとともに、トランジスタ７８をオン状態にする第２制御信号φ２が入力される。図１１はトランジスタ７８をオン状態にする第２制御信号φ２が入力されたときの第１バッファ回路部７１ａの等価回路図である。従って、図１１に示すように、トランジスタ７４にて生成されたデータ電流Ｉｍが前記アナログ出力端子Ｑを介してデータ線８５に出力される。
【００５９】
このとき、第２バッファ部７１ｂにおいては、トランジスタ７５，７６をオン状態にする第３制御信号φ３が入力されて、電流生成回路から出力されたアナログ電流を、アナログ入力端子Ｐを介してコンデンサ８２に充電するようになっている。
【００６０】
そして、前記電流生成回路にて生成されたアナログ電流が、第１及び第２バッファ部７１ａ，７１ｂに交互に入力されることよって、電流生成回路にて生成されたデータ電流が、順次、データ線８５を介して画素回路に出力されることとなる。
【００６１】
しかしながら、バッファ回路７０の回路は、図８から明らかなように、図４に示した構成に比べて、トランジスタの数（８個）が多く複雑なものであり、データ線駆動回路のレイアウトスペースが必要となる。
【００６２】
上記実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。
【００６３】
（１）本実施形態の図４の示した構成では、７個のトランジスタＴｒ１〜Ｔｒ７と２個の第１及び第２コンデンサＣ１，Ｃ２とでバッファ回路２２を構成した。従って、図９に示した構成よりトランジスタの数を１個少なくすることができる。その結果、バッファ回路の構成を簡易にすることができるとともに、データ線駆動回路１４を小型化することができる。
【００６４】
（２）本実施形態では、バッファ回路２２の第１入力ポートＳ１及び第２入力ポートＳ２に、それぞれトランジスタＴｒ２とトランジスタＴｒ４とを交互にオン・オフ制御させる相補的な第１制御信号φ１、第３制御信号φ３を、それぞれ、入力させるようにした。又、第３入力ポートＱ１及び第４入力ポートＱ４にそれぞれトランジスタＴｒ６，Ｔｒ７を交互にオン・オフ制御させる相補的な第２制御信号φ２、第４制御信号φ４をそれぞれ入力させるようにした。従って、 第１のバッファ回路部３０及び第２のバッファ回路部４０のうちいずれか一方が、入力信号を受け入れている期間を、第１のバッファ回路部３０及び第２のバッファ回路部４０のうち他方がデータ線Ｘｍに出力を行う期間として利用することができる。
【００６５】
また、第１のバッファ回路部３０及び第２のバッファ回路部４０のうちいずれか一方がデータ線Ｘｍに出力を行っている期間を、第１のバッファ回路部３０及び第２のバッファ回路部４０のうち他方が入力信号を受け入れる時間として利用できるため、時間を有効に利用することができる。
したがって、バッファ回路２２に対する入力信号の書き込み時間を確保するとともに、画素回路へのデータ電流Ｉｍの書き込み時間を確保することができる。
【００６６】
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図５及び図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００６７】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット５３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット５３は前記実施形態と同様な効果を発揮する。この結果、より簡易な回路で構成されることができるデータ線駆動回路のバッファ回路を備えたモバイル型パーソナルコンピュータ５０を提供することができる。
【００６８】
図７は、携帯電話の構成を示す斜視図を示す。図７において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、前記有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット６４は前記実施形態と同様な効果を発揮する。この結果、より簡易な回路で構成されることができるデータ線駆動回路のバッファ回路を備えた携帯電話６０を提供することができる。
【００６９】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
上記実施形態では、トランジスタＴｒ１を１組の第１及び第２のバッファ回路部３０，４０で共用するようにした。これを、図８に示すように、トランジスタＴｒ１を２組以上の第１及び第２のバッファ回路部３０，４０で共用するような構成をとれば、データ線駆動回路１４を構成するトランジスタ数をさらに削減することができる。このとき、各第１及び第２のバッファ回路部３０，４０のトランジスタＴｒ２，Ｔｒ４の入力ポートＳ１，Ｓ２に入力される第１及び第３制御信号φ１，φ３を、オン・オフ制御することで、電流生成回路２１にて生成されたアナログ電流を、各第１及び第２のバッファ回路部３０，４０に入力させるようにする。
【００７０】
例えば、データ線Ｘｍが２００本ある表示パネル部１２において、データ線Ｘｍごとにバッファ回路２２を個別に設ける構成をとった際、図９に示した構成を適用した場合は、２００本分のバッファ回路２２に含まれる総トランジスタ数が８×２００＝１６００個となるのに対し、図４に示した構成を適用した場合はトランジスタＴｒ１を複数の第１及び第２のバッファ回路部３０，４０で共用すれば総トランジスタ数が１＋６×２００＝１２０１個となり、トランジスタ数が約２５％削減される。トランジスタの削減比率はデータ線Ｘｍの本数が増えれば増えるほど大きくなる。そのため、データ線駆動回路１４を小型化することができる。
【００７１】
上記実施形態では、アクティブマトリクス方式の有機ＥＬディスプレイ１０を用いたが、これをパッシブマトリクス方式のＥＬ素子ディスプレイに適応してもよい。
【００７２】
上記実施形態では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ５の利得係数β１，β３，β５をほぼ等しくなるようにした。これを、第１、第３、及び第５のトランジスタＴｒ１，Ｔｒ３，Ｔｒ５の利得係数β１，β３，β５をそれぞれ異なるようにしてもよい。このようにすることによって、カラー有機ディスプレイにおいて、有機ＥＬ素子１６の特性が赤、緑、青といった色によって異なる場合、対応するデータ線に接続されたバッファ回路についてそれぞれその利得係数βを変更すれば適宜、色バランス等の調整を行うことができる。
【００７３】
上記実施形態では、電流駆動素子として有機ＥＬ素子１６を用いたが、これを他の電流駆動素子に適応してもよい。例えば、ＬＥＤやＦＥＤ等の発光素子のような電流駆動素子に適応してもよい。
【００７４】
上記実施形態では、電気光学装置として、有機ＥＬ素子１６を有する画素回路１５を用いた有機ＥＬディスプレイ１０に適応したが、これを、発光層が無機材料で構成された無機ＥＬ素子を有する画素回路を用いたディスプレイに適応してもよい。
さらには、液晶素子、電気泳動素子、電子放出素子等の電気光学素子を備えた電気光学装置であっても、電流を用いてデータ書き込みを行う電気光学装置である場合は適用できる。
【００７５】
上記実施形態では、アナログ入力端子Ｐｉに入力されるアナログ信号はアナログ電流であって、そのアナログ電流とほぼ等しいデータ電流を生成するカレントミラー回路を構成するための第１トランジスタＴｒを備えた。これを、アナログ入力端子Ｐｉに入力されるアナログ信号がアナログ電圧であって、そのアナログ電圧に相対したデータ電流を生成させる場合は、第１トランジスタＴｒをなくすことができる。このようにすることによって、バッファ回路をより簡易にすることができる。
【図面の簡単な説明】
【図１】 第１実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】 表示パネル部及びデータ線駆動回路の内部回路構成を示すブロック回路図である。
【図３】 第１実施形態に適用可能な画素回路を示した図である。
【図４】 第１実施形態のバッファ回路の回路図である。
【図５】 第１実施形態の第１のバッファ回路部の等価回路図である。
【図６】 第２実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図７】 第２実施形態を説明するための携帯電話の構成を示す斜視図である。
【図８】 第１のトランジスタＴｒ１を２個以上のバッファ回路で共用する構成をしたバッファ回路の回路図である。
【図９】 図４に示した構成と比較するためのバッファ回路の回路図である。
【図１０】 図９に示した構成における第１バッファ部の等価回路図である。
【図１１】 図９に示した構成における第１バッファ部の等価回路図である。
【符号の説明】
Ｃ１ 容量素子としての第１コンデンサ
Ｃ２ 容量素子としての第２コンデンサ
Ｉｍ アナログ信号あるいは出力電流としてのデータ電流
Ｌ 第１の信号線としての入力信号線
Ｔｒ１ 第４トランジスタとしてのトランジスタ
Ｔｒ２ 第２トランジスタとしてのトランジスタ
Ｔｒ３ 第１トランジスタとしてのトランジスタ
Ｔｒ４ 第２トランジスタとしてのトランジスタ
Ｔｒ５ 第１トランジスタとしてのトランジスタ
Ｔｒ６ 第３トランジスタとしてのトランジスタ
Ｔｒ７ 第３トランジスタとしてのトランジスタ
Ｖｏ 出力電圧としての駆動電圧
Ｘｍ 第２の信号線としてのデータ線
１０ 電気光学装置としての有機ＥＬディスプレイ
１４ 駆動回路としてのデータ線駆動回路
１５ 単位回路としての画素回路
１６ 電流駆動素子としての有機ＥＬ素子
２２ 電子回路としてのバッファ回路
３０ 第１のバッファ回路部
４０ 第２のバッファ回路部
５０，６０ 電子機器
Claims (10)
- 複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線の交差部に対応して設けられ、各々が電気光学素子を含む複数の画素回路と、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数のデータ線を駆動するデータ線駆動回路と、を含み、
前記データ線駆動回路は、前記複数のデータ線の１つのデータ線に対して設けられた電子回路を含み、
前記電子回路は、
第１のトランジスタと、
前記第１のトランジスタの第１のゲートに接続された第１の容量素子と、
前記第１の容量素子と前記第１のゲートとの電気的な接続を制御する第２のトランジスタと、
前記第１のゲートに接続された第２の容量素子と、
前記第２の容量素子と前記第１のゲートとの電気的な接続を制御する第３のトランジスタと、
前記第１の容量素子に保持された電荷量に応じて導通状態が設定される第４のトランジスタと、
前記第２の容量素子に保持された電荷量に応じて導通状態が設定される第５のトランジスタと、
前記１つのデータ線と前記第４のトランジスタとの電気的接続を制御する第６のトランジスタと、
前記１つのデータ線と前記第５のトランジスタとの電気的接続を制御する第７のトランジスタと、を備え、
前記１つのデータ線と前記第４のトランジスタとが電気的接続している期間は、前記第５のトランジスタと前記１つのデータ線とは電気的接続していない
ことを特徴とする電気光学装置。 - 請求項１に記載の電気光学装置において、
前記第２のトランジスタがオフ状態となる期間の少なくとも一部において、前記第３のトランジスタはオン状態となること、
を特徴とする電気光学装置。 - 請求項１又は２に記載の電気光学装置において、
入力信号として前記第１のトランジスタのソースとドレインの間を流れる電流信号が供給されること、
を特徴とする電気光学装置。 - 請求項１乃至３のいずれかに記載の電気光学装置において、
前記第４のトランジスタと前記第５のトランジスタとはともに前記第１のトランジスタとカレントミラー回路を構成すること、
を特徴とする電気光学装置。 - 請求項１乃至４のいずれかに記載の電気光学装置において、
前記第６のトランジスタは前記第４のトランジスタの導通状態に応じた電流レベルを有する電流が流れ、
前記第７のトランジスタは前記第５のトランジスタの導通状態に応じた電流レベルを有する電流が流れること、
を特徴とする電気光学装置。 - 請求項５に記載の電気光学装置において、
前記第２のトランジスタがオフ状態となっている期間の少なくとも一部において前記第６のトランジスタはオン状態となり、
前記第３のトランジスタがオフ状態となっている期間の少なくとも一部において、前記第７のトランジスタはオン状態となること、
を特徴とする電気光学装置。 - 請求項１乃至６のいずれかに記載の電気光学装置において、
前記データ線駆動回路は前記複数のデータ線に電流信号を出力すること、を特徴とする電気光学装置。 - 請求項７に記載の電気光学装置において、
前記複数の画素回路の各々は、前記電流信号によって導通状態が設定される駆動トランジスタと、前記導通状態に応じた電流レベルを有する駆動電流が供給される電気光学素子と、を含むこと、を特徴とする電気光学装置。 - 請求項７または８に記載の電気光学装置において、前記電流信号はアナログ電流として供給されること、
を特徴とする電気光学装置。 - 請求項１乃至９のいずれかに記載の電気光学装置を備えた電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157391A JP4039315B2 (ja) | 2002-06-07 | 2003-06-02 | 電子回路、電子装置、電気光学装置及び電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167777 | 2002-06-07 | ||
| JP2003157391A JP4039315B2 (ja) | 2002-06-07 | 2003-06-02 | 電子回路、電子装置、電気光学装置及び電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004062162A JP2004062162A (ja) | 2004-02-26 |
| JP2004062162A5 JP2004062162A5 (ja) | 2005-09-22 |
| JP4039315B2 true JP4039315B2 (ja) | 2008-01-30 |
Family
ID=31949458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157391A Expired - Fee Related JP4039315B2 (ja) | 2002-06-07 | 2003-06-02 | 電子回路、電子装置、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039315B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100779663B1 (ko) | 2006-07-21 | 2007-11-26 | 재단법인서울대학교산학협력재단 | 아날로그 버퍼 |
| JP5643786B2 (ja) * | 2012-06-28 | 2014-12-17 | 旭化成エレクトロニクス株式会社 | 電圧電流変換回路及び電圧電流変換回路を備えた位置検出装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125205A (ja) * | 1989-10-09 | 1991-05-28 | Fuji Electric Co Ltd | 多出力型定電流供給用集積回路 |
| JPH0520890A (ja) * | 1991-07-11 | 1993-01-29 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型サンプルホールドドライバー装置 |
| JP3201810B2 (ja) * | 1992-01-17 | 2001-08-27 | 新日本無線株式会社 | デュアルサンプルホールド回路 |
| JPH06202583A (ja) * | 1992-12-28 | 1994-07-22 | Sanyo Electric Co Ltd | 液晶表示駆動装置 |
| KR20050084509A (ko) * | 1997-04-23 | 2005-08-26 | 사르노프 코포레이션 | 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법 |
| JPH11305739A (ja) * | 1998-04-27 | 1999-11-05 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
| JP4039737B2 (ja) * | 1998-06-01 | 2008-01-30 | 日本テキサス・インスツルメンツ株式会社 | 増幅器及びサンプルアンドホールド回路 |
| JP2000040924A (ja) * | 1998-07-24 | 2000-02-08 | Nec Corp | 定電流駆動回路 |
| JP3315652B2 (ja) * | 1998-09-07 | 2002-08-19 | キヤノン株式会社 | 電流出力回路 |
| JP2000200069A (ja) * | 1998-12-30 | 2000-07-18 | Casio Comput Co Ltd | 液晶駆動装置 |
| JP3500322B2 (ja) * | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
| JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| JP2001245212A (ja) * | 2000-02-28 | 2001-09-07 | Mitsubishi Electric Corp | 光電変換装置 |
| JP3670936B2 (ja) * | 2000-06-26 | 2005-07-13 | 三洋電機株式会社 | 有機ｅｌ駆動回路 |
| JP2003195815A (ja) * | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| JP3742357B2 (ja) * | 2002-03-27 | 2006-02-01 | ローム株式会社 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
-
2003
- 2003-06-02 JP JP2003157391A patent/JP4039315B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004062162A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4123084B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| JP4144462B2 (ja) | 電気光学装置及び電子機器 | |
| KR100578911B1 (ko) | 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치 | |
| US6933756B2 (en) | Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP4270322B2 (ja) | 画素へのプログラミング電流の供給 | |
| KR100296113B1 (ko) | 전기발광소자 | |
| KR100570164B1 (ko) | 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치, 전기광학 장치의 구동 방법 및 전자 기기 | |
| JP4019843B2 (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| US7532209B2 (en) | Display apparatus and driving method thereof | |
| US8339336B2 (en) | Circuit device and active-matrix display apparatus | |
| JP2003295825A (ja) | 表示装置 | |
| US20090021299A1 (en) | Semiconductor Device and Display Device Utilizing the Same | |
| KR100524281B1 (ko) | 전자 회로, 전자 장치 및 전자 기기 | |
| JP4082134B2 (ja) | 電子回路、電気光学装置及び電子機器 | |
| JP2003233347A (ja) | 画素へのプログラミング電流の供給 | |
| JP2004138803A (ja) | 電子回路、電気光学装置及び電子機器 | |
| JP4046015B2 (ja) | 電子回路、電子装置、電気光学装置及び電子機器 | |
| JP4039315B2 (ja) | 電子回路、電子装置、電気光学装置及び電子機器 | |
| JP2004145281A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2010055116A (ja) | 電気光学装置及び電子機器 | |
| JP3965583B2 (ja) | 表示画素及び表示装置 | |
| JP4458084B2 (ja) | 電気光学装置及び電子機器 | |
| JP2005043460A (ja) | 電子装置、電子装置の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4039315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |