KR100524281B1 - 전자 회로, 전자 장치 및 전자 기기 - Google Patents

전자 회로, 전자 장치 및 전자 기기 Download PDF

Info

Publication number
KR100524281B1
KR100524281B1 KR10-2003-0063914A KR20030063914A KR100524281B1 KR 100524281 B1 KR100524281 B1 KR 100524281B1 KR 20030063914 A KR20030063914 A KR 20030063914A KR 100524281 B1 KR100524281 B1 KR 100524281B1
Authority
KR
South Korea
Prior art keywords
current
current level
circuit
circuit portion
signal line
Prior art date
Application number
KR10-2003-0063914A
Other languages
English (en)
Other versions
KR20040027339A (ko
Inventor
가사이도시유키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040027339A publication Critical patent/KR20040027339A/ko
Application granted granted Critical
Publication of KR100524281B1 publication Critical patent/KR100524281B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

데이터 기록 시간의 단축화나 성(省)전력화에 적합한 전자 회로, 전자 장치 및 전자 기기를 제공한다.
서로 같은 이득 계수를 갖는 5 개의 구동용 트랜지스터(Qs)를 직렬 접속하는 것으로 구동 전류 생성 회로부(30)를 형성하였다. 또한, 서로 같은 이득 계수를 갖는 5 개의 전류 공급용 트랜지스터(Qp)를 병렬 접속하는 것으로 전류 공급 회로부(40)를 형성하였다. 그리고, 상기 구동용 트랜지스터(Qs)의 각 게이트를 상기 전류 공급용 트랜지스터(Qp)의 각 게이트와 접속하였다. 그리고, 상기 전류 공급 회로부(40)를 데이터 전류(Idatam)를 공급하는 데이터선(Xm)에 전기적으로 접속하였다. 또한, 상기 구동 전류 생성 회로부(30)에서 생성된 구동 전류(Id1)가 유기 EL 소자(21)에 공급되도록 했다.

Description

전자 회로, 전자 장치 및 전자 기기{ELECTRONIC CIRCUIT, ELECTRONIC DEVICE, AND ELECTRONIC APPARATUS}
본 발명은 전자 회로, 전자 장치 및 전자 기기에 관한 것이다.
최근 유기 EL소자라고 하는 전기 광학 소자를 사용한 전기 광학 장치가 주목받고 있다. 유기 EL 소자는 자발광 소자이어서 백라이트가 불필요하게 되므로 저소비 전력, 고시야각, 고콘트라스트(contrast)비의 전기 광학 장치를 실현할 수 있는 것으로 기대되고 있다.
이 종류의 전기 광학 장치 중, 액티브(active) 매트릭스형으로 불리는 방식의 것에서는 그 표시 패널부에 유기 EL 소자에 공급되는 구동 전류를 제어하기 위한 화소 회로가 배열 설치되어 있다.
화소 회로는 그 내부에 데이터 신호에 상당하는 전하량을 유지하기 위한 콘덴서와, 상기 전하량에 따라 상기 구동 전류를 제어하는 트랜지스터를 구비하고 있다. (예를 들면, 국제공개 WO98/36406호 팜플렛).
그러나, 특히 전기 광학 소자로서 유기 EL 소자라 불리는 전류 구동 소자를 구비한 화소 회로에서는, 상기 트랜지스터의 특성 편차가 전기 광학 소자의 휘도에 직접 반영되어 버리는 경우가 있으므로, 상기 트랜지스터의 특성 편차를 억제할 필요가 있다.
그래서, 본 발명의 하나의 목적은 트랜지스터의 특성 편차를 억제할 수 있는 전자 회로, 전자 장치 및 전자 기기를 제공하는 것에 있다.
또한, 예를 들면 상기 데이터 신호를 전류 신호로서 사용했을 경우에는, 특히 화소 회로에의 데이터 기록 시간이 길어지거나, 소비 전력이 커지게 된다. 그래서, 본 발명의 하나의 목적은, 전류 신호를 데이터 신호로서 사용했을 경우의 데이터 기록 시간의 단축화나 성(省)전력화에 적합한 전자 회로, 전자 장치 및 전자 기기를 제공하는 것에 있다.
본 발명에서의 전자 회로는, 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 직렬 또는 병렬로 접속된 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 단위 소자를 직렬 또는 병렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 회로를 제공할 수 있다.
본 발명에서의 전자 회로는, 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부의 단위 소자를 병렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 회로를 제공할 수 있다.
본 발명에서의 전자 회로는, 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부의 단위 소자를 직렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 회로를 제공할 수 있다.
본 발명에서의 전자 회로는, 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함하고, 상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부의 단위 소자를 병렬로 접속하고, 제 2 회로부의 단위 소자를 직렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 회로를 제공할 수 있다.
본 발명에서의 전자 회로는, 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 전기적으로 직렬 또는 병렬로 접속된 복수의 단위 소자를 포함하고, 상기 복수의 단위 소자의 전기적 접속은 제어용 소자에 의해 제어된다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부 및 제 2 회로부를 구성하는 단위 소자수를 병용함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 회로를 제공할 수 있다.
이 전자 회로에서, 상기 복수의 단위 소자 중, 상기 제 1 회로부와 상기 제 2 회로부에 공통인 단위 소자가 적어도 1 개 있다.
이에 따르면, 제 1 회로부와 제 2 회로부를 커런트 미러(current Mirror) 회로로 구성할 수 있다.
이 전자 회로에서, 상기 복수의 단위 소자는 동일한 구동 능력을 갖고 있다.
이에 따르면, 커런트 미러 회로의 미러 특성을 향상시킬 수 있다.
이 전자 회로에서, 상기 복수의 단위 소자는 일괄해서 형성되는 것이 바람직하다.
이에 따르면, 제 1 회로부 및 제 2 회로부를 구비한 전자 회로를 용이하게 구성할 수 있다.
이 전자 회로에서, 상기 제 1 전류 레벨은 상기 제 2 전류 레벨보다 크다.
이에 따르면, 제 1 전류를 용량 소자에 고속으로 기록할 수 있다.
이 전자 회로에서, 상기 제 2 전류 레벨은 상기 제 1 전류 레벨보다 크다.
이에 따르면, 제 1 전류의 전류 레벨을 증폭할 수 있다.
이 전자 회로에서, 상기 제 2 전류가 공급되는 전자 소자를 포함한다.
이에 따르면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨에 기초하여 구동하는 전자 소자를 갖는 전자 회로를 제공할 수 있다.
이 전자 회로에서 상기 전자 소자는 전기 광학 소자 또는 전류 구동 소자이어도 좋다.
이에 따르면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨에 기초하여 구동하는 전기 광학 소자 또는 전류 구동 소자를 갖는 전자 회로를 제공할 수 있다.
이 전자 회로에서, 상기 전자 소자는 유기 EL 소자이어도 좋다.
이에 따르면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨에 기초하여 구동하는 유기 EL 소자를 갖는 전자 회로를 제공할 수 있다.
본 발명에서의 전자 장치는, 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치로서, 상기 복수의 단위 회로 각각은, 상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온(on) 상태 또는 오프(off) 상태로 제어되는 스위칭 소자와, 상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 직렬 또는 병렬로 접속된 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 단위 소자를 직렬 또는 병렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 장치를 제공할 수 있다.
본 발명에서의 전자 장치는, 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치로서, 상기 복수의 단위 회로 각각은, 상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와, 상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부의 단위 소자를 병렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 장치를 제공할 수 있다.
본 발명에서의 전자 장치는, 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치로서, 상기 복수의 단위 회로 각각은, 상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와, 상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부의 단위 소자를 직렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 장치를 제공할 수 있다.
본 발명에서의 전자 장치는, 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치로서, 상기 복수의 단위 회로 각각은, 상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와, 상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함하고, 상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함한다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부의 단위 소자를 병렬로 접속하고, 제 2 회로부의 단위 소자를 직렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 장치를 제공할 수 있다.
본 발명에서의 전자 장치는, 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치로서, 상기 복수의 단위 회로 각각은, 상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와, 상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와, 상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와, 상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고, 상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 전기적으로 직렬 또는 병렬로 접속된 복수의 단위 소자를 포함하고, 상기 복수의 단위 소자의 전기적 접속은 제어용 소자에 의해 제어된다.
이에 따르면, 용량 소자로의 데이터 신호의 기록은 전류 신호로 행하므로 단위 소자의 특성 편차를 억제할 수 있다. 또한, 제 1 회로부 및 제 2 회로부를 구성하는 단위 소자수를 병용함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 장치를 제공할 수 있다.
이 전자 장치에서, 상기 복수의 단위 소자 중, 상기 제 1 회로부와 상기 제 2 회로부에 공통인 단위 소자를 적어도 1 개 설치해도 좋다.
이에 따르면, 제 1 회로부와 제 2 회로부를 커런트 미러 회로로 구성할 수 있다.
이 전자 장치에서, 상기 복수의 단위 소자는 동일한 구동 능력을 갖고 있다.
이에 따르면, 커런트 미러 회로의 미러 특성을 향상시킬 수 있다.
이 전자 장치에서, 상기 복수의 단위 소자는 일괄하여 형성되어도 좋다.
이에 따르면, 제 1 회로부 및 제 2 회로부를 구비한 전자 장치를 용이하게 구성할 수 있다.
이 전자 장치에서, 상기 제 1 전류 레벨은 상기 제 2 전류 레벨보다 크다.
이에 따르면, 제 1 전류를 용량 소자에 고속으로 기록할 수 있다.
이 전자 장치에서, 상기 제 2 전류 레벨은 상기 제 1 전류 레벨보다 크다.
이에 따르면, 제 1 전류의 전류 레벨을 증폭할 수 있다.
이 전자 장치에서, 상기 제 2 전류가 공급되는 전자 소자를 포함한다.
이에 따르면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨에 기초하여 구동하는 전자 소자를 갖는 전자 장치를 제공할 수 있다.
이 전자 장치에서, 상기 전자 소자는 전기 광학 소자 또는 전류 구동 소자이어도 좋다.
이에 따르면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨에 기초하여 구동하는 전기 광학 소자 또는 전류 구동 소자를 갖는 전자 장치를 제공할 수 있다.
이 전자 장치에서, 상기 전자 소자는 유기 EL 소자이어도 좋다.
이에 따르면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨에 기초하여 구동하는 유기 EL 소자를 갖는 전자 장치를 제공할 수 있다.
본 발명에서의 전자 기기는 상기 전자 회로를 실장했다.
이에 따르면, 트랜지스터의 특성 편차를 억제한 전자 기기를 제공할 수 있다. 또한, 단위 소자를 직렬 또는 병렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 회로를 구비한 전자 기기를 제공할 수 있다.
본 발명에서의 전자 기기는 상기 전자 장치를 실장했다.
이에 따르면, 트랜지스터의 특성 편차를 억제한 전자 기기를 제공할 수 있다. 또한, 단위 소자를 직렬 또는 병렬로 접속함으로써, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 입력한 전류의 전류 레벨과는 다른 전류 레벨을 갖는 전류를 생성하는 전자 장치를 구비한 전자 기기를 제공할 수 있다.
<제 1 실시 형태>
이하, 본 발명을 구체화한 제 1 실시 형태를 도 1 ∼ 도 4에 따라 설명한다. 도 1은 전자 장치로서의 유기 EL 디스플레이의 회로 구성을 나타내는 블록 회로도이다. 도 2는 표시 패널부 및 데이터선 구동 회로의 내부 구성을 나타내는 블록 회로도이다. 도 3은 화소 회로의 회로도이다. 도 4는 화소 회로의 동작을 나타내는 타이밍 차트이다.
유기 EL 디스플레이(10)는 도 1에 나타내는 바와 같이, 제어 회로(11), 표시 패널부(12), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)를 구비하고 있다.
유기 EL 디스플레이(10)의 제어 회로(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)는 각각이 독립한 전자 부품에 의해 구성되어 있어도 좋다.
예를 들면, 제어 회로(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)가, 각각 1 칩(chip) 반도체 집적 회로 장치에 의해 구성되어 있어도 좋다.
또한, 제어 회로(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)의 전부 또는 일부가 프로그래머블(programmable) IC 칩으로 구성되고, 그 기능이 IC 칩에 기록된 프로그램에 의해 소프트웨어적으로 실현되어도 좋다.
제어 회로(11)는 도시하지 않은 외부 장치로부터 출력되는 화상 데이터에 기초하여 표시 패널부(12)에 소망의 화상을 표시하기 위한 주사 제어 신호 및 데이터 제어 신호를 각각 작성한다. 또한, 제어 회로(11)는 주사 제어 신호를 주사선 구동 회로(13)로 출력하는 동시에, 데이터 제어 신호를 데이터선 구동 회로(14)로 출력한다.
표시 패널부(12)는 도 2에 나타내는 바와 같이, 발광층이 유기 재료로 구성된 전자 소자 또는 전류 구동 소자로서의 유기 EL 소자(21)를 갖는 복수의 전자 회로 또는 단위 회로로서의 화소 회로(20)가 매트릭스 형상으로 배열 설치되어 있다. 즉, 화소 회로(20)는 열방향으로 따라 연장되는 M 개의 데이터선(Xm, m = 1 ∼ M; m은 정수)과, 행방향으로 따라 연장되는 N 개의 주사선(Yn, n = 1 ∼ N, n은 정수)와의 교차부에 대응하는 위치에 배열 설치되어 있다. 또한, 본 실시 형태에서 유기 EL 소자(21)는 상기 데이터선 구동 회로(14)에서 생성되는 제 1 전류로서의 데이터 전류(Idata)의 크기에 대하여 1/25 정도 크기의 제 2 전류로서의 구동 전류(Ie1)로 적당히 발광하는 유기 EL 소자이다. 또한, 화소 회로(20) 내에 배치 형성되는 후술하는 트랜지스터는 보통 TFT(박막 트랜지스터)로 구성되어 있다.
주사선 구동 회로(13)는 상기 제어 회로(11)로부터 출력되는 상기 주사 제어 신호에 기초하여, 표시 패널부(12)에 설치된 N 개의 주사선(Yn) 중 1 개의 주사선을 선택하고, 그 선택된 주사선에 주사 신호를 공급한다.
데이터선 구동 회로(14)는 복수의 단일 라인 드라이버(23, line driver)를 구비하고 있다. 각 단일 라인 드라이버(23)는 표시 패널부(12)에 설치된 데이터선(Xm)과 접속되어 있다. 각 단일 라인 드라이버(23)는 제어 회로(11)로부터 출력되는 데이터 제어 신호에 기초하여 데이터 전류(Idata1 ∼ Idatam)를 각각 생성한다. 또한, 각 단일 라인 드라이버(23)는 그 생성된 데이터 전류(Idata1 ∼ Idatam)를 대응하는 데이터선(X1 ∼ Xm)을 통해서 대응하는 각 화소 회로(20)에 각각 공급한다. 각 화소 회로(20)는 각각 데이터 전류(Idata1 ∼ Idatam)에 따라 동일한 화소 회로(20)의 내부 상태를 설정함으로써, 각 유기 EL 소자(21)에 흐르는 구동 전류(Ie1)를 제어해서 동일한 유기 EL 소자(21)의 휘도 계조를 제어하도록 되어 있다.
이렇게 구성된 유기 EL 디스플레이(10)의 화소 회로(20)에 대해서, 도 3에 따라 이하에 설명한다. 또한, 각 화소 회로(20)의 회로 구성은 모두 같으므로, 설명의 편의상, m 번째의 데이터선(Xm)과 n 번째의 주사선(Yn)의 교차부에 배열 설치된 화소 회로(20)에 대해서 설명한다.
화소 회로(20)는 5 개의 구동용 트랜지스터(Qs), 5 개의 전류 공급용 트랜지스터(Qp)와, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)와, 유지 커패시터(Cn)를 포함한다. 그리고, 상기 구동용 트랜지스터(Qs) 및 전류 공급용 트랜지스터(Qp), 제 1 스위칭용 트랜지스터(Q1), 유지 커패시터(Cn)는 각각 특허청구범위에 기재된 단위 소자, 스위칭 소자, 용량 소자에 대응하고 있다. 또한, 구동용 트랜지스터(Qs) 및 전류 공급용 트랜지스터(Qp)의 도전형은 각각 p형(p채널)이다. 또한, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)의 도전형은 각각 n형(n채널)이다.
각 구동용 트랜지스터(Qs)는 그 구동 능력으로서의 이득 계수가 βs가 되도록 설정된 구동용 트랜지스터로서 기능하는 트랜지스터이다. 각 전류 공급용 트랜지스터(Qp)는 그 구동 능력으로서의 이득 계수가 βp가 되도록 설정된 스위칭 소자로서 기능하는 트랜지스터이다. 또한, 본 실시 형태에서는 상기 구동용 트랜지스터(Qs)의 이득 계수(βs)는 상기 전류 공급용 트랜지스터(Qp)의 이득 계수(βp)와 같아지도록 설정되어 있다.
제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)는 각각 상기 주사선 구동 회로(13)로부터 공급되는 주사 신호에 따라 온·오프 제어되는 스위칭 소자로서 기능하는 트랜지스터이다.
5 개의 구동용 트랜지스터(Qs)는 서로 직렬 접속되어 있다. 즉, 구동용 트랜지스터(Qs)의 드레인과, 그 구동용 트랜지스터(Qs)에 인접해서 배열 설치된 구동용 트랜지스터(Qs)의 소스가 서로 접속되어 있다. 그리고, 상기 5 개의 구동용 트랜지스터(Qs) 중, 그 소스가 인접한 구동용 트랜지스터(Qs)의 드레인과 접속되어 있지 않은 구동용 트랜지스터(Qs)는 그 소스가 구동 전압(Vdd)을 공급하는 전원선(VL)과 접속되어 있다. 또한, 상기 5 개의 구동용 트랜지스터(Qs) 중, 그 드레인이 인접한 구동용 트랜지스터(Qs)의 소스와 접속되어 있지 않은 구동용 트랜지스터(Qs)는, 그 드레인이 유기 EL 소자(21)의 양극(陽極)과 접속되어 있다. 유기 EL 소자(21)의 음극(陰極)은 접지되어 있다.
또한, 직렬 접속된 상기 5 개의 구동용 트랜지스터(Qs)의 각 게이트는 전류 공급용 트랜지스터(Qp)의 각 게이트에 공통으로 서로 접속되어 있다. 그리고, 상술한 바와 같이 서로 직렬 접속된 5 개의 구동용 트랜지스터(Qs)로 제 2 회로부로서의 구동 전류 생성 회로부(30)를 구성하고 있다.
또한, 상기 구동 전류 생성 회로부(30)를 구성하고 있는 5 개의 구동용 트랜지스터(Qs)의 서로 접속된 게이트와 상기 전원선(VL) 사이에는 유지 커패시터(Cn)가 접속되어 있다.
5 개의 전류 공급용 트랜지스터(Qp)는 서로 병렬 접속되어 있다. 즉, 5 개의 전류 공급용 트랜지스터(Qp)의 각 소스, 각 게이트 및 각 드레인은 각각 서로 접속되어 있다. 그리고, 전류 공급용 트랜지스터(Qp)의 각 드레인은 서로 접속되어 상기 전원선(VL)에 접속되어 있다. 전류 공급용 트랜지스터(Qp)의 각 게이트는 서로 접속되어 구동 전류 생성 회로부(30)를 구성하는 5 개의 구동용 트랜지스터(Qs)의 각 게이트에 접속되어 있다.
또한, 전류 공급용 트랜지스터(Qp)의 각 드레인은 서로 접속되어, 제 1 스위칭용 트랜지스터(Q1)에 접속되어 있다. 제 1 스위칭용 트랜지스터(Q1)의 소스는 상기 데이터선(Xm)과 접속되어 데이터선 구동 회로(14)에 전기적으로 접속되어 있다. 제 1 스위칭용 트랜지스터(Q1)의 게이트는 제 1 신호선으로서의 제 1 부주사선(Yn1)과 접속되어, 상기 주사선 구동 회로(13)에 접속되어 있다. 그리고, 상술한 바와 같이 서로 병렬 접속된 5 개의 전류 공급용 트랜지스터(Qp)로 제 1 회로부로서의 전류 공급 회로부(40)를 구성하고 있다. 이 구동 전류 생성 회로부(30)와 전류 공급 회로부(40)로 전류값 변환 수단이 구성되어 있다.
또한, 전류 공급 회로부(40)를 구성하는 5 개의 전류 공급용 트랜지스터(Qp)의 각 드레인과, 동일한 전류 공급용 트랜지스터(Qp)의 각 게이트 사이에는 제 2 스위칭용 트랜지스터(Q2)가 접속되어 있다. 제 2 스위칭용 트랜지스터(Q2)의 게이트는 제 2 신호선으로서의 제 2 부주사선(Yn2)과 접속되어, 상기 주사선 구동 회로(13)에 전기적으로 접속되어 있다. 즉, 제 2 스위칭용 트랜지스터(Q2)는 온 상태가 되는 것으로, 전류 공급 회로부(40)를 구성하는 5 개의 전류 공급용 트랜지스터(Qp)가 각각 다이오드(diode) 접속된다. 그리고, 각 전류 공급용 트랜지스터(Qp)가 다이오드 접속되는 것으로, 각 전류 공급용 트랜지스터(Qp)와 구동 전류 생성 회로부(30)를 구성하고 있는 5 개의 구동용 트랜지스터(Qs)가 상기 유지 커패시터(Cn)를 통해서 커런트 미러 회로를 구성한다. 또한, 상기 제 1 및 제 2 부주사선(Yn1, Yn2)으로 주사선(Yn)을 구성하고 있다.
이렇게 구성된 구동 전류 생성 회로부(30) 및 전류 공급 회로부(40)의 작용에 대해서 이하에 설명한다.
일반적으로, 같은 이득 계수를 갖는 복수의 트랜지스터를 서로 직렬 접속했을 경우, 서로 직렬 접속된 트랜지스터의 합성 이득 계수는 각 트랜지스터의 이득 계수를 그 접속된 트랜지스터의 수로 나눈 값이 되는 것으로 알려져 있다. 즉, 직렬 접속된 트랜지스터의 수를 n, 각 트랜지스터의 이득 계수를 βs로 표시하면, 서로 직렬 접속된 트랜지스터의 합성 이득 계수(βso)는 이하와 같이 된다.
βso = βs/n
따라서, 본 실시 형태의 이득 계수(βs)를 갖는 5 개의 구동용 트랜지스터(Qs)로 구성되는 구동 전류 생성 회로부(30)의 합성 이득 계수(βso)는 이하와 같이 된다.
βso = βs/5
또한, 같은 이득 계수를 갖는 복수의 트랜지스터를 서로 병렬 접속했을 경우, 서로 병렬 접속된 트랜지스터의 합성 이득 계수는 각 트랜지스터의 이득 계수를 그 접속된 트랜지스터의 수로 곱한 값이 되는 것으로 알려져 있다. 즉, 병렬 접속된 트랜지스터의 수를 n, 각 트랜지스터의 이득 계수를 βp로 표시하면, 병렬 접속된 트랜지스터의 합성 이득 계수(βpo)는 이하와 같이 된다.
βpo = βp·n
따라서, 본 실시 형태의 이득 계수(βp)를 갖는 5 개의 전류 공급용 트랜지스터(Qp)로 구성되는 전류 공급 회로부(40)의 합성 이득 계수(βpo)는 이하와 같이 된다.
βpo = 5βp
여기서, 데이터 전류(Idata)와 구동 전류(Ie1)의 상대 비율을 상기 구동 전류 생성 회로부(30) 및 전류 공급 회로부(40) 각각의 합성 이득 계수(βso, βpo)로 표시하면 이하의 식과 같이 된다.
Idata:Ie1 = βpo:βso
여기서, 구동 전류 생성 회로부(30)의 합성 이득 계수(βso)는 βs / 5이며, 전류 공급 회로부(40)의 합성 이득 계수(βpo)는 5βp이므로, 데이터 전류(Idata)와 구동 전류(Ie1)의 상대 비율은 이하와 같이 된다.
Idata:Ie1 = 5βp:βs/5
상기 전류 공급용 트랜지스터(Qp)의 이득 계수(βp)는 상술한 바와 같이 상기 구동용 트랜지스터(Qs)의 이득 계수(βs)와 같아지도록 설정되어 있으므로, 상기 식은 이하와 같이 표시된다.
Idata:Ie1 = βpo:βso
= 5:1/5
따라서, 데이터 전류(Idata)는 이하의 식으로 표시된다.
Idata = 25Ie1
따라서, 본 발명의 화소 회로(20)는 구동 전류(Ie1)의 25 배의 전류 레벨을 갖는 데이터 전류(Idata)를 공급할 수 있으므로, 그 만큼 데이터 전류(Idataｍ)에 대한 상기 제 1 전류 레벨을 고속으로 유지 커패시터(Cn)에 기록할 수 있다. 또한, 유지 커패시터(Cn)로의 데이터의 기록은 전류 신호인 데이터 전류(Idata)이므로, 화소 회로(20)마다의 상기 구동용 트랜지스터(Qs)의 임계치 전압 등의 특성 편차를 억제할 수 있다.
또한, 상기 구동용 트랜지스터(Qs) 및 전류 공급용 트랜지스터(Qp)는 각각 같은 이득 계수를 갖도록 형성되어 있으므로, 다른 이득 계수로 커런트 미러 회로를 형성하도록 했을 때와 비교해서 그 미러 특성의 정밀도를 향상시킬 수 있다.
다음에, 구동 전류 생성 회로부(30) 및 전류 공급 회로부(40)를 갖는 화소 회로(20)에 배열 설치된 전체 트랜지스터의 점유 면적을 산출한다.
우선, 구동 전류 생성 회로부(30)를 구성하는 5 개의 구동용 트랜지스터(Qs)의 점유 면적(S1)을 산출한다. 일반적으로, 트랜지스터의 점유 면적은 그 트랜지스터의 채널 길이가 같을 경우, 이득 계수에 비례하는 것으로 알려져 있다. 상기 각 구동용 트랜지스터(Qs)는 그 이득 계수(βs)가 각각 같으므로 구동 전류 생성 회로부(30)의 점유 면적(S1)은 각 구동용 트랜지스터(Qs)의 점유 면적을 SQs로 표시하면 이하와 같이 된다.
S1 = 5SQs
다음에, 전류 공급 회로부(40)를 구성하는 5 개의 전류 공급용 트랜지스터(Qp)의 점유 면적(S2)을 산출한다. 상기 각 전류 공급용 트랜지스터(Qp)는 그 이득 계수(βp)가 각각 같으므로 5 개의 전류 공급용 트랜지스터(Qp)의 점유 면적(S2)은 각 전류 공급용 트랜지스터(Qp)의 점유 면적을 SQp로 표시하면 이하와 같이 된다.
S2 = 5SQp
따라서, 상기 화소 회로(20)에 배열 설치된 전체 트랜지스터의 점유 면적(St)은 상기 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)의 점유 면적을 각각 SQ1, SQ2로 표시하면 이하와 같이 된다.
St = 5SQs + 5SQp + SQ1 + SQ2
여기서, 상술한 바와 같이 상기 구동용 트랜지스터(Qs)의 이득 계수(βs)와 상기 전류 공급용 트랜지스터(Qp)의 이득 계수(βp)는 같아지도록 설정되어 있으므로, 구동용 트랜지스터(Qs)의 점유 면적(SQs)과 전류 공급용 트랜지스터(Qp)의 점유 면적(SQp)은 같은 값이 된다. 또한, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)는 상술한 바와 같이 각각 스위칭 소자로서 기능하는 트랜지스터이다. 따라서, 제 1 스위칭용 트랜지스터(Q1)의 점유 면적(SQ1) 및 제 2 스위칭용 트랜지스터(Q2)의 점유 면적(SQ2)이 서로 같다고 가정하고, 그들의 점유 면적(SQ1, SQ2)이 상기 구동용 트랜지스터(Qs) 및 전류 공급용 트랜지스터(Qp)의 상기 점유 면적(SQ)과 같다고 가정한다. 그러면, 화소 회로(20)의 전체 트랜지스터의 점유 면적(St)은, 구동용 트랜지스터(Qs)의 점유 면적을 SQs로 표시하면 이하와 같이 된다.
St = 5SQs + 5SQp + SQ1 + SQ2
= 12SQs
다음에, 상기 구동 전류 생성 회로부(30)를 1 개의 구동용 트랜지스터(Qs)로 구성하는 동시에 상기 전류 공급 회로부(40)를 1 개의 전류 공급용 트랜지스터(Qp)로 구성하고, 다른 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)는 상기 화소 회로(20)와 동일하도록 배열 설치된 화소 회로의 전체 트랜지스터의 점유 면적(Ao)을 산출한다. 또한, 이 때 상기 전류 공급용 트랜지스터(Qp)의 이득 계수는 상기 구동용 트랜지스터(Qs)의 이득 계수보다 25 배 크다고 가정한다. 이렇게 가정함으로써, 상기 화소 회로(20)와 동일한 전류 레벨의 데이터 전류(Idata)를 유지 커패시터(Cn)에 공급할 수 있다.
그러면, 상술한 바와 같이 트랜지스터의 점유 면적은 이득 계수에 대응해서 커지므로, 상기 전류 공급용 트랜지스터(Qp)의 점유 면적(SQp)와 구동용 트랜지스터(Qs)의 점유 면적(SQs)의 관계는 이하와 같이 표시된다.
SQp = 25SQs
따라서, 상기 점유 면적(Ao)은 이하와 같이 표시된다.
Ao = SQp + SQs + SQ1 +SQ2
= 25SQs + SQs + SQ1 + SQ2
= 26SQs + SQ1 + SQ2
여기서, 상기 화소 회로(20)에 배열 설치된 전체 트랜지스터의 점유 면적(St)의 경우와 마찬가지로, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2) 각각의 점유 면적(SQ1 및 SQ2)이 서로 같다고 가정한다. 그리고, 그 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2) 각각의 점유 면적(SQ1 및 SQ2)이 구동용 트랜지스터(Qs)의 점유 면적(SQs)과 같다고 가정하면, 상기 점유 면적(Ao)은 이하와 같이 된다.
Ao = 26SQs + SQ1 + SQ2
= 28SQs
이상의 결과로부터 구동 전류 생성 회로부(30)를 1 개의 구동용 트랜지스터(Qs)로 구성하는 동시에 전류 공급 회로부(40)를 1 개의 전류 공급용 트랜지스터(Qp)로 구성한 화소 회로와 비교하여, 도 3에 나타낸 화소 회로(20)는 구동 전류(Ie1)에 대하여 같은 만큼의 데이터 전류(Idata)의 전류량을 공급할 수 있는 동시에, 트랜지스터의 점유 면적을 약 60% 삭감시킬 수 있다. 이 트랜지스터의 점유 면적(So)의 삭감 비율은 상기 데이터 전류(Idata)와 구동 전류(Ie1)의 상대 비율이 커질수록 커진다. 그 때문에, 화소 회로의 개구율에서는, 구동 전류 생성 회로부(30)를 복수의 구동용 트랜지스터(Qs)로 구성하는 동시에 전류 공급 회로부(40)를 복수의 전류 공급용 트랜지스터(Qp)로 구성한 화소 회로쪽이 개구율을 보다 크게 할 수 있다고 하는 효과를 얻을 수 있다.
다음에, 상기 구동 전류 생성 회로부(30) 및 전류 공급 회로부(40)를 구비한 화소 회로(20)의 구동 방법에 대해서 도 4에 따라 설명한다. 도 4는 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)에 공급되는 스위칭 신호로서의 제 1 주사 신호(SC1) 및 제 2 주사 신호(SC2)와 유기 EL 소자(21)에 흐르는 구동 전류(Ie1)의 타이밍 차트이다.
또한, 도 4에서 Tc, T1 및 T2는 각각 구동 주기, 데이터 기록 기간 및 발광 기간을 표시하고 있다. 구동 주기(Tc)는 데이터 기록 기간(T1)과 발광 기간(T2)으로 이루어져 있다. 구동 주기(Tc)는 상기 유기 EL 소자(21)의 휘도 계조가 1 회씩 갱신되는 주기를 의미하고 있고, 소위 프레임 주기와 동일한 것이다.
우선, 상기 주사선 구동 회로(13)로부터 소정의 데이터 기록 기간(T1)에 제 1 및 제 2 부주사선(Yn1, Yn2)을 통해서 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 온 상태로 하는 제 1 및 제 2 주사 신호(SC1, SC2)가 각각 공급된다. 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 온 상태로 하는 제 1 및 제 2 주사 신호가 공급되면, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)가 각각 데이터 기록 기간(T1)에서 온 상태가 된다. 이에 의해, 화소 회로(20)에 데이터 전류(Idataｍ)가 공급되는 동시에, 전류 공급 회로부(40)를 구성하는 5 개의 전류 공급용 트랜지스터(Qp)가 다이오드 접속된다. 그리고, 상기 전류 공급용 트랜지스터(Qp)와 구동 전류 생성 회로부(30)를 구성하고 있는 5 개의 구동용 트랜지스터(Qs)가 전기적으로 접속되어 커런트 미러 회로를 구성한다. 그러면, 상기 데이터 전류(Idataｍ)가 상기 전류 공급 회로부(40)를 통과하여, 제 1 전류 레벨로서의 데이터 전류(Idataｍ)의 전류 레벨에 상당하는 전하량이 상기 유지 커패시터(Cn)에 유지된다. 그 결과, 상기 유지 커패시터(Cn)에 유지된 전하량에 따른 전압이 상기 구동 전류 생성 회로부(30)를 구성하는 5 개의 구동용 트랜지스터(Qs)의 각 게이트/소스 간에 인가된다.
다음에, 상기 데이터 기록 기간(T1) 후, 소정의 발광 기간(T2)에 상기 주사선 구동 회로(13)로부터 제 1 및 제 2 부주사선(Yn1, Yn2)을 통해서 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 오프 상태로 하는 제 1 및 제 2 주사 신호(SC1, SC2)가 공급된다. 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 오프 상태로 하는 제 1 및 제 2 주사 신호가 공급되면, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)가 각각 발광 기간(T2)에 오프 상태가 된다. 이에 의해, 상기 유지 커패시터(Cn)에 유지된 전하량에 따른 전압이 상기 구동 전류 생성 회로부(30)를 구성하는 5 개의 구동용 트랜지스터(Qs)의 각 게이트/소스 간에 인가된다. 그리고, 각 구동용 트랜지스터(Qs)는 상기 유지 커패시터(Cn)에 유지된 전하량에 따른 전압에 기초한 크기의 구동 전류(Ie1)를 생성한다. 이 때, 상기 구동 전류 생성 회로부(30)에서 생성되는 상기 구동 전류(Ie1)의 전류 레벨은 상기 데이터 전류(Idata)의 1/25 배의 값이 된다.
또한, 제 1 및 제 2 스위칭용 트랜지스터(Qs1, Qs2)는 데이터 기록 기간(T1)에서 온 상태가 되고, 발광 기간(T2)에 오프 상태가 되도록 설정되어 있는 것이 바람직하지만, 특히 이것에는 한정되지 않는다.
(1) 이와 같이 본 실시 형태에서는, 서로 같은 이득 계수(βs)를 갖는 5 개의 구동용 트랜지스터(Qs)를 직렬 접속함으로써 구동 전류 생성 회로부(30)를 형성했다. 또한, 서로 같은 이득 계수(βp)를 갖는 5 개의 전류 공급용 트랜지스터(Qp)를 병렬 접속함으로써 전류 공급 회로부(40)를 형성했다. 그리고, 구동 전류 생성 회로부(30)를 구성하는 구동용 트랜지스터(Qs)의 각 게이트를 전류 공급 회로부(40)를 구성하는 전류 공급용 트랜지스터(Qp)의 각 게이트와 접속함으로써, 구동용 트랜지스터(Qs)와 전류 공급용 트랜지스터(Qp)가 커런트 미러 회로를 구성하도록 했다. 그리고, 상기 구동용 트랜지스터(Qs)의 각 게이트에는 데이터 전류(Idata)에 상당하는 전하량을 유지하는 유지 커패시터(Cn)를 접속했다. 또한, 상기 전류 공급 회로부(40)를, 데이터 전류(Idata)를 공급하는 데이터선(Xm)에 전기적으로 접속했다. 그리고, 상기 구동 전류 생성 회로부(30)에서 생성된 구동 전류(Ie1)가 유기 EL 소자(21)에 공급되도록 했다.
이에 의해, 데이터 전류(Idata)의 전류 레벨을 구동 전류(Ie1)의 25배로 설정할 수 있다. 따라서, 그 만큼 데이터 전류(Idata)를 고속으로 유지 커패시터(Cn)에 기록할 수 있다. 또한, 상기 유지 커패시터(Cn)로의 데이터의 기록은 전류 신호인 데이터 전류(Idata)로 행하므로, 화소 회로(20)마다의 상기 구동용 트랜지스터(Qs)의 임계치 전압 등의 특성 편차를 억제할 수 있다.
(2) 또한, 본 실시 형태에서는 소정의 이득 계수를 갖는 트랜지스터의 병렬 접속 및 직렬 접속이라는 방법, 즉 단위 소자의 조합을 이용해서 커런트 미러 회로를 구성했다. 이렇게 함으로써, 다른 이득 계수를 갖는 트랜지스터로 커런트 미러 회로를 구성하는 경우에 비하여, 미러 특성의 정밀도를 향상시킬 수 있다.
(3) 또한, 본 실시 형태에서는 서로 같은 이득 계수(βs)를 갖는 5 개의 구동용 트랜지스터(Qs)를 직렬 접속함으로써 구동 전류 생성 회로부(30)를 형성했다. 또한, 서로 같은 이득 계수(βp)를 갖는 5 개의 전류 공급용 트랜지스터(Qp)을 병렬 접속함으로써 전류 공급 회로부(40)를 형성했다. 이에 의해, 구동 전류(Ie1)의 25 배의 전류 레벨을 갖는 데이터 전류(Idata)를 공급하면서 개구율의 저하를 억제할 수 있는 화소 회로를 제공할 수 있다.
<제 2 실시 형태>
다음에, 본 발명을 구체화한 제 2 실시 형태를 도 5 ∼ 도 8에 따라 설명한다. 또한, 본 실시 형태에서 상기 제 1 실시 형태와 같은 구성 부재에 대해서는 부호를 같게 하여, 그 상세한 설명은 생략한다.
도 5는 유기 EL 디스플레이(10)의 표시 패널부(12)에 배열 설치되는 화소 회로(50)의 회로도이다. 도 6은 화소 회로의 동작을 나타내는 타이밍 차트이다. 도 7 및 도 8은 각각 화소 회로(50)의 등가 회로이다.
화소 회로(50)는 상기 제 1실시 형태에서 기재한 구동 전류 생성 회로부(30)와 전류 공급 회로부(40)의 작용을 겸하는 전류 제어 회로부(60)를 포함한다. 상세히 설명하면 화소 회로(50)는 구동용 트랜지스터로서 기능하는 5 개의 트랜지스터(Qd1 ∼ Qd5)와, 스위칭 소자로서 기능하는 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)와, 유지 커패시터(Cn)와, 유기 EL 소자(21)를 포함한다. 그리고, 상기 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7) 중, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)가 특허청구범위에 기재된 제어용 소자에 대응하고 있다.
상기 5 개의 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 도전형은 모두 p형(p채널)이다. 또한, 상기 7 개의 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)의 상기 도전형은 n형(n채널)이다. 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)는 그 이득 계수(βd)가 모두 같아지도록 설정되어 있다. 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)는 각각 상기 주사선 구동 회로(13)로부터 공급되는 주사 신호에 따라 온·오프 제어되도록 되어 있다.
제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5) 중, 제 1 트랜지스터(Qd1)의 소스는 구동 전압(Vdd)을 공급하는 전원선(VL)에 접속되어 있다. 제 1 트랜지스터(Qd1)의 드레인은 제 2 트랜지스터(Qd2)의 소스 또는 드레인 중 한쪽의 전극과 접속되어 있다. 제 1 트랜지스터(Qd1)의 소스는, 상기 제 2 트랜지스터(Qd2)의, 제 1 트랜지스터(Qd1)의 드레인과 접속되어 있지 않은 쪽의 전극에, 제 4 스위칭용 트랜지스터(Q4)를 통해서 접속되어 있다.
제 2 트랜지스터(Qd2)의 제 4 스위칭용 트랜지스터(Q4)와 접속된 소스 또는 드레인은 제 3 트랜지스터(Qd3)의 드레인 또는 소스와 접속되어 있다. 제 2 트랜지스터(Qd2)의, 제 3 트랜지스터(Qd3)의 드레인 또는 소스와 접속되어 있지 않은 쪽의 전극은 제 6 스위칭용 트랜지스터(Q6)의 소스 또는 드레인에 접속되어 있다. 제 6 스위칭용 트랜지스터(Q6)의, 제 2 트랜지스터(Qd2)의 소스 또는 드레인과 접속되어 있지 않은 쪽의 전극은 제 3 트랜지스터(Qd3)의 제 2 트랜지스터(Qd2)와 접속되어 있지 않은 쪽의 전극에 접속되어 있다.
제 3 트랜지스터(Qd3)의 제 6 스위칭용 트랜지스터(Q6)의 소스 또는 드레인과 접속된 쪽의 전극은 제 4 트랜지스터(Qd4)의 드레인 또는 소스와 접속되어 있다. 제 3 트랜지스터(Qd3)의, 제 4 트랜지스터(Qd4)의 드레인 또는 소스와 접속되어 있지 않은 쪽의 전극은 제 5 스위칭용 트랜지스터(Q5)의 소스 또는 드레인에 접속되어 있다. 제 5 스위칭용 트랜지스터(Q5)의, 제 3 트랜지스터(Qd3)의 소스 또는 드레인과 접속되어 있지 않은 쪽의 전극은 제 4 트랜지스터(Qd4)의 제 3 트랜지스터(Qd3)와 접속되어 있지 않은 쪽의 전극에 접속되어 있다.
제 4 트랜지스터(Qd4)의, 제 5 스위칭용 트랜지스터(Q5)의 소스 또는 드레인과 접속된 소스 또는 드레인은 제 5 트랜지스터(Qd5)의 소스에 접속되어 있다. 제 4 트랜지스터(Qd4)의, 제 5 스위칭용 트랜지스터(Q5)의 드레인 또는 소스와 접속되어 있지 않은 쪽의 전극은 제 7 스위칭용 트랜지스터(Q7)의 소스 또는 드레인에 접속되어 있다. 제 7 스위칭용 트랜지스터(Q7)의, 제 4 트랜지스터(Qd4)와 접속되어 있지 않은 쪽의 전극은 제 5 트랜지스터(Qd5)의 드레인에 접속되어 있다. 제 5 트랜지스터(Qd5)의 드레인은 제 1 스위칭용 트랜지스터(Q1)의 드레인에 접속되어 있다. 제 1 스위칭용 트랜지스터(Q1)의 소스는 데이터선(Xm)에 접속되어, 데이터선 구동 회로(14)에 전기적으로 접속되어 있다.
또한, 상기 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)의 각 게이트는 서로 접속해서 제 3 부주사선(Yn3)에 공통으로 접속되어 있다.
그리고, 이렇게 배열 설치된 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)와, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)로 전류 제어 회로부(60)를 구성하고 있다.
또한, 전류 제어 회로부(60)를 구성하는 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5) 각각의 게이트는 서로 공통되어서 접속되어, 유지 커패시터(Cn)와 제 2 스위칭용 트랜지스터(Q2)의 드레인에 접속되어 있다. 유지 커패시터(Cn)의 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5) 각각의 게이트와 접속되어 있지 않은 쪽의 전극은 상기 전원선(VL)에 접속되어 있다. 또한, 제 2 스위칭용 트랜지스터(Q2)의 소스는 상기 제 1 스위칭용 트랜지스터(Q1)의 드레인과 제 3 스위칭용 트랜지스터(Q3)의 드레인에 각각 접속되어 있다. 제 2 스위칭용 트랜지스터(Q2)의 게이트는 제 1 스위칭용 트랜지스터(Q1)의 게이트와 공통으로 접속되어, 제 1 부주사선(Yn1)에 접속되어 있다. 제 3 스위칭용 트랜지스터(Q3)의 게이트는 제 2 부주사선(Yn2)에 접속되어 있다. 제 3 스위칭용 트랜지스터(Q3)의 소스는 유기 EL 소자(21)의 양극(陽極)에 접속되어 있다. 유기 EL 소자(21)의 음극(陰極)은 접지되어 있다.
다음에, 상기 전류 제어 회로부(60)를 갖는 화소 회로(50)의 작용에 대해서 설명한다.
화소 회로(50)를 구성하는 전류 제어 회로부(60)는 주사선 구동 회로(13)로부터 공급되는 제 3 주사 신호(SC3)에 따라 상기 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)가 각각 온·오프 제어됨으로써, 그 합성 이득 계수(βo)가 변화하도록 설정되어 있다. 상세하게 설명하면, 전류 제어 회로부(60)는 화소 회로(50)에 데이터 전류(Idata)를 공급할 때, 주사선 구동 회로(13)로부터 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)를 온 상태로 하는 제 3 주사 신호(SC3)가 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)의 각 게이트에 공급된다. 그러면, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)가 각각 온 상태로 된다.
이 때, 상기 전류 제어 회로부(60)를 구성하는 5 개의 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)는 서로 병렬 접속된다. 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)가 서로 병렬 접속된 전류 제어 회로부(60)의 합성 이득 계수(βpo)는 각 제 1 ∼ 제 5 트랜지스터(Q1 ∼ Q5)의 이득 계수(βd)를 사용하면 이하와 같이 된다.
βpo = 5βd
또한, 전류 제어 회로부(60)는 구동 전류(Ie1)를 생성할 때, 주사선 구동 회로(13)로부터 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)를 각각 오프 상태로 하는 제 3 주사 신호(SC3)가 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)의 각 게이트에 공급된다. 그러면, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)가 각각 오프 상태로 된다.
이 때, 상기 전류 제어 회로부(60)를 구성하는 5 개의 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)는 서로 직렬 접속된다. 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)가 서로 직렬 접속된 전류 제어 회로부(60)의 합성 이득 계수(βso)는 각 제 1 ∼ 제 5 트랜지스터(Q1 ∼ Q5)의 이득 계수(βd)를 사용하면, 이하와 같이 된다.
βso = βd/5
따라서, 데이터 전류(Idata)와 구동 전류(Ie1)의 비를, 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)가 서로 병렬 접속된 때의 합성 이득 계수(βpo)와, 직렬 접속된 때의 합성 이득 계수(βso)로 표시하면 이하의 식과 같이 된다.
Idata:Ie1 = βpo:βso
= 5βd:βd/5
= 5:1/5
따라서, 데이터 전류(Idata)는 이하의 식으로 표시된다.
Idata = 25Ie1
따라서, 본 실시 형태의 화소 회로(50)는 구동 전류(Ie1)의 25 배의 전류 레벨을 갖는 데이터 전류(Idata)를 공급할 수 있다. 즉, 상기 데이터 전류(Idata)의 전류 레벨은 구동 전류(Ie1)의 전류 레벨보다 25배 크므로, 그 만큼 데이터 전류(Idataｍ)를 고속으로 유지 커패시터(Cn)에 기록할 수 있다. 또한, 상기 유지 커패시터(Cn)로의 데이터의 기록은 전류 신호인 데이터 전류(Idata)이므로, 화소 회로(50)마다의 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 임계치 전압 등의 특성 편차를 억제할 수 있다.
다음에, 상기 전류 제어 회로부(60)를 갖는 화소 회로(50)에 배열 설치된 전체 트랜지스터의 점유 면적을 산출한다.
제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 각 점유 면적을 각각 SQd1 ∼ SQd5, 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)의 각 점유 면적을 각각 SQ1 ∼ SQ7로 표시하면, 화소 회로(50)의 전체 트랜지스터의 점유 면적(St)은 이하와 같이 된다.
St = SQd1 + SQd2 + SQd3 + SQd4 + SQd5 + SQ1 + SQ1 + SQ2 + SQ3
+ SQ4 + SQ5 + SQ6 + SQ7
여기서, 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 이득 계수(βd)는 모두 같은 값이므로, 각 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 점유 면적(SQd1 ∼ SQd5)은 같은 값이 된다. 또한, 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)는 각각 스위칭 소자로서 기능하는 트랜지스터이므로, 그 점유 면적은 같다고 가정한다.
따라서, 상기 화소 회로(50)에 배열 설치된 전체 트랜지스터의 점유 면적(St)은 각 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 점유 면적을 SQd로, 또한 각 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)의 점유 면적을 SQo로 각각 표시하면, 이하와 같이 된다.
St = SQd1 + SQd2 + SQd3 + SQd4 + SQd5 + SQ1 + SQ1 + SQ2
+ SQ3 + SQ4 + SQ5 + SQ6 + SQ7
= 5SQd + 7SQo
여기서, 제 1 ∼ 제 7 스위칭용 트랜지스터(Q1 ∼ Q7)의 점유 면적(SQt)이 상기 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 점유 면적(SQd)과 같다고 가정한다. 그러면, 화소 회로(50)의 전체 트랜지스터의 점유 면적(St)은 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)의 점유 면적을 SQo로 표시하면 이하와 같이 된다.
St = 5SQd + 7SQo
= 12SQd
따라서, 상기 전류 제어 회로부(60)를 구비한 화소 회로(50)에서도 상기 제 1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
다음에, 상기 전류 제어 회로부(60)를 구비한 화소 회로(50)의 구동 방법에 대해서 도 6 ∼ 도 8에 따라 설명한다. 도 6은 제 1, 제 2 및 제 3 스위칭용 트랜지스터(Q1, Q2, Q3)에 공급되는 제 1, 제 2 및 제 3 주사 신호(SC1, SC2, SC3)와, 유기 EL 소자(21)로 흐르는 구동 전류(Ie1)와의 타이밍 차트이다.
우선, 상기 주사선 구동 회로(13)로부터 소정의 데이터 기록 기간(T1)에 제 1 부주사선(Yn1)을 통해서 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 온 상태로 하는 제 1 주사 신호(SC1)가 공급된다. 또한, 이 때 주사선 구동 회로(13)로부터 제 2 부주사선(Yn2)을 통해서 제 3 스위칭용 트랜지스터(Q3)를 오프 상태로 하는 제 3 주사 신호(SC3)가 공급된다. 또한, 주사선 구동 회로(13)로부터 제 3 부주사선(Yn3)을 통해서 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)를 온 상태로 하는 제 3 주사 신호(SC3)가 공급된다.
제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 온 상태로 하는 제 1 주사 신호(SC1)가 공급되면, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)가 각각 온 상태로 된다. 또한, 제 3 스위칭용 트랜지스터(Q3)를 오프 상태로 하는 제 3 주사 신호(SC3)가 공급되면, 제 3 스위칭용 트랜지스터(Q3)가 오프 상태가 된다. 또한, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)를 온 상태로 하는 제 3 주사 신호(SC3)가 공급되면, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)가 온 상태로 된다.
도 7은 상기 데이터 기록 기간(T1)에서의 화소 회로(50)의 등가 회로이다. 데이터 기록 기간(T1)에서는 상기 데이터선 구동 회로(14)로부터 공급되는 데이터 전류(Idata)가 데이터선(Xm)을 통해서 화소 회로(50)에 공급된다. 그리고, 상기 데이터 전류(Idata)에 상당하는 전하량이 유지 커패시터(Cn)에 유지된다. 이 때, 화소 회로(50)의 전류 제어 회로부(60)를 구성하는 5 개의 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)는 도 7에 나타내는 바와 같이 서로 병렬 접속되어 있다. 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)가 서로 병렬 접속된 전류 제어 회로부(60)의 합성 이득 계수(βpo)는 5βd가 된다. 유지 커패시터(Cn)에는 이 상태를 보존하는 전하가 축적된다.
다음에, 상기 주사선 구동 회로(13)로부터 소정의 발광 기간(T2)에 제 1 부주사선(Yn1)을 통해서 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 오프 상태로 하는 제 1 주사 신호(SC1)가 공급된다. 또한, 이 때 주사선 구동 회로(13)로부터 제 2 부주사선(Yn2)을 통해서 제 3 스위칭용 트랜지스터(Q3)를 온 상태로 하는 제 3 주사 신호(SC3)가 공급된다. 또한, 주사선 구동 회로(13)로부터 제 3 부주사선(Yn3)을 통해서 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)를 오프 상태로 하는 제 3 주사 신호(SC3)가 공급된다.
제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)를 오프 상태로 하는 제 1 주사 신호(SC1)가 공급되면, 제 1 및 제 2 스위칭용 트랜지스터(Q1, Q2)가 각각 오프 상태로 된다. 또한, 제 3 스위칭용 트랜지스터(Q3)를 온 상태로 하는 제 3 주사 신호(SC3)가 공급되면, 제 3 스위칭용 트랜지스터(Q3)가 온 상태로 된다. 또한, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)를 오프 상태로 하는 제 3 주사 신호(SC3)가 공급되면, 제 4 ∼ 제 7 스위칭용 트랜지스터(Q4 ∼ Q7)가 오프 상태로 된다.
도 8은 상기 발광 기간(T2)에서의 화소 회로(50)의 등가 회로이다. 발광 기간(T2)에서의 전류 제어 회로부(60)는, 도 8에 나타내는 바와 같이, 동일한 전류 제어 회로부(60)를 구성하는 5 개의 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)가 서로 직렬 접속되어 있다. 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)가 서로 직렬 접속된 전류 제어 회로부(60)의 합성 이득 계수(βso)는 βd/5가 된다.
그리고, 화소 회로(50)는 상기 유지 커패시터(Cn)에 유지된 데이터 전류(Idata)에 상당하는 전하량에 따른 상기 전압에 기초하여 서로 직렬 접속된 제 1 ∼ 제 5 트랜지스터(Qd1 ∼ Qd5)에서 구동 전류(Ie1)를 생성한다. 그리고, 상기 구동 전류(Ie1)가 유기 EL 소자(21)에 공급됨으로써, 동일한 유기 EL 소자(21)가 구동 전류(Ie1)의 전류 레벨에 따라 발광한다.
이 결과, 전류 제어 회로부(60)를 갖는 화소 회로(50)에서도, 상기 제 1 실시 형태와 마찬가지의 효과를 얻을 수 있다.
<제 3 실시 형태>
다음에, 제 1 및 제 2 실시 형태에서 설명한 전기 광학 장치로서의 유기 EL 디스플레이(10)의 전자 기기의 적용에 대해서 도 9 및 도 10에 따라 설명한다. 유기 EL 디스플레이(10)는 모바일형 퍼스널 컴퓨터, 휴대 전화, 디지털 카메라 등 다양한 전자 기기에 적용할 수 있다.
도 9는 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 도 9에서, 퍼스널 컴퓨터(70)는 키보드(71)를 구비한 본체부(72)와, 상기 유기 EL 디스플레이(10)를 사용한 표시 유닛(73)을 구비하고 있다. 이 경우에서도, 유기 EL 디스플레이(10)를 사용한 표시 유닛(73)은 상기 실시 형태와 마찬가지의 효과를 발휘한다.
도 10은 휴대 전화의 구성을 나타내는 사시도이다. 도 10에서, 휴대 전화(80)는 복수의 조작 버튼(81), 수화구(82), 송화구(83), 상기 유기 EL 디스플레이(10)를 사용한 표시 유닛(84)을 구비하고 있다. 이 경우에서도, 유기 EL 디스플레이(10)를 사용한 표시 유닛(84)은 상기 실시 형태와 마찬가지의 효과를 발휘한다.
또한, 발명의 실시 형태는 상기 실시 형태에 한정되는 것이 아니고, 이하와 같이 실시해도 좋다.
○ 상기 실시 형태에서는, 구동 전류 생성 회로부(30)를 구성하는 5 개의 구동용 트랜지스터(Qs)를 서로 직렬로 접속하는 동시에, 전류 공급 회로부(40)를 구성하는 5 개의 전류 공급용 트랜지스터(Qp)를 서로 병렬로 접속했다. 그 결과, 구동 전류(Ie1)보다 큰 전류 레벨을 갖는 데이터 전류(Idata)를 화소 회로(20)에 공급함으로써, 유지 커패시터(Cn)로의 기록 시간을 단축화했다. 이것을, 구동 전류 생성 회로부(30)를 구성하는 5 개의 구동용 트랜지스터(Qs)를 서로 병렬로 접속하는 동시에, 전류 공급 회로부(40)를 구성하는 5 개의 전류 공급용 트랜지스터(Qp)를 서로 직렬로 접속해도 좋다. 이렇게 함으로써, 작은 전류 레벨을 갖는 데이터 전류(Idata)에 기초하여 큰 전류 레벨을 갖는 구동 전류(Ie1)를 생성하는 증폭 기능을 구비한 전자 장치를 실현할 수 있다. 이것은, 예를 들면 보다 큰 전류 레벨을 갖는 데이터 전류(Idata)를 화소 회로(20)에 공급하도록 했다. 그 결과, 상기 유기 EL 디스플레이(10) 이외에도 MRAM(자기 저항 소자) 등의 메모리, 광검출 소자 등의 검출 장치 등에 적용할 수 있다.
○ 상기 실시 형태에서는, 구동 전류 생성 회로부(30)는 5 개의 구동용 트랜지스터(Qs)로 구성했다. 또한, 전류 공급 회로부(40)는 5 개의 전류 공급용 트랜지스터(Qp)로 구성했다. 이것을 5 개 이상 또는 5 개 이하의 구동용 트랜지스터(Qs)로 구동 전류 생성 회로부(30)를 구성해도 좋다. 또한, 5 개 이상 또는 5 개 이하의 전류 공급용 트랜지스터(Qp)로 전류 공급 회로부(40)를 구성해도 좋다. 이렇게 함으로써, 종래의 화소 회로와 비교해서 개구율을 삭감시키지 않고, 구동 전류(Ie1)의 전류량과 비교해서 큰 전류량을 갖는 데이터 전류(Idata)를 화소 회로(20)에 공급할 수 있다.
○ 상기 제 1 및 제 2 실시 형태에서의 각 트랜지스터의 극성을 변경한 구성에 대해서도 마찬가지의 효과를 얻는 것이 가능하다.
○ 상기 실시 형태에서는, 전자 소자로서 유기 EL 소자(21)를 사용했지만, 이것을 다른 전자 소자에 적용해도 좋다. 예를 들면, LED나 FED 등의 발광 소자와 같은 전기 광학 소자에 적용해도 좋다.
○ 상기 실시 형태에서는 전자 장치로서 유기 EL 소자(21)를 갖는 화소 회로(20)를 사용한 유기 EL 디스플레이(10)에 적용했지만, 이것을 발광층이 무기 재료로 구성된 무기 EL 소자를 갖는 화소 회로를 사용한 디스플레이에 적용해도 좋다.
○ 상기 실시 형태에서는 1 색으로 이루어지는 유기 EL 소자(21)의 화소 회로(20, 50)를 설치한 유기 EL 디스플레이(10)였지만, 적색, 녹색 및 청색의 3 색 유기 EL 소자(21)에 대하여 각 색용의 화소 회로(20, 50)를 설치한 EL 디스플레이에 응용해도 좋다.
본 발명에 따르면, 트랜지스터의 특성 편차를 억제할 수 있는 전자 회로, 전자 장치 및 전자 기기가 제공된다.
또한, 본 발명에 따르면, 전류 신호를 데이터 신호로서 사용했을 경우의 데이터 기록 시간의 단축화나 성(省)전력화에 적합한 전자 회로, 전자 장치 및 전자 기기가 제공된다.
도 1은 본 실시 형태의 유기 EL 디스플레이의 회로 구성을 나타내는 블록 회로도.
도 2는 표시 패널부 및 데이터선 구동 회로의 내부 구성을 나타내는 블록 회로도.
도 3은 제 1 실시 형태를 설명하기 위한 화소 회로의 회로도.
도 4는 제 1 실시 형태의 화소 회로의 동작을 설명하기 위한 타이밍 차트.
도 5는 제 2 실시 형태를 설명하기 위한 화소 회로의 회로도.
도 6은 제 2 실시 형태의 화소 회로의 동작을 설명하기 위한 타이밍 차트.
도 7은 제 2 실시 형태를 설명하기 위한 화소 회로의 등가 회로도.
도 8은 제 2 실시 형태를 설명하기 위한 화소 회로의 등가 회로도.
도 9는 제 3 실시 형태를 설명하기 위한 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도.
도 10은 제 3 실시 형태를 설명하기 위한 휴대 전화 구성을 나타내는 사시도.
*도면의 주요 부분에 대한 부호의 설명*
βs, βp : 구동 능력으로서의 이득 계수
Cn : 용량 소자로서의 유지 커패시터
Ie1 : 제 2 전류로서의 구동 전류
Idata : 제 1 전류로서의 데이터 전류
10 : 전자 장치로서의 유기 EL 디스플레이
20 : 전자 회로로서의 화소 회로
21 : 전자 소자로서의 유기 EL 소자
30 : 제 2 회로부로서의 구동 전류 생성 회로부
40 : 제 1 회로부로서의 전류 공급 회로부
70 : 전자 기기로서의 모바일형 퍼스널 컴퓨터
80 : 전자 기기로서의 휴대전화

Claims (28)

  1. 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 직렬 또는 병렬로 접속된 단위 소자를 포함하는 것을 특징으로 하는 전자 회로.
  2. 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함하는 것을 특징으로 하는 전자 회로.
  3. 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함하는 것을 특징으로 하는 전자 회로.
  4. 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함하고,
    상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함하는 것을 특징으로 하는 전자 회로.
  5. 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여, 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 전기적으로 직렬 또는 병렬로 접속된 복수의 단위 소자를 포함하고,
    상기 복수의 단위 소자의 전기적 접속은 제어용 소자에 의해 제어되는 것을 특징으로 하는 전자 회로.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 복수의 단위 소자 중에, 상기 제 1 회로부와 상기 제 2 회로부에 공통인 단위 소자가 적어도 1개 있는 것을 특징으로 하는 전자 회로.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 복수의 단위 소자는 동일한 구동 능력을 갖고 있는 것을 특징으로 하는 전자 회로.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 복수의 단위 소자는 일괄하여 형성된 것을 특징으로 하는 전자 회로.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 전류 레벨은 상기 제 2 전류 레벨보다 큰 것을 특징으로 하는 전자 회로.
  10. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 전류 레벨은 상기 제 1 전류 레벨보다 큰 것을 특징으로 하는 전자 회로.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 전류가 공급되는 전자 소자를 포함하는 것을 특징으로 하는 전자 회로.
  12. 제 11 항에 있어서,
    상기 전자 소자는 전기 광학 소자 또는 전류 구동 소자인 것을 특징으로 하는 전자 회로.
  13. 제 12 항에 있어서,
    상기 전자 소자는 유기 EL 소자인 것을 특징으로 하는 전자 회로.
  14. 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치에 있어서,
    상기 복수의 단위 회로 각각은,
    상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해서 온(on) 상태 또는 오프(off) 상태로 제어되는 스위칭 소자와,
    상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 직렬 또는 병렬로 접속된 단위 소자를 포함하는 것을 특징으로 하는 전자 장치.
  15. 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치에 있어서,
    상기 복수의 단위 회로 각각은,
    상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와,
    상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함하는 것을 특징으로 하는 전자 장치.
  16. 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치에 있어서,
    상기 복수의 단위 회로 각각은,
    상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와,
    상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함하는 것을 특징으로 하는 전자 장치.
  17. 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치에 있어서,
    상기 복수의 단위 회로 각각은,
    상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와,
    상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부는 병렬로 접속된 복수의 단위 소자를 포함하고,
    상기 제 2 회로부는 직렬로 접속된 복수의 단위 소자를 포함하는 것을 특징으로 하는 전자 장치.
  18. 제 1 신호선과, 제 2 신호선과, 복수의 단위 회로를 포함하는 전자 장치에 있어서,
    상기 복수의 단위 회로 각각은,
    상기 제 1 신호선과 접속하여, 상기 제 1 신호선으로부터 공급되는 스위칭 신호에 의해 온 상태 또는 오프 상태로 제어되는 스위칭 소자와,
    상기 제 2 신호선과 접속하여, 상기 스위칭 소자가 온 상태로 됨으로써 상기 제 2 신호선으로부터 공급되는 제 1 전류 레벨을 갖는 제 1 전류가 통과하는 제 1 회로부와,
    상기 제 1 전류 레벨에 따른 전하량을 유지하는 용량 소자와,
    상기 용량 소자에 유지된 상기 전하량에 기초하여 상기 제 1 전류 레벨과는 다른 제 2 전류 레벨을 갖는 제 2 전류를 생성하는 제 2 회로부를 포함하고,
    상기 제 1 회로부 및 상기 제 2 회로부 중 적어도 어느 하나는 전기적으로 직렬 또는 병렬로 접속된 복수의 단위 소자를 포함하고,
    상기 복수의 단위 소자의 전기적 접속은 제어용 소자에 의해서 제어되는 것을 특징으로 하는 전자 장치.
  19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 복수의 단위 소자 중에, 상기 제 1 회로부와 상기 제 2 회로부에 공통인 단위 소자가 적어도 1개 있는 것을 특징으로 하는 전자 장치.
  20. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 복수의 단위 소자는 동일한 구동 능력을 갖는 것을 특징으로 하는 전자 장치.
  21. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 복수의 단위 소자는 일괄하여 형성되는 것을 특징으로 하는 전자 장치.
  22. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 전류 레벨은 상기 제 2 전류 레벨보다 큰 것을 특징으로 하는 전자 장치.
  23. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 2 전류 레벨은 상기 제 1 전류 레벨보다 큰 것을 특징으로 하는 전자 장치.
  24. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 2 전류가 공급되는 전자 소자를 포함하는 것을 특징으로 하는 전자 장치.
  25. 제 24 항에 있어서,
    상기 전자 소자는 전기 광학 소자 또는 전류 구동 소자인 것을 특징으로 하는 전자 장치.
  26. 제 25 항에 있어서,
    상기 전자 소자는 유기 EL 소자인 것을 특징으로 하는 전자 장치.
  27. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 전자 회로를 실장한 것을 특징으로 하는 전자 기기.
  28. 제 14 항 내지 제 18 항 중 어느 한 항에 기재된 전자 장치를 실장한 것을 특징으로 하는 전자 기기.
KR10-2003-0063914A 2002-09-26 2003-09-16 전자 회로, 전자 장치 및 전자 기기 KR100524281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002280918A JP2004117820A (ja) 2002-09-26 2002-09-26 電子回路、電子装置及び電子機器
JPJP-P-2002-00280918 2002-09-26

Publications (2)

Publication Number Publication Date
KR20040027339A KR20040027339A (ko) 2004-04-01
KR100524281B1 true KR100524281B1 (ko) 2005-10-28

Family

ID=32275500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0063914A KR100524281B1 (ko) 2002-09-26 2003-09-16 전자 회로, 전자 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7417605B2 (ko)
JP (1) JP2004117820A (ko)
KR (1) KR100524281B1 (ko)
CN (1) CN1310203C (ko)
TW (1) TWI231929B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP5275551B2 (ja) * 2006-06-02 2013-08-28 富士フイルム株式会社 電流制御型駆動回路および表示装置
CN101212865B (zh) * 2006-12-29 2011-01-19 财团法人工业技术研究院 以有机晶体管为基础的印刷电路单元
TWI417840B (zh) * 2009-08-26 2013-12-01 Au Optronics Corp 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
JP6871159B2 (ja) * 2014-09-19 2021-05-12 コピン コーポレーション アクティブマトリックス型のｌｅｄ画素駆動回路および画素ｌｅｄ駆動方法
KR20170020571A (ko) * 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치
CN107342050B (zh) * 2017-08-30 2019-08-30 上海天马有机发光显示技术有限公司 一种显示基板及显示装置
CN109545142B (zh) * 2018-12-28 2020-10-20 上海天马微电子有限公司 像素驱动电路、方法、显示面板和显示装置
KR20200111873A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 표시 장치
CN110299107B (zh) * 2019-06-28 2021-01-29 上海天马有机发光显示技术有限公司 一种有机发光显示面板及有机发光显示装置
CN110379392B (zh) * 2019-07-24 2022-09-02 京东方科技集团股份有限公司 阵列基板、显示面板及其显示方法
CN112419963A (zh) * 2019-08-19 2021-02-26 群创光电股份有限公司 发光装置及显示设备
TW202244884A (zh) * 2021-04-30 2022-11-16 日商半導體能源研究所股份有限公司 顯示裝置
CN117253451A (zh) * 2022-06-09 2023-12-19 京东方科技集团股份有限公司 像素驱动电路、显示面板及其制备方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198803A (en) * 1990-06-06 1993-03-30 Opto Tech Corporation Large scale movie display system with multiple gray levels
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
WO2001006484A1 (fr) 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
KR100675622B1 (ko) * 1999-08-16 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광표시장치
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
JP2002244617A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
US6876350B2 (en) * 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP4034086B2 (ja) 2002-03-01 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
TWI276031B (en) * 2002-03-01 2007-03-11 Semiconductor Energy Lab Display device, light emitting device, and electronic equipment

Also Published As

Publication number Publication date
KR20040027339A (ko) 2004-04-01
CN1490778A (zh) 2004-04-21
US7417605B2 (en) 2008-08-26
JP2004117820A (ja) 2004-04-15
TW200405259A (en) 2004-04-01
US20070200802A1 (en) 2007-08-30
TWI231929B (en) 2005-05-01
CN1310203C (zh) 2007-04-11

Similar Documents

Publication Publication Date Title
JP4270322B2 (ja) 画素へのプログラミング電流の供給
KR100668270B1 (ko) 전자 장치 및 전자 기기
US9047813B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
US9047814B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
US20040095168A1 (en) Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus
US20030214465A1 (en) Display apparatus and driving method thereof
US9552764B2 (en) Display device, pixel circuit, electronic apparatus, and method of driving display device
KR100524281B1 (ko) 전자 회로, 전자 장치 및 전자 기기
JP2004302211A (ja) 画素回路、電気光学装置および電子機器
KR100594832B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
JP2003233347A (ja) 画素へのプログラミング電流の供給
KR100614479B1 (ko) 전자 장치, 전기 광학 장치 및 전자 기기
JP2004145279A (ja) 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 14