KR100594832B1 - 전자 회로, 전기 광학 장치 및 전자 기기 - Google Patents

전자 회로, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100594832B1
KR100594832B1 KR1020030065839A KR20030065839A KR100594832B1 KR 100594832 B1 KR100594832 B1 KR 100594832B1 KR 1020030065839 A KR1020030065839 A KR 1020030065839A KR 20030065839 A KR20030065839 A KR 20030065839A KR 100594832 B1 KR100594832 B1 KR 100594832B1
Authority
KR
South Korea
Prior art keywords
current
transistor
circuit
current signal
driving
Prior art date
Application number
KR1020030065839A
Other languages
English (en)
Other versions
KR20040034393A (ko
Inventor
가사이도시유키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040034393A publication Critical patent/KR20040034393A/ko
Application granted granted Critical
Publication of KR100594832B1 publication Critical patent/KR100594832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 기록 시간의 단축화를 도모할 수 있는 전자 회로, 전기 광학 장치 및 전자 기기를 제공하는 것을 과제로 한다.
제 1 구동용 트랜지스터(Qd)와, 상기 제 1 구동용 트랜지스터(Qd)의 이득 계수보다 k배 큰 이득 계수를 갖는 제 1 전류 공급용 트랜지스터(Qc)로 전류 레벨 최종 변환 회로(30)를 구성했다. 또한, 제 2 구동용 트랜지스터(Trd)와, 상기 제 2 구동용 트랜지스터(Trd)의 이득 계수보다 k배 큰 이득 계수를 갖는 제 2 전류 공급용 트랜지스터(Trc)로 전류 레벨 변환 회로(40)를 구성했다. 그리고, 상기 전류 레벨 변환 회로(40)의 제 2 구동용 트랜지스터(Trd)에서 생성된 데이터 전류(Idata)의 k배의 전류량을 갖는 중간 전류(Im)를 전류 레벨 최종 변환 회로(30)의 제 1 전류 공급용 트랜지스터(Qc)에 공급하도록 했다.
EL 소자, 이득 계수, 전류 레벨, 화소 회로

Description

전자 회로, 전기 광학 장치 및 전자 기기{ELECTRONICS CIRCUIT, ELECTRO-OPTIC APPARATUS AND ELECTRONICS INSTRUMENT}
도 1은 본 실시예의 유기 EL 디스플레이의 회로 구성을 나타내는 블록 회로도.
도 2는 표시 패널부 및 데이터선 구동 회로의 내부 회로 구성을 나타내는 블록 회로도.
도 3은 제 1 실시예의 화소 회로의 회로도.
도 4는 제 1 실시예의 화소 회로의 동작을 설명하기 위한 타이밍차트.
도 5는 제 2 실시예를 설명하기 위한 화소 회로의 회로도.
도 6은 제 2 실시예의 화소 회로의 동작을 설명하기 위한 타이밍차트.
도 7은 제 3 실시예를 설명하기 위한 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도.
*도면의 주요 부분에 대한 부호의 설명*
Cn : 유지부로서의 유지용 커패시터
Iel : 제 2 전류 신호로서의 구동 전류
Im : 제 1 전류 신호 또는 제 4 전류 신호로서의 중간 전류
Idata : 제 3 전류 신호로서의 데이터 전류
Qc : 제 1 전류 공급용 트랜지스터
Qd : 제 1 구동용 트랜지스터
Trc : 제 2 전류 공급용 트랜지스터
Trd : 제 2 구동용 트랜지스터
10 : 전기 광학 장치로서의 유기 EL 디스플레이
20 : 전자 회로로서의 화소 회로
21 : 전자 소자 및 전기 광학 소자로서의 유기 EL 소자
30 : 제 1 전류값 변환부로서의 전류 레벨 최종 변환 회로
40 : 제 2 전류값 변환부로서의 전류 레벨 변환 회로
70 : 전자 기기로서의 모바일형 퍼스널 컴퓨터
본 발명은 전자 회로, 전기 광학 장치 및 전자 기기에 관한 것이다.
최근, 유기 EL 소자와 같은 전기 광학 소자를 사용한 전기 광학 장치가 주목되고 있다. 유기 EL 소자는 자발광 소자이기 때문에 백라이트가 불필요해져, 저(低)소비전력, 고(高)시야각, 고(高)콘트라스트비의 전기 광학 장치를 실현할 수 있을 것으로 기대되고 있다.
이러한 전기 광학 장치 중의 액티브 매트릭스형이라고 불리는 방식의 것에서는, 그 표시 패널부에 유기 EL 소자에 공급되는 구동 전류를 제어하기 위한 화소 회로가 배열 설치되어 있다.
화소 회로는, 그 내부에 데이터 전류에 상대한 전하량을 유지하기 위한 콘덴서와, 상기 전하량에 따라 상기 구동 전류를 제어하는 트랜지스터를 구비하고 있다(예를 들어, 국제공개 제WO98/36406호 팜플렛).
그런데, 최근 상기 화소 회로로의 데이터 전류의 기록 시간의 단축화나 유기 EL 소자의 중간 계조의 확장화를 도모함으로써, 전기 광학 장치의 표시 품질을 향상시키는 것이 요구되고 있다.
본 발명의 목적은 기록 시간의 단축화를 도모할 수 있는 전자 회로, 전기 광학 장치 및 전자 기기를 제공함에 있다.
본 발명에서의 전자 회로는, 제 1 전류 신호가 입력되고, 상기 제 1 전류 신호와는 값이 다른 제 2 전류 신호를 생성하는 제 1 전류값 변환부와, 제 3 전류 신호가 입력되고, 상기 제 3 전류 신호와는 값이 다른 제 4 전류 신호를 생성하는 제 2 전류값 변환부와, 상기 제 2 전류 신호가 입력되는 전자 소자를 구비하며, 상기 제 4 전류 신호가 상기 제 1 전류 신호로 된다.
이것에 의하면, 전자 회로를 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제할 수 있다.
이 전자 회로에 있어서, 상기 제 1 전류 신호 또는 상기 제 2 전류 신호를 유지하기 위한 유지부를 상기 제 1 전류값 변환부가 갖는다.
이것에 의하면, 제 1 전류 신호에 대응하는 전류 레벨을 갖는 제 2 전류 신호를 안정되게 생성할 수 있다.
이 전자 회로에 있어서, 상기 제 1 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함한다.
이것에 의하면, 제 1 전류 신호에 대응하는 전류 레벨을 갖는 제 2 전류 신호를 생성할 수 있다.
이 전자 회로에 있어서, 상기 제 2 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함한다.
이것에 의하면, 제 3 전류 신호에 대응하는 전류 레벨을 갖는 제 4 전류 신호를 생성할 수 있다.
이 전자 회로에 있어서, 상기 전자 소자는 전류 구동 소자이다.
이것에 의하면, 전자 회로를 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 전류 구동 소자에 공급되는 제 2 전류 신호와 비교하여 큰 전류값을 갖는 제 3 전류 신호를 공급시킬 수 있다.
이 전자 회로에 있어서, 상기 전류 구동 소자는 EL 소자이다.
이것에 의하면, 전자 회로를 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, EL 소자에 공급되는 제 2 전류 신호와 비교하여 큰 전류값을 갖는 제 3 전류 신호를 공급시킬 수 있다.
본 발명의 전기 광학 장치는, 복수의 데이터선과, 복수의 주사선과, 복수의 전기 광학 소자와, 복수의 단위 회로를 구비한 전기 광학 장치에 있어서, 상기 복 수의 단위 회로의 각각은, 상기 복수의 주사선과 접속하는 동시에, 제 1 전류 신호가 입력되고, 상기 제 1 전류 신호와는 값이 다른 제 2 전류 신호를 생성하는 제 1 전류값 변환부와, 상기 복수의 데이터선 중 1개의 데이터선과 접속하는 동시에, 제 3 전류 신호가 입력되고, 상기 제 3 전류 신호와는 값이 다른 제 4 전류 신호를 생성하는 제 2 전류값 변환부를 구비하며, 상기 전기 광학 소자는 상기 제 2 전류 신호가 입력되고, 상기 제 4 전류 신호는 상기 제 1 전류 신호로 된다.
이것에 의하면, 전기 광학 장치를 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제할 수 있다.
이 전기 광학 장치에 있어서, 상기 제 1 전류 신호 또는 상기 제 2 전류 신호를 유지하기 위한 유지부를 상기 제 1 전류값 변환부가 갖는다.
이것에 의하면, 제 1 전류 신호에 대응하는 전류 레벨을 갖는 제 2 전류 신호를 안정되게 생성할 수 있다.
이 전기 광학 장치에 있어서, 상기 제 1 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함한다.
이것에 의하면, 제 1 전류 신호에 대응하는 전류 레벨을 갖는 제 2 전류 신호를 생성할 수 있다.
이 전기 광학 장치에 있어서, 상기 제 2 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함한다.
이것에 의하면, 제 3 전류 신호에 대응하는 전류 레벨을 갖는 제 4 전류 신호를 생성할 수 있다.
이 전기 광학 장치에 있어서, 상기 전기 광학 소자는 유기 EL 소자이다.
이것에 의하면, 전자 회로를 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제하면서, 유기 EL 소자에 공급되는 제 2 전류 신호와 비교하여 큰 전류값을 갖는 제 3 전류 신호를 공급시킬 수 있다.
본 발명에서의 전자 기기는 상기 전자 회로를 실장했다.
이것에 의하면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제한 전자 회로를 구비한 전자 기기를 제공할 수 있다.
이 전자 기기에 있어서, 상기 전기 광학 장치를 실장했다.
이것에 의하면, 구성하는 트랜지스터의 점유 면적이 커지는 것을 억제한 전기 광학 장치를 구비한 전자 기기를 제공할 수 있다.
(제 1 실시예)
이하, 본 발명을 구체화한 제 1 실시예를 도 1 내지 도 4에 따라 설명한다. 도 1은 전기 광학 장치로서의 유기 EL 디스플레이의 회로 구성을 나타내는 블록 회로도이다. 도 2는 표시 패널부 및 데이터선 구동 회로의 내부 회로 구성을 나타내는 블록 회로도이다. 도 3은 전자 회로 또는 단위 회로로서의 화소 회로의 회로도이다. 도 4는 화소 회로의 동작을 나타내는 타이밍차트이다.
유기 EL 디스플레이(10)는, 도 1에 나타낸 바와 같이, 제어 회로(11), 표시 패널부(12), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)를 구비하고 있다. 또한, 본 실시예에서의 유기 EL 디스플레이(10)는 전류 프로그램 방식의 화소 회로를 갖는 유기 EL 디스플레이이다.
유기 EL 디스플레이(10)의 제어 회로(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)는 각각이 독립된 전자 부품에 의해 구성되어 있을 수도 있다. 예를 들면, 제어 회로(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)가 각각 1칩의 반도체 집적 회로 장치에 의해 구성되어 있을 수도 있다.
또한, 제어 회로(11), 주사선 구동 회로(13) 및 데이터선 구동 회로(14)의 전부 또는 일부가 프로그래머블(programable) IC 칩으로 구성되고, 그 기능이 IC 칩에 기록된 프로그램에 의해 소프트웨어적으로 실현될 수도 있다.
제어 회로(11)는 외부 장치(도시 생략)로부터 출력되는 화상 데이터에 의거하여 표시 패널부(12)에 원하는 화상을 표시하기 위한 주사 제어 신호 및 데이터 제어 신호를 각각 작성한다. 또한, 제어 회로(11)는 주사 제어 신호를 주사선 구동 회로(13)에 출력하는 동시에, 데이터 제어 신호를 데이터선 구동 회로(14)에 출력한다.
표시 패널부(12)는, 도 2에 나타낸 바와 같이, 발광층이 유기 재료로 구성된 전자 소자, 전류 구동 소자 또는 전기 광학 소자로서의 유기 EL 소자(21)를 갖는 복수의 화소 회로(20)가 매트릭스 형상으로 배열 설치되어 있다. 즉, 화소 회로(20)는 열방향을 따라 연장되는 M개의 데이터선(Xm)(m=1∼M; m은 정수)과, 행방향을 따라 연장되는 N개의 주사선(Yn)(n=1∼N; n은 정수)의 교차부에 대응하는 위치에 배열 설치되어 있다. 또한, 본 실시예에서는, 유기 EL 소자(21)는 상기 데이터선 구동 회로(14)에서 생성되는 제 3 전류 신호로서의 데이터 전류(Idata)의 크기에 대하여 1/100 정도의 크기의 제 2 전류 신호로서의 구동 전류(Iel)로 적절 히 발광하는 유기 EL 소자이다. 또한, 화소 회로(20) 내에 배치 형성되는 후기하는 트랜지스터는 통상 TFT(박막트랜지스터)로 구성되어 있다.
주사선 구동 회로(13)는, 상기 제어 회로(11)로부터 출력되는 주사 제어 신호에 의거하여, 표시 패널부(12)에 설치된 N개의 주사선(Yn) 중 1개의 주사선을 선택하고, 그 선택된 주사선에 주사 신호를 공급한다.
데이터선 구동 회로(14)는 복수의 단일 라인 드라이버(23)를 구비하고 있다. 각 단일 라인 드라이버(23)는 표시 패널부(12)에 설치된 데이터선(Xm)과 접속되어 있다. 단일 라인 드라이버(23)는, 각각 제어 회로(11)로부터 출력되는 데이터 제어 신호에 의거하여, 데이터 전류(Idata)를 생성한다. 또한, 단일 라인 드라이버(23)는, 그 생성된 데이터 전류(Idata)를 데이터선(Xm)을 통하여 각 화소 회로(20)에 공급한다. 화소 회로(20)는, 이 데이터 전류(Idata)에 따라 상기 화소 회로(20)의 내부 상태를 설정함으로써, 각 유기 EL 소자(21)에 흐르는 구동 전류(Iel)를 제어하여 상기 유기 EL 소자(21)의 휘도 계조를 제어하도록 되어 있다.
이와 같이 구성된 유기 EL 디스플레이(10)의 화소 회로(20)에 대해서 도 3에 따라 이하에 설명한다. 또한, 각 화소 회로(20)의 회로 구성은 모두 동일하기 때문에, 설명의 편의상, m번째 데이터선(Xm)과 n번째 주사선(Yn)의 교차부에 배열 설치된 화소 회로(20)에 대해서 설명한다.
화소 회로(20)는, 제 1 전류값 변환부로서의 전류 레벨 최종 변환 회로(30)와 제 2 전류값 변환부로서의 전류 레벨 변환 회로(40)로 구성되어 있다. 전류 레 벨 최종 변환 회로(30)는 제 1 구동용 트랜지스터(Qd), 제 1 전류 공급용 트랜지스터(Qc), 제 1 스위칭용 트랜지스터(Qs1), 제 2 스위칭용 트랜지스터(Qs2)를 포함한다. 또한, 전류 레벨 최종 변환 회로(30)는, 유지부로서의 유지용 커패시터(Cn)와 유기 EL 소자(21)를 포함한다.
제 1 구동용 트랜지스터(Qd)는, 그 구동 능력으로서의 이득 계수가 βd1로 되도록 설정된 구동용 트랜지스터로서 기능하는 트랜지스터이다. 제 1 전류 공급용 트랜지스터(Qc)는, 그 구동 능력으로서의 이득 계수가 βc1로 되도록 설정된 구동용 트랜지스터로서 기능하는 트랜지스터이다. 제 1 및 제 2 스위칭용 트랜지스터(Qs1, Qs2)는, 각각 주사선 구동 회로(13)로부터 공급되는 주사 신호(SC1, SC2)에 따라 온/오프 제어되는 스위칭용 트랜지스터로서 기능하는 트랜지스터이다.
또한, 본 실시예에서는, 제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 도전형은 p형(p채널)이고, 제 1 및 제 2 스위칭용 트랜지스터(Qs1, Qs2)의 도전형은 n형(n채널)이다.
제 1 구동용 트랜지스터(Qd)는, 그 소스가 구동 전압(Vdd)을 공급하는 전원선(VL)에 접속되어 있다. 제 1 구동용 트랜지스터(Qd)의 드레인은 유기 EL 소자(21)에 접속되어 있다. 유기 EL 소자(21)의 제 1 구동용 트랜지스터(Qd)의 드레인과 접속된 단자와 반대측 단자는 접지되어 있다. 제 1 구동용 트랜지스터(Qd)의 게이트/소스 사이에는 유지용 커패시터(Cn)가 접속되어 있다. 또한, 제 1 구동용 트랜지스터(Qd)의 게이트는 제 1 전류 공급용 트랜지스터(Qc)의 게이트에 접속되어 있다.
제 1 전류 공급용 트랜지스터(Qc)의 소스는 상기 전원선(VL)에 접속되어 있다. 제 1 전류 공급용 트랜지스터(Qc)의 드레인은 제 1 스위칭용 트랜지스터(Qs1)의 드레인에 접속되어 있다. 제 1 스위칭용 트랜지스터(Qs1)의 게이트는 제 1 부주사선(Yn1)이 접속되어 있다. 제 1 부주사선(Yn1)은 상기 주사선 구동 회로(13)에 접속되어 있다.
또한, 제 1 전류 공급용 트랜지스터(Qc)의 게이트 및 드레인은, 제 2 스위칭용 트랜지스터(Qs2)를 통하여 서로 전기적으로 접속할 수 있게 되어 있다. 제 2 스위칭용 트랜지스터(Qs2)의 게이트는 제 2 부주사선(Yn2)이 접속되어 있다. 제 2 부주사선(Yn2)은 상기 주사선 구동 회로(13)에 접속되어 있다.
따라서, 상기 주사선 구동 회로(13)로부터 출력되는 제 2 주사 신호(SC2)에 따라, 제 2 스위칭용 트랜지스터(Qs2)가 온(on) 상태로 됨으로써, 제 1 전류 공급용 트랜지스터(Qc)는 다이오드 접속된다. 그리고, 제 1 전류 공급용 트랜지스터(Qc)가 다이오드 접속됨으로써, 상기 제 1 구동용 트랜지스터(Qd)와 제 1 전류 공급용 트랜지스터(Qc)가 커런트(current) 미러 회로를 구성하도록 되어 있다.
또한, 상기 제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수 βd1 및 βc1은, 그 상대 비율이 βd1:βc1=1:10으로 되도록 미리 설정되어 있다. 따라서, 제 1 전류 공급용 트랜지스터(Qc)를 흐르는 제 1 전류 신호 또는 제 4 전류 신호로서의 중간 전류(Im)는, 제 1 구동용 트랜지스터(Qd)에서 생성되는 구동 전류(Iel)의 10배 크기로 된다. 중간 전류(Im)는, 제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수 βd1 및 βc1을 이용하여 이하의 식과 같이 표시된다.
Im = Iel·(βc1/βd1)
= 10Iel
따라서, 전류 레벨 최종 변환 회로(30)는, 상기 유기 EL 소자(21)에 공급되는 구동 전류(Iel)의 10배 크기의 중간 전류(Im)를 공급할 수 있다.
또한, 이 때, 상기 제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 각각의 채널 길이가 대략 동일하다고 가정하면, 제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수 βd1 및 βc1은, 상기 제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 각각의 점유 면적 SQd 및 SQc에 비례하게 된다.
그 결과, 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적 SQc는, 이하의 식에서 나타낸 바와 같이, 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd의 대략 10배로 된다.
SQc = 10SQd
다음으로, 전류 레벨 변환 회로(40)에 대해서 이하에 설명한다. 전류 레벨 변환 회로(40)는 제 2 구동용 트랜지스터(Trd), 제 2 전류 공급용 트랜지스터(Trc), 제 3 스위칭용 트랜지스터(Trs)로 구성되어 있다.
제 2 구동용 트랜지스터(Trd)는, 그 구동 능력으로서의 이득 계수가 βd2로 되도록 설정된 구동용 트랜지스터로서 기능하는 트랜지스터이다. 제 2 전류 공급 용 트랜지스터(Trc)는, 그 구동 능력으로서의 이득 계수가 βc2로 되도록 설정된 구동용 트랜지스터로서 기능하는 트랜지스터이다. 제 3 스위칭용 트랜지스터(Trs)는, 그 게이트가 제 3 부주사선(Yn3)을 통하여 주사선 구동 회로(13)와 전기적으로 접속되어 있다. 제 3 스위칭용 트랜지스터(Trs)는, 주사선 구동 회로(13)로부터 공급되는 주사 신호(SC3)에 따라 온/오프 제어되는 트랜지스터이다.
또한, 본 실시예에서는, 제 2 구동용 트랜지스터(Trd), 제 2 전류 공급용 트랜지스터(Trc) 및 제 3 스위칭용 트랜지스터(Trs)의 도전형은 각각 n형(n채널)이다.
제 2 구동용 트랜지스터(Trd)는, 그 드레인이 상기 전류 레벨 최종 변환 회로(30)의 제 1 스위칭용 트랜지스터(Qs1)의 소스에 접속되어 있다. 제 2 구동용 트랜지스터(Trd)의 소스는, 제 2 전류 공급용 트랜지스터(Trc)의 소스와 공통되게 접지되어 있다. 또한, 제 2 구동용 트랜지스터(Trd)의 게이트는 제 2 전류 공급용 트랜지스터(Trc)의 게이트에 접속되어 있다.
제 2 전류 공급용 트랜지스터(Trc)의 드레인은 제 3 스위칭용 트랜지스터(Trs)의 소스에 접속되어 있다. 제 2 전류 공급용 트랜지스터(Trc)는 다이오드 접속되어 있다. 즉, 상기 제 2 구동용 트랜지스터(Trd)와 제 2 전류 공급용 트랜지스터(Trc)로 커런트 미러 회로를 구성하도록 되어 있다.
제 3 스위칭용 트랜지스터(Trs)의 드레인은, 데이터선(Xm)을 통하여 상기 데이터선 구동 회로(14)의 단일 라인 드라이버(23)와 전기적으로 접속되어 있다. 제 3 스위칭용 트랜지스터(Trs)의 게이트는 제 3 부주사선(Yn3)이 접속되어 있다. 제 3 부주사선(Yn3)은 상기 주사선 구동 회로(13)에 접속되어 있다.
또한, 제 2 구동용 트랜지스터(Trd) 및 제 2 전류 공급용 트랜지스터(Trc)의 각각의 이득 계수 βd2 및 βc2는, 그 상대 비율이 βd2:βc2=1:10으로 되도록 미리 설정되어 있다. 따라서, 제 2 전류 공급용 트랜지스터(Trc)에 흐르는 데이터 전류(Idata)는 제 2 구동용 트랜지스터(Trd)에서 생성되는 중간 전류(Im)의 10배 크기이다. 즉, 데이터 전류(Idata)는 이하의 식과 같이 된다.
Idata = Im·(βc2/βd2)
= 10Im
따라서, 전류 레벨 변환 회로(40)는, 상기 전류 레벨 최종 변환 회로(30)에 공급되는 중간 전류(Im)의 10배 크기의 데이터 전류(Idata)를 공급할 수 있다.
이 때, 상기 제 2 구동용 트랜지스터(Trd) 및 제 2 전류 공급용 트랜지스터(Trc)의 각각의 채널 길이가 대략 동일하다고 가정하면, 제 2 구동용 트랜지스터(Trd) 및 제 2 전류 공급용 트랜지스터(Trc)의 이득 계수 βd2 및 βc2는, 상기 제 2 구동용 트랜지스터(Trd) 및 제 2 전류 공급용 트랜지스터(Trc)의 각각의 점유 면적 STrd 및 STrc에 비례하게 된다.
그 결과, 제 2 전류 공급용 트랜지스터(Trc)의 점유 면적 STrc는, 이하의 식에 나타낸 바와 같이, 제 2 구동용 트랜지스터(Trd)의 점유 면적 STrd의 대략 10배로 된다.
STrc = 10STrd
또한, 상기 제 1, 제 2 및 제 3 부주사선(Yn1, Yn2, Yn3)으로 주사선(Yn)을 구성하고 있다. 그리고, 상기 주사선 구동 회로(13)는 소정의 타이밍으로 제 1, 제 2 및 제 3 부주사선(Yn1, Yn2, Yn3)에 각각 제 1, 제 2 및 제 3 주사 신호(SC1, SC2, SC3)를 출력하도록 되어 있다.
이상의 것으로부터, 데이터 전류(Idata)는 구동 전류(Iel)를 이용하여 나타내면, 이하의 식으로 표시된다.
Idata = Im·(βc2/βd2)
= 10Im
= 10Iel·(βd2/βd1)
= 100Iel
따라서, 상기와 같이 화소 회로(20)를 구성함으로써, 구동 전류(Iel)에 대하여 100배의 데이터 전류(Idata)를 공급하는 화소 회로를 실현할 수 있다.
또한, 상기 화소 회로(20)를 구성하는 모든 트랜지스터의 점유 면적 St는 제 1 및 제 2 전류 공급용 트랜지스터(Qc, Trc)의 점유 면적 SQc 및 STrc와, 제 1 및 제 2 구동용 트랜지스터(Qd, Trd)의 점유 면적 SQd 및 STrd와, 상기 제 1, 제 2 및 제 3 스위칭용 트랜지스터의 점유 면적의 총합으로 된다. 여기서, 상기 제 1, 제 2 및 제 3 스위칭용 트랜지스터(Qs1, Qs2, Trs)의 점유 면적을 각각 SQs1, SQs2, STrs로 나타내면, 상기 모든 트랜지스터의 점유 면적 St는 이하의 식으로 표시된다.
St = SQc+STrc+SQd+STrd+SQs1+SQs2+STrs
여기서, 제 2 전류 공급용 트랜지스터(Trc)의 점유 면적 STrc를 제 2 구동용 트랜지스터(Trd)의 점유 면적 STrd로, 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적 SQc를 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd로 각각 나타내면, 모든 트랜지스터의 점유 면적 St는 이하의 식과 같이 된다.
St = 10SQd+10STrd+SQd+STrd+SQs1+SQs2+STrs
= 11SQd+11STrd+SQs1+SQs2+STrs
여기서, 상기 제 1, 제 2 및 제 3 스위칭용 트랜지스터(Qs1, Qs2, Trs)는 스위칭용 트랜지스터로서 기능하는 트랜지스터이기 때문에, 이들의 점유 면적 SQs1, SQs2, STrs가 서로 대략 동일하다고 가정하고, 제 1, 제 2 및 제 3 스위칭용 트랜지스터(Qs1, Qs2, Trs)의 점유 면적 SQs1, SQs2, STrs가 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적 SQc와 대략 동일하다고 한다. 즉, 제 1, 제 2 및 제 3 스위칭용 트랜지스터(Qs1, Qs2, Trs)의 점유 면적 SQs1, SQs2, STrs와 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd는 이하의 식과 같이 된다.
SQs1=SQs2=STrs=SQd
상기 식의 관계를 모든 트랜지스터의 점유 면적 St에 대입하면, 모든 트랜지스터의 점유 면적 St는 이하의 식과 같이 된다.
St = 11SQd+11STrd+SQs1+SQs2+STrs
= 14SQd+11STrd
여기서, 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd와 제 2 구동용 트랜지스터(Trd)의 점유 면적 STrd가 대략 동일해진다고 가정하면, 모든 트랜지스터의 점유 면적 St는 이하의 식과 같이 된다.
St = 14SQd+11STrd
= 25SQd
다음으로, 비교를 위해, 상기 전류 레벨 변환 회로(40)를 설치하지 않고 전류 레벨 최종 변환 회로(30)만으로 구성된 화소 회로의 모든 트랜지스터의 점유 면적 Ao를 산출한다. 그리고, 전류 레벨 최종 변환 회로(30)만으로 구성된 화소 회로를 구성하는 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수는 구동용 트랜지스터(Qd)의 이득 계수보다 100배 크다고 가정한다. 이와 같이 가정함으로써, 상기 전류 레벨 최종 변환 회로(30)와 전류 레벨 변환 회로(40)로 구성된 화소 회로(20)와 동일한 전류 레벨의 데이터 전류(Idata)를 상기 유지용 커패시터(Cn)에 공급할 수 있다.
또한, 상기한 바와 같이, 트랜지스터의 점유 면적은 이득 계수에 대응하여 커지기 때문에, 전류 레벨 변환 회로(40)를 설치하지 않고 구성된 화소 회로의 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적은, 그 구동용 트랜지스터(Qd)의 점유 면적보다 100배 커진다. 즉, 상기 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적 SQc와 구동용 트랜지스터(Qd)의 점유 면적 SQd의 관계는 이하와 같이 표시된다.
SQc=100SQd
따라서, 상기 점유 면적 Ao는 이하와 같이 표시된다.
Ao = SQd+SQc+SQs1+SQs2
= SQd+100SQd+SQs1+SQs2
= 101SQd+SQs1+SQs2
여기서, 상기 화소 회로(20)에 배열 설치된 모든 트랜지스터의 점유 면적 St의 경우와 동일하게, 제 1 및 제 2 스위칭용 트랜지스터(Qs1, Qs2)의 각각의 점유 면적 SQs1 및 SQs2가 서로 동일하다고 가정한다. 그리고, 그 제 1 및 제 2 스위칭용 트랜지스터(Qs1, Qs2)의 각각의 점유 면적 SQs1 및 SQs2가 구동용 트랜지스터(Qd)의 점유 면적 SQd와 동일하다고 가정하면, 상기 점유 면적 Ao는 이하와 같이 된다.
Ao = 101SQs+SQs1+SQs2
= 103SQd
이상의 결과로부터, 상기한 전류 레벨 변환 회로(40)를 설치하지 않고 구성한 화소 회로의 경우와 비교하여, 도 3에 나타낸 화소 회로(20)는 구동 전류(Iel)에 대하여 동일한 만큼의 데이터 전류(Idata)의 전류량을 공급시킬 수 있는 동시에, 트랜지스터의 점유 면적을 약 75% 삭감시킬 수 있다. 이 트랜지스터의 점유 면적 So의 삭감 비율은 상기 데이터 전류(Idata)와 구동 전류(Iel)의 상대 비율이 커질수록 커진다. 그 때문에, 전류 레벨 최종 변환 회로(30)와 전류 레벨 변환 회로(40)로 구성한 화소 회로(20)가 개구율을 더 크게 할 수 있는 동시에, 디스플레이의 고정밀화라는 점에서도 유리해진다.
다음으로, 상기와 같이 구성된 화소 회로(20)의 구동 방법에 대해서 도 4에 따라 설명한다. 도 4는 제 1, 제 2 및 제 3 스위칭용 트랜지스터(Qs1, Qs2, Trs)에 공급되는 제 1, 제 2 및 제 3 주사 신호(SC1, SC2, SC3)와 유기 EL 소자(21)에 흐르는 구동 전류(Iel)의 타이밍차트이다. 또한, 도 4에 있어서, Tc, T1 및 T2는 각각 구동 주기, 데이터 기록 기간 및 발광 기간을 나타내고 있다. 구동 주기(Tc)는 데이터 기록 기간(T1)과 발광 기간(T2)으로 되어 있다. 구동 주기(Tc)는 상기 유기 EL 소자(21)의 휘도 계조가 1회씩 갱신되는 주기를 의미하고 있으며, 소위 프레임 주기와 동일한 것이다.
화소 회로(20)에 있어서, 우선, 상기 주사선 구동 회로(13)로부터 제 1 부주사선(Yn1)을 통하여 데이터 기록 기간(T1)에 제 1 스위칭용 트랜지스터(Qs1)를 온 상태로 하는 제 1 주사 신호(SC1)가 상기 제 1 스위칭용 트랜지스터(Qs1)의 게이트에 공급된다. 또한, 상기 데이터 기록 기간(T1)에 주사선 구동 회로(13)로부터 제 2 부주사선(Yn2)을 통하여 제 2 스위칭용 트랜지스터(Qs2)를 온 상태로 하는 제 2 주사 신호(SC2)가 상기 제 2 스위칭용 트랜지스터(Qs2)의 게이트에 공급된다. 마찬가지로, 데이터 기록 기간(T1)에 주사선 구동 회로(13)로부터 제 3 부주사선(Yn3)을 통하여 제 3 스위칭용 트랜지스터(Trs)를 온 상태로 하는 제 3 주사 신호(SC3)가 상기 제 3 스위칭용 트랜지스터(Trs)의 게이트에 공급된다.
그리하면, 제 1 스위칭용 트랜지스터(Qs1)가 상기 데이터 기록 기간(T1)에서 온 상태로 되는 동시에, 제 2 및 제 3 스위칭용 트랜지스터(Qs2, Trs)가 각각 온 상태로 된다.
이것에 의해, 상기 데이터선 구동 회로(14)에서 생성된 데이터 전류(Idata)가 상기 데이터선(Xm)을 통하여 전류 레벨 변환 회로(40)에 공급된다. 그리하면, 상기 제 2 전류 공급용 트랜지스터(Trc)와 커런트 미러 회로를 구성하는 제 2 구동용 트랜지스터(Trd)에서 상기 데이터 전류(Idata)의 1/10배의 전류값을 갖는 중간 전류(Im)가 생성된다.
그리고, 상기 제 2 구동용 트랜지스터(Trd)에서 생성된 중간 전류(Im)가 상기 전류 레벨 최종 변환 회로(30)에 공급되면, 상기 전류 레벨 최종 변환 회로(30)에 포함되는 상기 제 1 전류 공급용 트랜지스터(Qc)에 상기 중간 전류(Im)가 공급된다. 그리고, 이 중간 전류(Im)에 상대한 전하량이 상기 유지용 커패시터(Cn)에 유지된다.
이어서, 주사선 구동 회로(13)로부터 제 1 부주사선(Yn1)을 통하여 발광 기간(T2)에 제 1 스위칭용 트랜지스터(Qs1)를 오프 상태로 하는 제 1 주사 신호(SC1)가 상기 제 1 스위칭용 트랜지스터(Qs1)의 게이트에 공급된다. 또한, 이 때, 주사선 구동 회로(13)로부터 제 2 및 제 3 부주사선(Yn2, Yn3)을 통하여 제 2 및 제 3 스위칭용 트랜지스터(Qs2, Trs)를 오프 상태로 하는 제 2 및 제 3 주사 신호(SC2, SC3)가 각각 공급된다.
그리하면, 제 1 스위칭용 트랜지스터(Qs1)가 상기 발광 기간(T2)에서 오프 상태로 되는 동시에, 제 2 및 제 3 스위칭용 트랜지스터(Qs2, Trs)가 오프 상태로 된다.
이것에 의해, 상기 제 1 구동용 트랜지스터(Qd)에서 상기 유지용 커패시터(Cn)에 유지된 전하량에 따른 구동 전류(Iel)가 결정된다. 이 구동 전류(Iel)의 크기는 상기 중간 전류(Im) 크기의 1/10배로 된다. 그리고, 이 구동 전류(Iel)가 상기 유기 EL 소자(21)에 공급됨으로써, 유기 EL 소자(21)는 상기 데이터 전류(Idata)에 따른 휘도 계조로 발광하게 된다.
또한, 제 1 내지 제 3 스위칭용 트랜지스터(Qs1, Qs2, Trs)는 데이터 기록 기간(T1)에서 온 상태로 되고, 발광 기간(T2)에서 오프 상태로 되도록 설정되어 있는 것이 바람직하지만, 특별히 이것에 한정되지는 않는다. 또한, 구동 전류(Iel)는 유기 EL 소자(21)에 데이터 기록 기간(T1)에 흐르지 않고, 발광 기간(T2)에 흐르도록 설정되어 있는 것이 바람직하지만, 특별히 이것에 한정되지는 않는다.
(1) 상기 실시예에서는, 이득 계수 βd1을 갖는 제 1 구동용 트랜지스터(Qd)와, 상기 이득 계수 βd1보다 10배 큰 이득 계수 βc1을 갖는 제 1 전류 공급용 트랜지스터(Qc)를 포함하는 전류 레벨 최종 변환 회로(30)를 구성했다. 또한, 이득 계수 βd2를 갖는 제 2 구동용 트랜지스터(Trd)와, 상기 이득 계수 βd2보다 10배 큰 이득 계수 βc2를 갖는 제 2 전류 공급용 트랜지스터(Trc)로 전류 레벨 변환 회로(40)를 구성했다. 그리고, 상기 전류 레벨 변환 회로(40)의 제 2 구동용 트랜지스터(Trd)에 공급되는 데이터 전류(Idata)보다 1/10배의 전류량을 갖는 중간 전류(Im)를 전류 레벨 최종 변환 회로(30)의 제 1 전류 공급용 트랜지스터(Qc)에 공급하도록 했다. 그리고, 전류 레벨 최종 변환 회로(30)의 제 1 구동용 트랜지스터(Qd)에서 상기 중간 전류(Im)의 1/10배의 전류량을 갖는 구동 전류(Iel)를 유기 EL 소자(21)에 공급하도록 했다.
이와 같이, 화소 회로(20)에 공급되는 데이터 전류(Idata)의 전류 레벨을 순차적으로 변화시킨 후에 유기 EL 소자(21)에 공급함으로써, 화소 회로(20) 내에 포함되는 모든 트랜지스터의 점유 면적을 삭감시킬 수 있다. 따라서, 상기 전류 레벨 변환 회로(40)를 설치하지 않고 구성된 화소 회로에 비하여, 개구율을 저하시키 지 않고, 구동 전류(Iel)에 비하여 큰 데이터 전류(Idata)를 공급할 수 있다. 이것으로부터, 화소 회로의 개구율 저하를 억제하면서, 기록 시간의 단축화나 유기 EL 소자의 중간 계조의 확장화를 도모할 수 있는 유기 EL 디스플레이(10)를 제공할 수 있다.
(제 2 실시예)
다음으로, 본 발명을 구체화한 제 2 실시예를 도 5 및 도 6에 따라 설명한다. 또한, 본 실시예에서 상기 제 1 실시예와 동일한 구성 부재에 대해서는 부호를 동일하게 하여, 그 상세한 설명을 생략한다.
도 5는 유기 EL 디스플레이(10)의 표시 패널부(12)에 배열 설치되는 화소 회로(50)의 회로도이다. 화소 회로(50)는, 제 1 전류값 변환부로서의 전류 레벨 최종 변환 회로(60)와 제 2 전류값 변환부로서의 전류 레벨 변환 회로(40)로 구성되어 있다.
전류 레벨 최종 변환 회로(60)는 제 1 구동용 트랜지스터(Qd), 제 1 전류 공급용 트랜지스터(Qc), 제 1 및 제 2 스위칭용 트랜지스터(Qs1, Qs2), 유지용 커패시터(Cn) 및 유기 EL 소자(21)를 포함한다. 또한, 전류 레벨 최종 변환 회로(60)는 제 4 스위칭용 트랜지스터(Qs4) 및 제 5 스위칭용 트랜지스터(Qs5)를 구비하고 있다.
제 1 구동용 트랜지스터(Qd) 및 제 1 전류 공급용 트랜지스터(Qc)의 각각의 도전형은 p형(p채널)이다. 또한, 제 1, 제 2, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs2, Qs4, Qs5)의 도전형은 각각 n형(n채널)이다.
제 1 구동용 트랜지스터(Qd)는, 그 소스가 구동 전압(Vdd)을 공급하는 전원선(VL)과, 제 1 전류 공급용 트랜지스터(Qc)의 소스에 접속되어 있다. 제 1 구동용 트랜지스터(Qd)의 게이트는 제 1 전류 공급용 트랜지스터(Qc)의 게이트에 접속되어 있다. 제 1 전류 공급용 트랜지스터(Qc)의 소스/게이트 사이에는 유지용 커패시터(Cn)가 접속되어 있다.
제 1 전류 공급용 트랜지스터(Qc)의 드레인과 상기 제 1 구동용 트랜지스터(Qd)의 드레인 사이에는 제 4 스위칭용 트랜지스터(Qs4)가 접속되어 있다. 그리고, 제 4 스위칭용 트랜지스터(Qs4)가 온 상태로 됨으로써, 제 1 전류 공급용 트랜지스터(Qc)의 드레인은 상기 제 1 구동용 트랜지스터(Qd)의 드레인과 전기적으로 접속 가능하게 되어 있다. 또한, 제 1 전류 공급용 트랜지스터(Qc)의 게이트는 제 5 스위칭용 트랜지스터(Qs5)의 드레인이 접속되고, 제 5 스위칭용 트랜지스터(Qs5)의 소스는 제 1 전류 공급용 트랜지스터(Qc)의 드레인에 접속되어 있다. 즉, 제 5 스위칭용 트랜지스터(Qs5)가 온 상태로 됨으로써, 제 1 전류 공급용 트랜지스터(Qc)가 다이오드 접속되도록 되어 있다. 그리고, 제 4 스위칭용 트랜지스터(Qs4) 및 제 5 스위칭용 트랜지스터(Qs5)가 온 상태로 됨으로써, 제 1 전류 공급용 트랜지스터(Qc) 및 제 1 구동용 트랜지스터(Qd)가 각각 다이오드 접속된다.
제 5 스위칭용 트랜지스터(Qs5)의 소스는 제 1 스위칭용 트랜지스터(Qs1)의 드레인에 접속되어 있다. 그리고, 상기 제 1 스위칭용 트랜지스터(Qs1), 제 4 스위칭용 트랜지스터(Qs4) 및 제 5 스위칭용 트랜지스터(Qs5)의 각각의 게이트는 제 1 부주사선(Yn1)에 접속되어 있다.
또한, 제 1 구동용 트랜지스터(Qd)의 드레인은 제 2 스위칭용 트랜지스터(Qs2)의 드레인에 접속되어 있다. 제 2 스위칭용 트랜지스터(Qs2)의 소스는 유기 EL 소자(21)의 양극에 접속되어 있다. 제 2 스위칭용 트랜지스터(Qs2)의 게이트는 제 2 부주사선(Yn2)에 접속되어 있다.
이와 같이 구성된 전류 레벨 최종 변환 회로(60)의 상기 제 1 스위칭용 트랜지스터(Qs1)의 소스는, 전류 레벨 변환 회로(40)를 구성하는 제 2 구동용 트랜지스터(Trd)의 드레인에 접속되어 있다. 그리고, 데이터선 구동 회로(14)에서 생성된 데이터 전류(Idata)에 의거하여, 상기 전류 레벨 변환 회로(40)의 제 2 구동용 트랜지스터(Trd)에서 생성된 중간 전류(Im)가 전류 레벨 최종 변환 회로(60)에 공급되도록 되어 있다.
또한, 제 1 구동용 트랜지스터(Qd)의 이득 계수 βd1과, 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수 βc1의 상대비 βd1:βc1이 1:9로 되도록 미리 설정되어 있다. 따라서, 전류 레벨 최종 변환 회로(60)의 제 1 스위칭용 트랜지스터(Qs1)를 흐르는 중간 전류(Im)는, 제 1 구동용 트랜지스터(Qd)에서 생성되는 구동 전류(Iel)의 10배 크기로 할 수 있다.
따라서, 화소 회로(50)는, 전류 레벨을 순차적으로 변화시킴으로써, 구동 전류(Iel)에 대하여 100배 정도의 데이터 전류(Idata)를 공급하는 화소 회로를 실현할 수 있다.
또한, 상기 화소 회로(50)에 있어서, 모든 트랜지스터의 점유 면적 St는 전류 레벨 변환 회로(40)와 전류 레벨 최종 변환 회로(60)를 각각 구성하는 트랜지스 터의 점유 면적의 총합으로 된다. 즉, 제 1 및 제 2 전류 공급용 트랜지스터(Qc, Trc)의 점유 면적 SQc 및 STrc와, 제 1 및 제 2 구동용 트랜지스터(Qd, Trd)의 점유 면적 SQd 및 STrd와, 제 1, 제 2, 제 3, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs2, Trs, Qs4, Qs5)의 점유 면적의 총합으로 된다. 여기서, 제 1, 제 2, 제 3, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs2, Trs, Qs4, Qs5)의 점유 면적을 각각 SQs1, SQs2, STrs, SQs4, SQs5로 나타내면, 모든 트랜지스터의 점유 면적 St는 이하의 식으로 표시된다.
St = SQc+STrc+SQd+STrd+SQs1+SQs2+STrs+SQs4+SQs5
여기서, 제 2 전류 공급용 트랜지스터(Trc)의 점유 면적 STrc를 제 2 구동용 트랜지스터(Trd)의 점유 면적 STrd로, 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적 SQc를 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd로 각각 나타내면, 모든 트랜지스터의 점유 면적 St는 이하의 식과 같이 된다.
St = 9SQd+10STrd+SQd+STrd+SQs1+SQs2+STrs+SQs4+SQs5
= 10SQd+11STrd+SQs1+SQs2+STrs+SQs4+SQs5
여기서, 상기 제 1, 제 2, 제 3, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs2, Trs, Qs4, Qs5)는 스위칭용 트랜지스터이기 때문에, 이들의 점유 면적 SQs1, SQs2, STrs, SQs4, SQs5의 크기가 서로 대략 동일하다고 가정한다. 그리고, 제 1, 제 2, 제 3, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs2, Trs, Qs4, Qs5)의 점유 면적 SQs1, SQs2, STrs, SQs4, SQs5는 제 1 전류 공급용 트랜지스터(Qc)의 점유 면적 SQc와 대략 동일하다고 한다. 즉, 제 1, 제 2, 제 3, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs2, Trs, Qs4, Qs5)의 점유 면적 SQs1, SQs2, STrs, SQs4, SQs5와 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd는 이하의 식과 같이 된다.
SQs1=SQs2=STrs=SQs4=SQs5=SQd
상기 식의 관계를 모든 트랜지스터의 점유 면적 St에 대입하면, 모든 트랜지스터의 점유 면적 St는 이하의 식과 같이 된다.
St = 10SQd+11STrd+SQs1+SQs2+STrs+SQs4+SQs5
= 15SQd+11STrd
여기서, 제 1 구동용 트랜지스터(Qd)의 점유 면적 SQd와 제 2 구동용 트랜지스터(Trd)의 점유 면적 STrd가 대략 동일해진다고 가정하면, 모든 트랜지스터의 점유 면적 St는 이하의 식과 같이 된다.
St = 15SQd+11STrd
= 26SQd
따라서, 전류 레벨 최종 변환 회로(60)를 갖는 화소 회로(50)에서도, 상기 제 1 실시예와 동일한 효과를 얻을 수 있다.
다음으로, 상기와 같이 구성된 화소 회로(50)의 구동 방법에 대해서 도 6에 따라 설명한다. 화소 회로(50)에 있어서, 상기 주사선 구동 회로(13)로부터 제 1 부주사선(Yn1)을 통하여 데이터 기록 기간(T1)에 제 1, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs4, Qs5)를 온 상태로 하는 제 1 주사 신호(SC1)가 공급된다. 또한, 이 때, 주사선 구동 회로(13)로부터는 제 2 부주사선(Yn2)을 통하여 제 2 스위칭용 트랜지스터(Qs2)를 오프 상태로 하는 제 2 주사 신호(SC2)가 공급된다. 또 한, 주사선 구동 회로(13)로부터는 제 3 부주사선(Yn3)을 통하여 제 3 스위칭용 트랜지스터(Trs)를 온 상태로 하는 제 3 주사 신호(SC3)가 공급된다.
그리하면, 제 1, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs4, Qs5)가 상기 데이터 기록 기간(T1)에서 온 상태로 되는 동시에, 제 2 스위칭용 트랜지스터(Qs2)가 오프 상태로 된다. 또한, 제 3 스위칭용 트랜지스터(Trs)가 상기 데이터 기록 기간(T1)에서 온 상태로 된다.
이것에 의해, 상기 데이터선 구동 회로(14)에서 생성된 데이터 전류(Idata)가 상기 데이터선(Xm)을 통하여 전류 레벨 변환 회로(40)에 공급된다. 그리고, 상기 제 2 전류 공급용 트랜지스터(Trc)와 커런트 미러 회로를 구성하는 제 2 구동용 트랜지스터(Trd)에서 상기 데이터 전류(Idata)의 1/10배의 전류값을 갖는 중간 전류(Im)가 생성된다.
그리고, 제 2 구동용 트랜지스터(Trd)에서 생성된 상기 중간 전류(Im)가 상기 전류 레벨 최종 변환 회로(60)에 공급된다. 그리하면, 전류 레벨 최종 변환 회로(60)에 포함되는 상기 유지용 커패시터(Cn)에 의해 상기 중간 전류(Im)에 상대한 전하량이 유지된다.
이어서, 발광 기간(T2)에서, 상기 주사선 구동 회로(13)로부터 제 1 부주사선(Yn1)을 통하여 제 1, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs4, Qs5)를 오프 상태로 하는 제 1 주사 신호(SC1)가 공급된다. 또한, 주사선 구동 회로(13)로부터는 제 3 부주사선(Yn3)을 통하여 제 3 스위칭용 트랜지스터(Trs)를 오프 상태로 하는 제 3 주사 신호(SC3)가 공급된다.
그리하면, 제 1, 제 4 및 제 5 스위칭용 트랜지스터(Qs1, Qs4, Qs5)가 오프 상태로 되는 동시에, 제 3 스위칭용 트랜지스터(Trs)가 오프 상태로 된다.
그 후, 주사선 구동 회로(13)로부터 상기 제 2 부주사선(Yn2)을 통하여 제 2 스위칭용 트랜지스터(Qs2)를 온 상태로 하는 제 2 주사 신호(SC2)가 공급된다. 그리하면, 제 2 스위칭용 트랜지스터(Qs2)가 온 상태로 된다.
이것에 의해, 상기 구동용 트랜지스터(Qd)에서 상기 유지용 커패시터(Cn)에 유지된 전하량에 따른 구동 전류(Iel)가 생성된다. 이 구동 전류(Iel)의 크기는 상기 중간 전류(Im)의 크기의 1/10배로 된다. 그리고, 이 구동 전류(Iel)는 상기 유기 EL 소자(21)에 공급된다. 이것에 의해, 유기 EL 소자(21)는 상기 데이터 전류(Idata)에 따른 휘도 계조로 발광하게 된다.
(제 3 실시예)
다음으로, 제 1 및 제 2 실시예에서 설명한 전기 광학 장치로서의 유기 EL 디스플레이(10)의 전자 기기의 적용에 대해서 도 7에 따라 설명한다. 유기 EL 디스플레이(10)는 모바일형 퍼스널 컴퓨터, 휴대 전화, 디지털 카메라 등 다양한 전자 기기에 적용할 수 있다.
도 7은 모바일형 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 도 7에 있어서, 퍼스널 컴퓨터(70)는 키보드(71)를 구비한 본체부(72)와, 상기 유기 EL 디스플레이(10)를 사용한 표시 유닛(73)을 구비하고 있다. 이 경우에도, 유기 EL 디스플레이(10)를 사용한 표시 유닛(73)은 상기 실시예와 동일한 효과를 발휘한다.
또한, 발명의 실시예는 상기 실시예에 한정되지 않으며, 이하와 같이 실시할 수도 있다.
·상기 실시예에서는, 1개의 전류 레벨 최종 변환 회로(30, 60)에 대하여 1개의 전류 레벨 변환 회로(40)를 접속함으로써 구동 전류(Iel)의 100배 정도의 데이터 전류(Idata)를 화소 회로(20, 50)에 공급하도록 했다. 이것을, 1개의 전류 레벨 최종 변환 회로(30, 60)에 대하여 복수의 전류 레벨 변환 회로(40)를 직렬적으로 접속함으로써 구동 전류(Iel)의 100배의 데이터 전류(Idata)를 화소 회로(20, 50)에 공급하도록 할 수도 있다. 이와 같이 함으로써, 상기 실시예와 동일한 효과를 얻을 수 있다.
·상기 실시예에서는, 제 1 구동용 트랜지스터(Qd)의 이득 계수 βd1과 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수 βc1의 비율을 1:10 또는 1:9로 설정했다. 또한, 제 2 구동용 트랜지스터(Trd)의 이득 계수 βd2와 제 2 전류 공급용 트랜지스터(Trc)의 이득 계수 βc2의 비율을 1:10으로 설정했다. 이것을, 제 1 구동용 트랜지스터(Qd)의 이득 계수 βd1과 제 1 전류 공급용 트랜지스터(Qc)의 이득 계수 βc1의 비율을 상기 비율 이외로 설정하도록 할 수도 있다. 또한, 제 2 구동용 트랜지스터(Trd)의 이득 계수 βd2와 제 2 전류 공급용 트랜지스터(Trc)의 이득 계수 βc2의 비율을 상기 비율 이외로 설정하도록 할 수도 있다. 이와 같이 함으로써, 화소 회로(20, 50)에 구동 전류(Iel)에 대하여 임의의 크기의 데이터 전류(Idata)를 공급시킬 수 있다.
·상기 제 2 실시예에서의 제 1 전류값 변환부와 제 2 전류값 변환부의 구성을 교체할 수도 있다. 이와 같이 함으로써, 상기 제 2 실시예와 동일한 효과를 얻 을 수 있다.
·상기 실시예에서의 각 트랜지스터의 극성을 변경할 수도 있다. 이와 같이 함으로써, 상기 실시예와 동일한 효과를 얻을 수 있다.
·상기 실시예에서는, 전기 광학 소자로서 유기 EL 소자(21)를 사용했지만, 이것을 다른 전기 광학 소자에 적용할 수도 있다. 예를 들면, LED나 FED 등의 발광 소자와 같은 전기 광학 소자에 적용할 수도 있다.
·상기 실시예에서는, 전기 광학 장치로서 유기 EL 소자(21)를 갖는 화소 회로(20, 50)를 사용한 유기 EL 디스플레이(10)에 적용했지만, 이것을, 발광층이 무기 재료로 구성된 무기 EL 소자를 갖는 화소 회로를 사용한 디스플레이에 적용할 수도 있다.
·상기 실시예에서는, 1색으로 이루어지는 유기 EL 소자(21)의 화소 회로(20, 50)를 설치한 유기 EL 디스플레이(10)였지만, 적색, 녹색 및 청색의 3색 유기 EL 소자(21)에 대하여 각색용의 화소 회로(20, 50)를 설치한 EL 디스플레이에 응용할 수도 있다.
본 발명에 의하면, 기록 시간의 단축화를 도모할 수 있는 전자 회로, 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (13)

  1. 제 1 전류 신호가 입력되고, 상기 제 1 전류 신호와는 값이 다른 제 2 전류 신호를 생성하는 제 1 전류값 변환부와,
    제 3 전류 신호가 입력되고, 상기 제 3 전류 신호와는 값이 다른 제 4 전류 신호를 생성하는 제 2 전류값 변환부와,
    상기 제 2 전류 신호가 입력되는 전자 소자를 구비하며,
    상기 제 4 전류 신호가 상기 제 1 전류 신호로 되고,
    상기 제 1 전류값 변환부가 상기 제 1 전류 신호 또는 상기 제 2 전류 신호를 유지하기 위한 유지부를 갖는 것을 특징으로 하는 전자 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함하는 것을 특징으로 하는 전자 회로.
  4. 제 1 항에 있어서,
    상기 제 2 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함하는 것을 특징으로 하는 전자 회로.
  5. 제 1 항에 있어서,
    상기 전자 소자는 전류 구동 소자인 것을 특징으로 하는 전자 회로.
  6. 제 5 항에 있어서,
    상기 전류 구동 소자는 EL 소자인 것을 특징으로 하는 전자 회로.
  7. 복수의 데이터선과, 복수의 주사선과, 복수의 전기 광학 소자와, 복수의 단위 회로를 구비한 전기 광학 장치에 있어서,
    상기 복수의 단위 회로의 각각은,
    상기 복수의 주사선과 접속하는 동시에, 제 1 전류 신호가 입력되고, 상기 제 1 전류 신호와는 값이 다른 제 2 전류 신호를 생성하는 제 1 전류값 변환부와,
    상기 복수의 데이터선 중 1개의 데이터선과 접속하는 동시에, 제 3 전류 신호가 입력되고, 상기 제 3 전류 신호와는 값이 다른 제 4 전류 신호를 생성하는 제 2 전류값 변환부를 구비하며,
    상기 전기 광학 소자는 상기 제 2 전류 신호가 입력되고,
    상기 제 4 전류 신호는 상기 제 1 전류 신호로 되는 것을 특징으로 하는 전기 광학 장치.
  8. 제 7 항에 있어서,
    상기 제 1 전류 신호 또는 상기 제 2 전류 신호를 유지하기 위한 유지부를 상기 제 1 전류값 변환부가 갖는 것을 특징으로 하는 전기 광학 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 1 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함하는 것을 특징으로 하는 전기 광학 장치.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 제 2 전류값 변환부가 이득이 다른 복수의 트랜지스터를 포함하는 것을 특징으로 하는 전기 광학 장치.
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 전기 광학 소자는 유기 EL 소자인 것을 특징으로 하는 전기 광학 장치.
  12. 제 1 항에 기재된 전자 회로를 실장한 것을 특징으로 하는 전자 기기.
  13. 제 7 항 또는 제 8 항에 기재된 전기 광학 장치를 실장한 것을 특징으로 하는 전자 기기.
KR1020030065839A 2002-10-17 2003-09-23 전자 회로, 전기 광학 장치 및 전자 기기 KR100594832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00303211 2002-10-17
JP2002303211A JP2004138803A (ja) 2002-10-17 2002-10-17 電子回路、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
KR20040034393A KR20040034393A (ko) 2004-04-28
KR100594832B1 true KR100594832B1 (ko) 2006-07-03

Family

ID=32451072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065839A KR100594832B1 (ko) 2002-10-17 2003-09-23 전자 회로, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7151536B2 (ko)
JP (1) JP2004138803A (ko)
KR (1) KR100594832B1 (ko)
CN (1) CN100378777C (ko)
TW (1) TWI247260B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7401325B2 (en) * 2003-11-05 2008-07-15 International Business Machines Corporation Method and apparatus for a configurable Java Server pages processing framework
US7889157B2 (en) * 2003-12-30 2011-02-15 Lg Display Co., Ltd. Electro-luminescence display device and driving apparatus thereof
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP5514389B2 (ja) * 2004-06-25 2014-06-04 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR100624318B1 (ko) * 2004-12-24 2006-09-19 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR101152120B1 (ko) * 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
US20070126663A1 (en) * 2005-12-07 2007-06-07 Gyu Hyun Kim Pixel driving circuit with threshold voltage compensation circuit
JP5316377B2 (ja) * 2009-11-13 2013-10-16 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置、並びに、電子機器
CN102708787A (zh) * 2011-08-25 2012-10-03 京东方科技集团股份有限公司 Amoled像素单元驱动电路和方法、像素单元以及显示装置
CN108648693A (zh) * 2018-07-26 2018-10-12 武汉精测电子集团股份有限公司 一种用于oled高压驱动的驱动模块
CN113327542B (zh) * 2021-05-27 2023-03-31 Tcl华星光电技术有限公司 驱动电路及面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP2001042827A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp ディスプレイ装置及びディスプレイパネルの駆動回路
GB9923591D0 (en) * 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
CN101257743B (zh) * 2001-08-29 2011-05-25 株式会社半导体能源研究所 发光器件及这种发光器件的驱动方法
KR100572428B1 (ko) * 2001-09-07 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 패널, 그 구동 방법 및 ｅｌ 표시 장치
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4195337B2 (ja) * 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法

Also Published As

Publication number Publication date
JP2004138803A (ja) 2004-05-13
US20040113874A1 (en) 2004-06-17
KR20040034393A (ko) 2004-04-28
US7151536B2 (en) 2006-12-19
CN100378777C (zh) 2008-04-02
CN1497523A (zh) 2004-05-19
TW200416654A (en) 2004-09-01
TWI247260B (en) 2006-01-11

Similar Documents

Publication Publication Date Title
JP4270322B2 (ja) 画素へのプログラミング電流の供給
KR100511124B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치, 전기광학 장치의 구동 방법 및 전자 기기
KR100668270B1 (ko) 전자 장치 및 전자 기기
KR101060017B1 (ko) 화상 표시 장치
JP4205629B2 (ja) デジタル／アナログ変換回路、電気光学装置及び電子機器
KR100610711B1 (ko) 표시 장치
KR20040073295A (ko) 전기 광학 장치의 구동 방법 및 전자 기기
US7525520B2 (en) Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
KR100594832B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
KR100524281B1 (ko) 전자 회로, 전자 장치 및 전자 기기
KR101102372B1 (ko) 반도체장치 및 발광 장치
KR100614479B1 (ko) 전자 장치, 전기 광학 장치 및 전자 기기
JP2003233347A (ja) 画素へのプログラミング電流の供給
JP2007079585A (ja) 電気光学装置及び電子機器
KR102498990B1 (ko) 표시 장치
KR100509678B1 (ko) 전자 회로, 전자 장치, 전기 광학 장치 및 전자 기기
KR102485956B1 (ko) 표시 장치
CN117612476A (zh) 显示装置
JP2005079633A (ja) デジタル・アナログ変換回路、電気光学装置及び電子機器
JP2005122033A (ja) 電流生成回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 13