JPH01144299A - サンプル・ホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野） 本発明は、たとえば複数の液晶ドライバを備える液晶モ
ジュール等において、各液晶ドライバが出力するサンプ
リング・データの間のオフセットを減少せしめるサンプ
ル・ホールド回路に関する。

（従来の技術） 従来、入力されたアナログ信号をサンプリングして保持
するサンプル・ホールド回路として、第５図に示すもの
が知られている。プなわら、１ａはアナログスイッチで
、その一端はアナログ信号が入力されるアナログ信号入
力端子７に接続され、サンプリング制御信号りにより開
閉制御されるものである。このアナログスイッチ１ａの
他端側には、その他端側か接地されたホールドコンデン
サ１ｂが接続されるとともに、電圧ホロワ回路として作
用する演譚増幅器１Ｃが接続されている。このようなサ
ンプル・ホールド回路においては、第６図に示すように
、アナログ信号入力端子７に入力さ゛れたアナログ信号
■ｉｎを、サンプリング制御信号りの制御に従ってアナ
ログスイッチ１ａを一定時間オンにすることによりホー
ルドコンデンサ１ｂに導き、この導かれたアナログ信号
によってホールドコンデンサ１ｂに電荷を蓄積し、この
蓄積に基づく電位ｖｈをホールドしてＪ５き、出力制ｍ
信号ＯＥの制師の下で演痒増ａ器１ｃを介して出力端子
６に出力するようにしたものである。

しかし、このような従来のサンプル・ホールド回路にＪ
プいては、入力されるアナログ信号Ｖｉｎがサンプリン
グ制御信号りによってホールドコンデンサ１ｂに保゛持
される際、第７図に示すようなアナログスイッチ１ａを
形成するトランジスタの電極間容量や、そのアナログス
イッチ１ａがオン中に生じるチャネル内電荷等により、
本来保持すべき電圧との間に差、すなわちオフセット電
圧Ｖｏｆ’ｆ’を生じる。そして出力端子６には、本来
保持されるべき電圧にオフセット電圧■ｏｆｆが加わっ
たものが出力される。このオフセット電圧■ｏｆｆは、
同一チップ内のサンプル・ホールド回路においてはマス
クパターンの対称性や素子のばらつき等によって差異が
生じるものであるが、チップ相互間においてはトランジ
スタ特性のばらつき等のプロセッス的な要因が大きく影
響してくるため、数１００ｍＶといった大きな値になる
ことがある。

このようなオフセット電圧が大きいサンプル・ホールド
回路を多数集積したＬＳＩを、例えば液晶モジュールの
ドライバに適用すると、このオフセット電圧が直に視覚
に捕えられるに至り、良賀な画面が得られないとりう問
題点があった。

（発明が解決しようとする問題点〉 本発明は、上記したように従来のサンプル・ホールド回
路ではオフセット電圧が大きいため、これを例えば液晶
モジュールのドライバに適用した場合にオフセット電圧
が直に画質に悪影響を及ぼしてしまうという問題点を解
決するためになされたもので、オフセット電圧を低減せ
しめて本来の入力信号に忠実なサンプリングおよびホー
ルドを行なうことの出来るサンプル・ホールド回路を捉
供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明のサンプル・ホールド回路は、入力されたアナロ
グ信号をサンプリングして保持する第１のサンプル・ホ
ールド手段と、入力された所定電圧を有する基準信号を
サンプリングして保持する第２のサンプル・ホールド手
段と、この第２のサンプル・ホールド手段の出力信号と
前記基準信号とを入力し、これら両信号の電位差として
求められる前記第２のサンプル・ホールド手段のオフセ
ット電圧を出力する制御手段と、この制御手段の出力信
号を入力し、前記第２のサンプル・ホールド手段に対す
る負＊ｉ回路を形成する第２のオフセット補償手段と、
前記制御手段の出力信号を入力し、前記第１のサンプル
・ホールド手段が保持する電圧を曲記オフセット電圧分
変動せしめる第１のオフセット補償手段とを具備したこ
とを特徴とする。

（作用） 本発明は、第１のサンプル・ホールド手段に入力された
アナログ信号をサンプリングして保持させるとともに、
この第１のサンプル・ホールド手段と同等構成にて成る
第２のサンプル・ホールド手段に入力された所定の電圧
を有する基準信号をサンプリングして保持さゼておき、
上記第１のサンプル・ホールド手段の出力を指示する信
号が付ｙ６れた時に、この第２のサンプル・ホールド手
段の出力信号と上記基準入力信号との差分であるオフセ
ット電圧を制御手段により取出し、これを第２のオフセ
ット補償手段を介して上記第２のサンプル・ホールド手
段に負帰還をかけることにより、上記制御手段の出力信
号を基準信号と同一の電位まで変化せしめ、この制御手
段の出力信号を、第１のオフセフｌ−補償゛手段が付加
された第１のサンプル・ホールド手段に供給することに
より、上記制御手段の電圧変化分を反映させてオフセッ
ト電圧を補償するようにしたものである。

（実施例） 以下、本発明の実施例について図面を参照して説明する
。なお、第５図と同一部分には同一符号を付して説明す
る。

一般に、液晶モジュールに用いられるドライバＬＳＩの
内部には、サンプル・ホールド回路が１００個程度合成
され、このようなドライバＬＳＩを複数個使用して多画
素の液晶モジュールが構成される。

第１図は、このようなドライバＬＳＩに適用されるサン
プル・ホールド回路を示すものである。

すなわち、１は従来と同一の構成にてなる第１のサンプ
ル・ホールド回路（第１のサンプル・ホールド手段）で
あり、１つの画素に対応する液晶をドライブするドライ
バとして機能するもので、通常はドライバＬＳＩの中に
形成されるものである。

同図中には、説明を簡単にするため１個のサンプル・ホ
ールド回路しか記載してないが、通常、ドライバＬＳＩ
の中にはこのようなサンプル・ホールド回路が１００個
程度合まれている。２も従来と等価な構成にてなる第２
のサンプル・ホールド回路（第２のサンプル・ホールド
手段）であり、以降に説明するオフセット電圧を補償す
る手段の一部として使用されるものである。この第２の
サンプル・ホールド回路２を構成する演算増幅器２Ｃの
出力は演算増幅器（制御手段）３の反転入力端子に接続
される。この演算増幅器３の非反転入力端子には基準信
号入力端子８が接続され、この基準信号入力端子８を介
して所定の電圧を有する基準信号が付勢される。この演
算増幅器３は、演算増幅器２Ｇの出力信号と基準信号と
により差動増幅を行なう差動増幅回路として作用し、上
記基準信号に対する第２のサンプル・ホールド回路２の
オフセット電圧を出力するものである。この演算増幅器
３の出力ＶＣは、補償コンデンサ（第２のオフセット補
償手段）４を介して第２のサンプル・ホールド回路２の
演算増幅器２Ｃに負９ｉ１３！をかけるべく、その非反
転入力端子に接続されるとともに、補償用コンデンサ（
第１のオフセット補償手段）５を介して第１のサンプル
・ホールド回路１の演算増幅器１Ｃの非反転入力端子に
６接続される。

また、９は遅延回路で、出力制御信号ＯＥを所定時間遅
延せしめて出力するものである。この遅延回路９の出力
信号は、アナログスイッチ１０および１１の、反転信号
で活性化される開閉制御端子に接続される。

次に、このような構成において、第２図に示すタイミン
グチャートを参照して動作を説明する。

まず、所定の電圧を有する基準信号Ｖｃｏｍｐを基準信
号入力端子８に供給するとともに、アナログ信号入力端
子７にサンプリングの対象となるアナログ信号を供給し
ておく。この状態でアナログスイッチ１ａのサンプリン
グ制御信号りを付勢すると、本来はアナログスイッチ１
ａをオフにした瞬間のアナログ信号■ｉｎの電圧（図中
の破線で示した波形）をサンプリングして保持するとこ
ろが、従来例で説明したと同様の作用により、保持すべ
き電圧にオフセット電圧Ｖｏｆｆが加わったものが保持
される。

次に、アナログスイッチ２ａのサンプリング制御信号［
）Ｃを付勢すると、本来は基準信号の電圧Ｖｃｏｍｐを
サンプリングして保持するところが、これも従来例で説
明したと同様の作用により、基準信号の電圧ｖｃｏｍｐ
にオフセット電圧Ｖｏｆｆ’−が加わったものを保持す
る。

なお、このとき出力制御信号ＯＥは付勢されていない状
態にあり、したがって、アナログスイッチ１０および１
１はオンになっており、サンプリング動作中の演算増幅
器２Ｃの出力端子および演算増幅器３の出力端子の電圧
Ｖｃは、基準信号■ｃｏｍｐの電位に強制的に固定され
る。また、これにより演算増幅器３の双方の入力端子の
間に生じている電位差を無くし、補償期間に入った瞬間
（出力制御信号が付勢された瞬間）に演ｆ３増幅器３の
出力信号ＶＣが大きく変動することのないように作用す
るものである。

次に、このような状態で出力制御信号ＯＥを付勢すると
、＠算増幅器２Ｃは保持されている電圧を出力し、＠算
増幅器３の反転端子に供給する。

演算増幅器３は、この演算増幅器２Ｃの出力と、先に非
反転端子供給されている基準信号■ｃｏｍｐとの電位差
ＶＣを出力するが、補償コンデンサ４を介して負帰還が
かかるように接続されているので、演算増幅器３の２つ
の入力は等しくなるように作用する。すなわち、 Ｖｃ＝Ｖｃｏｍｐとなるように自動的に制御される。こ
のことは、電圧ＶＣは、出力制御信号ＯＥが付勢された
瞬間に第２のサンプル・ホールド回路２に生じているオ
フセット電圧の分だけ電圧降下を生じることを意味する
。この電圧ＶＣは、補償コンデンサ５を介して第１の→
太ンプル・ホールド回路１の演算増幅器１Ｃの非反転入
力端子にも供給されるので、第１のサンプル・ホールド
回路１にＪ５いても保持している電圧のシフｌ〜が生じ
、オフセット電圧が補償される方向に作用する。

このとき、それぞれ独立して発生するオフセット電圧■
ｏｆｆと■ｏｆｆ−は同一である必要があるが、これら
２つのサンプル・ホールド回路１および２を構成するパ
ターン定数やレイアウトを回笠にし、また、駆動タイミ
ングら同等にし、さらに、アナログ１３号■ｉｎと基準
信号ＶＣＯｍｐとのインピーダンスを同等にすることに
より、これらをかなり近い値にすることが出来る。まノ
ζ、これら両サンプル・ホールド回路１．２を同一チッ
プ内に形成すると非常に近い値にすることが出来る。

第３図は本発明の他の実施例の動作を説明するための図
である。すなわち、アナログ信号入力端子７ど基準信号
入力端子８とを共通の入力端子とし、アナログスイッチ
１ａに与えるアナログ信号Ｖｉｎとアナログスイッチ１
ｂに与える基準信号ｙｃｏｍｐを時分割で入力するよう
に構成したもので、アナログ信号Ｖｉｎを、サンプリン
グ制御信号りによってホールドコンデンサ１ｂにサンプ
リングした後、それを基準信号■ＣＯｍｐに強制的に固
定し、この状態を出力制御信号ＯＥによる出力動作が完
了するまで継続するようにした場合の動作を示すもので
ある。このアナログ信号■ｉｎを基準信号Ｖｃｏｍｐに
強制的に固定する手段はチップの外部あるいは内部のい
ずれに設けてもよい。このように構成することにより、
入力端子の数を削減することができるという効果がある
。

また、前記実施例において、基準信号 ｙｃｏｍｐを基準信号入力端子８から供給するのではな
く、チップに供給される電源とチップ内部に形成した抵
抗とにより分圧して生成することもできる。この場合も
入力端子の数を削減することができるという効果がある
。

第４図は本発明のさらに他の実施例の構成を示す。本実
施例は、前記実施例におけるホールドコンデンサ１ｂと
補償コンデンサ５とを、ホールドコンデンサ２ｂと補償
コンデンサ４とを共用するようにしたものである。これ
によりサンプル・ホールド回路に必要な素子数を削減す
ることが出来るものとなっている。

［発明の効果］ 以上詳述したように本発明によれば、基準信号に対する
オフセット電圧を生成し、このオフセット電圧に相当す
る分を、サンプル・ホールド回路で保持している電圧か
ら減する補償手段を設けたので、オフセット電圧を低減
せしめた、本来の入力信号に忠実なサンプリングおよび
ホールドを行なうことの出来るサンプル・ホールド回路
を提供覆ることが出来る。

【図面の簡単な説明】

第１図ないし第４図は本発明の実施例を示すもので、第
１図は一実施例の回路構成を示す図、第２図はその動作
を説明するためのタイミングチャート、第３図は他の実
施例の動作を説明するためのタイミングチャート、第４
図はさらに他の実施例の回路構成を示ブー図、第５図な
いし第７図は従来のサンプル・ホールド回路を説明する
ｌζめの図である。 １・・・第１のサンプル・ホールド回路（第１のサンプ
ル・ホールド手段）、２・・・第２のサンプル・ホール
ド回路（第２のサンプル・ホールド手段）、１ａ、２ａ
、１０．１１・・・アナログスイッチ、Ｉｂ、２ｂ・・
・ホールドコンデンサ、ｉｃ、２Ｇ・・・演算増幅器、
３・・・演算増幅器（制御手段）４・・・補償」ンデン
サ（第２のオフセット補償手段〉、５・・・補償コンデ
ンサ（第１のオフセット補償手段）、６・・・出力端子
、７・・・アナログ信号入力端子、８・・・基準信号入
力端子、９・・・遅延回路。 出願人代理人　弁理士　鈴　江　武　彦第３図 第４図

Claims (3)

【特許請求の範囲】
1. （１）入力されたアナログ信号をサンプリングして保持
   する第１のサンプル・ホールド手段と、入力された所定
   電圧を有する基準信号をサンプリングして保持する第２
   のサンプル・ホールド手段と、 この第２のサンプル・ホールド手段の出力信号と前記基
   準信号とを入力し、これら両信号の電位差として求めら
   れる前記第２のサンプル・ホールド手段のオフセット電
   圧を出力する制御手段と、この制御手段の出力信号を入
   力し、前記第２のサンプル・ホールド手段に対する負帰
   還回路を形成する第２のオフセット補償手段と、 前記制御手段の出力信号を入力し、前記第１のサンプル
   ・ホールド手段が保持する電圧を前記オフセット電圧分
   変動せしめる第１のオフセット補償手段と を具備したことを特徴とするサンプル・ホールド回路。
2. （２）前記制御手段は、差動増幅回路で成ることを特徴
   とする特許請求の範囲第１項記載のサンプル・ホールド
   回路。
3. （３）前記第１のオフセット補償手段および第２のオフ
   セット補償手段は、コンデンサであることを特徴とする
   特許請求の範囲第１項記載のサンプル・ホールド回路。