KR0135951B1 - 샘플홀드회로장치 - Google Patents

Abstract

본 발명은 신호전하에 오차전하가 중첩되는 것에 기인하는 오차가 출력신호에 나타나지 않도록 할 수 있는 샘플홀드회로장치를 제공하는 샘플링홀드회로장치에 관한 것으로, 입력단자(1)에 입력되는 입력신호 Vin을 스위치(4)에 의해 샘플링해서 커패시터(5)에 홀드하는 샘플홀드회로장치에 있어서 입력단자(1)와 스위치(4)와의 사이에 접촉된 스위치(2),

커패시터(5)의 전위를 관측하기 위한 연산증폭기(6) 및 연산증폭기(6)의 출력단과 스위치(4)의 일단과의 사이에 접속된 스위치(7)로 구성되는 전위보정회로를 설치하고 타이밍제어회로(10)에서의 제어에 의해 스위치(4)를 오프상태로 한 후 스위치(2)를 오프상태로 하고 그 후 스위치(4)를 다시 온상태로 함으로서 스위치(4)의 일단의 전위를 타단의 전위와 동일한 전위로 보정하고 스위치(4)가 온상태의 사이에 스위치(8)를 온상태로 해서 출력단자(9)에 샘플링홀드된 출력신호Vout를 꺼내는 것을 특징으로 한다.

Description

샘플홀드회로장치

제 1도는 본 발명의 한 실시예에 관한 샘플홀드회로장치의 회로도,

제 2도는 본 발명에서 스위치에 이용되는 CMOS스위치의 구성을 나타낸 도면.

제 3도는 제1도의 실시예의 동작을 설명하기 위한 타임챠트,

제 4도는 제1도의 실시예의 동작을 설명하기 위한 개념도,

제 5도는 제1도의 실시예의 동작을 설명하기 위한 개념도,

제 6도는 제1도의 실시예의 동작을 설명하기 위한 개념도,

제 7도는 제1도의 실시예의 동작을 설명하기 위한 개념도,

제 8도는 제1도의 실시예의 동작을 설명하기 위한 개념도,

제 9도는 제1도의 실시예의 동작을 설명하기 위한 개념도,

제10도는 제1도의 실시예의 동작을 설명하기 위한 타임테이블,

제11도는 본 발명에서 스위치에 사용되는 CMOS스위치의 다른 구성을 나타낸 도면,

제12도는 본 발명의 다른 실시예에 관련된 샘플홀드회로장치의 회로도,

제13도는 제12도의 실시예의 동작을 설명하기 위한 타임챠트,

제14도는 본 발명의 다른 실시예에 관련된 샘플홀드회로장치의 회로도,

제15도는 본 발명의 다른 실시예에 관련된 샘플홀드회로장치의 회로도,

제16도는 본 발명의 다른 실시예에 관련된 샘플홀드회로장치의 회로도,

제17도는 제16도의 실시예의 동작을 설명하기 위한 타임챠트,

제18도는 제16도의 실시예의 동작을 설명하기 위한 다른 타임챠트,

제19도는 본 발명의 다른 실시예에 관련된 샘플홀드회로장치의 회로도,

제20도는 제19도의 구성요소의 일부를 상세하게 나타낸 회로도,

제21도는 제19도의 실시예의 동작을 설명하기 위한 타임챠트,

* 도면의 주요부분에 대한 부호의 설명

1 : 입력단자2 : 스위치(제3의 스위치)

3 : 커패시터(제2의 커패시터)4 : 스위치(제1의 스위치)

5 : 커패시터(제1의 커패시터)6 : 연산증폭기(관측수단)

7 : 스위치(제4의 스위치)8 : 스위치(제2의 스위치)

9 : 출력단자10 : 타이밍제어회로

본 발명은 MOS트랜지스터로 구성되는 스위치를 사용한 고속 또는 고정밀도의 샘플홀드회로장치에 관한 것이다.

샘플홀드회로로 대표적인 것은 MOS트랜지스터로 구성되는 아날로그스위치에 의해 입력의 아날로그신호를 샘플링하고 아날로그신호의 전위를 커패시터에 홀드하는 형식의 것이다. 즉 MOS트랜지스터가 어느 기간 온 상태가 되면 입력아날로그신호에 의해 커패시터의 전위가 입력단자전위와 동일하게 될 때까지 전하가 축적된다. 그 후 MOS트랜지스터가 오프상태가 되면 입력단자가 커패시터가 떨어져나가고 커패시터에 축적된 전하는 유지된다.

이러한 샘플홀드회로에서는 아날로그스위치로서의 MOS트랜지스터의 동작주파수가 높게되면(샘플링레이트가 높게되면), 입력아날로그신호의 전위에 완전하게 동일한 전위를 커패시터로 홀드한다는 이상적인 샘플홀드동작을 실행한다는 것이 곤란하게 되고 출력에 오차가 발생한다. 이 이유는 다음과 같이 설명할 수 있다.

MOS트랜지스터의 게이트전극과, 드레인전극 및 소스전극과의 사이에는 게이트영역과 드레인영역 및 소스영역이 반도체기판상에 있어서 공간적으로 오버랩하고 있는 것에 기인하는 기생용량이 존재하고 있다. 이 기생용량은 오버랩용량이라 부르고 이것이 오차전하를 발생하는 원인의 하나가 된다. 즉 샘플링용 MOS트랜지스터가 온 상태에서 오프 상태로 변이할 때에 게이트전극에서 오버랩용량을 지나 제어신호에 의거 전하가 소스전극 및 드레인전극측으로 새어 나가고 이것이 홀드용 커패시터에 유지되어 있는 신호전하에 오차전하로서 중첩된다.

또한 MOS트랜지스터의 동작원리로부터 샘플링용 MOS트랜지스터의 채널에는 온상태일 때 채널전하가 발생한다. 이 채널전하는 MOS트랜지스터가 극히 저속이고 온상태에서 오프상태로 변이하면 소스전극과 드레인전극중 임피던스가 낮은 쪽의 전극으로 흐른다. 그런데 MOS트랜지스터가 고속에서 온 상태에서 오프 상태로 변이할 때는 채널전하는 소스전극과 드레인전극의 양쪽으로 분류한다. 따라서 샘플홀드회로에 있어서 샘플링레이트가 높게 되었을 경우와 같이 MOS트랜지스터가 고속으로 스위칭할 상황에서는 홀드용커패시터에 유지되어 있는 신호전하에 어떤 비율의 채널전하가 다시 오차전하로서 중첩되게 된다.

샘플홀드회로에 있어서 샘플링용스위치로서 MOS트랜지스터를 사용할 경우 스위치로서의 온저항의 입력전압에 대한 변동을 작게하기 위해 달리 말하면 MOS트랜지스터가 온했을 경우의 입력전압에 대한 저항값의 변동량을 작게 하기 위해 P채널 MOS트랜지스터(이하 PMOS트랜지스터라 한다)와 N채널 MOS트랜지스터(이하 NMOS트랜지스터라 한다)를 병렬로 접속한 소위 CMOS스위치를 사용하는 방법이 일반적으로 취해진다. PMOS트랜지스터와 NMOS트랜지스터에 각각 발생하는 채널전하는 상호 역극성이기 때문에 이러한 CMOS스위치를 사용함으로서 채널전하에 의한 오차전하를 감소시키는 효과를 기대할 수 있다.

그러나 채널전하의 입력전압에 대한 의존성은 개개의 트랜지스터에서 불균일이 있고 PMOS트랜지스터와 NMOS트랜지스터에 발생하는 채널전하는 동일하지 않기 때문에 이 방법으로는 각각의 트랜지스터에 발생하는 채널전하에 의한 오차전하는 완전하게 상쇄되지 않는다. 이렇게 해서 상쇄되지 않고 남은 오차전하는 입력전압에 대한 의존성, 소위 비선형이라 부르는 성질을 가지기 때문에 샘플홀드회로의 입출력특성에 비선형오차를 발생시키게 된다.

다른 개선법으로서 다음과 같은 수법이 알려져 있다. 샘플링용의 CMOS스위치를 구성하는 병열접속된 PMOS트랜지스터 및 NMOS트랜지스터와 홀드용 커패시터와의 접속점에 병렬접속된 오차전하부정용의 PMOS트랜지스터 및 NMOS트랜지스터를 접속한다. 그리고 이들이 오차전하부정용 MOS트랜지스터를 샘프링용 MOS트랜지스와는 보상적으로 온·오프시킨다. 이렇게 하면 샘플링용의 PMOS트랜지스터 및 NMOS트랜지스터가 오프상태가 될 때에 발생한다. 채널전하에 의거한 오차전하는 이 때 동시에 온상태가 되는 오차전하부정용의 PMOS트랜지스터 및 NMOS트랜지스터에 각각의 채널전하로서 유입한다. 이것에 의해 원리적으로는 홀드용커패시터에 오차전하가 남지 않는다.

그러나 이 방법은 PMOS트랜지스터와 NMOS트랜지스터가 온상태가 되기 시작하는 타이밍이 일치하고 있으면 좋지만 실제로는 완전하게 이 타이밍을 일치시키는 것은 곤란하다. 이 때문에 앞서 오프상태가 된 트랜지스터로부터의 오차전하가 온상태가 되어 있는 트랜지스터를 지나 입력측에 일부 흘러 버리고 오차전하는 완전하게는 없어지지 않는다.

상술한 바와 같이 종래의 샘플링홀드회로에서는 MOS트랜지스터의 오버랩용량에 기인하는 오차전하와 채널전하에 기인하는 전하가 홀드용 커패시터에 축적되어 있는 신호전하에 중첩되는 것을 완전하게 방지할 수 없기 때문에 홀드용 커패시터에 홀드되는 전위가 입력신호전위와 다른 값이 되고 출력신호에 오차가 발생한다는 문제가 있었다.

본 발명은 이러한 종래의 문제점을 해결하고 신호전하에 오차전하가 중첩되는 것에 기인하는 오차를 상쇄할 수 있는 샘플홀드회로장치를 제공하는 것을 목적으로 한다.

본 발명에 있어서는 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 샘플링하는 제1의 MOS트랜지스터스위치와, 상기 제1의 MOS트랜지스터스위치의 타단과 정전위치와의 사이에 접속되고 해당 제1의 MOS트랜지스터스위치에 의한 샘플링된 신호를 홀드하는 제1커패시터로 구성되는 샘플홀드회로에 있어서 상기 입력단자와 상기 제1의 MOS트랜지스터스위치의 일단관의 사이에 상기 입력신호를 선택적으로 샘플링하는 제2의 MOS트랜지스터스위치를 삽입한 것을 특징으로 한다.

또한 본 발명에 있어서는 제1발명에서 상기 제1커패시터에 홀드된 신호를 출력단자에 전송하는 제3의 MOS트랜지스터스위치를 구비한 것을 특징으로 한다.

또한 본 발명에 있어서는 MOS트랜지스터로 구성되는 스위치를 사용한 샘플홀드회로장치에 있어서 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 샘플링하는 제1스위치와, 상기 제1스위치의 타단과 정전위치와의 사이에 접속되고 해당 제1스위치에 의해 샘플링된 신호를 홀드하는 제1커패시터와, 상기 입력단자와 상기 제1스위치의 일단과의 사이에 접속되고 입력신호를 샘플링하는 제2스위치오, 상기 제1의 커패시터에 홀드된 신호를 출력단자에 전송하는 제3스위치를 구비한 것을 특징으로 한다.

또한 본 발명에 있어서는 제2의 발명에서 상기 제3스위치를 온상태로 함으로서 제1의 커패시터에 홀드된 신호를 출력단자에 전송할 때에 상기 제1스위치를 온상태로 함과 동시에 상기 제2스위치를 오프상태로 하도록 상기 제1, 제2, 제3의 스위치를 제어하는 타이밍제어회로를 구비한 것을 특징으로 한다.

또한 본 발명에 있어서는 MOS트랜지스터로 구성되는 스위치를 사용한 샘플홀드회로장치에 있어서 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 샘플링하는 제1스위치와, 상기 제1스위치의 타단과 정전위치와의 사이에 접속되고 해당 제1스위치에 의해 샘플링된 신호를 홀드하는 제1커패시터와, 상기 제1스위치의 상기 일단이 전위를 상기 타단의 전위와 동일 전위로 보정하기 위한 전위보정수단과, 상기 제1커패시터에 홀드된 신호를 꺼내기 위한 출력단자와, 상기 제1스위치를 소정기간 온상태로 한 후 상기 전위보정수단에 의해 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일전위로 하고 그 후 상기 제1스위치를 다시 온상태로 하는 타이밍제어수단을 구비하는 것을 특징으로 한다.

또한 본 발명에 있어서는 MOS트랜지스터로 구성되는 스위치를 사용한 샘플홀드회로장치에 있어서 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 샘플링하는 제1스위치와, 상기 제1스위치의 타단과 정전위치와의 사이에 접속되고 해당 제1스위치에 의해 샘플링된 신호를 홀드하는 제1커패시터와, 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일 전위로 보정하기 위한 전위보정수단과, 상기 제1커패시터에 홀드된 신호를 꺼내기 위한 출력단자와, 상기 제1스위치를 소정기간 온상태로 한 후 상기 전위보정수단에 의해 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일전위로 하고 그후 상기 제1스위치를 다시 온상태로 하고 또한 해당 제1스위치를 온상태로 유지한 채로 상기 제2스위치를 온상태로 하는 타이밍제어수단을 구비하는 것을 특징으로 한다.

또한 본 발명에 있어서는 제3도 또는 제4발명에 있어서 상기 전위보정수단은 상기 입력단자와 상기 제1스위치의 상기 일단과의 사이에 접속된 제3스위치와, 상기 제1스위치의 전위를 관측하는 관측수단과, 이 관측수단에 의해 관측된 전위를 상기 제1스위치의 상기 일단에 전송하기 위한 제4스위치와, 상기 제1스위치의 상기 일단에 접속되고 상기 제4스위치에 의해 전송된 전위를 유지하기 위한 제2커패시터로 구성되고 상기 타이밍제어수단에 의해 제어되고 상기 제1스위치가 오프상태가 됨으로서 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일 전위로 보정하는 것을 특징으로 한다.

또한 본 발명에 있어서는 제3도 또는 제4의 발명에 있어서 상기 전위보정수단은 상기 전위보정수단은 상기 입력단자와 상기 제1스위치의 상기 일단과의 사이에 삽입된 제3스위치와 상기 제1스위치의 상기 일단에 접속된 상기 제1커패시터의 용량보다 큰 소정의 용량을 가지는 제2커패시터로 구성되고 상기 타이밍제어수단에 의해 제어되고 상기 제1스위치가 오프상태가 되면 동시에 상기 제3스위치가 오프상태가 됨으로서 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 보정하는 것을 특징으로 한다.

본 발명에 의한 샘플홀드회로장치에서는 선택적으로 샘플린동작을 실행하는 제2스위치가 온상태 하에서 샘플링용의 제1스위치가 온상태가 되면 홀드용의 제1커패시터에 입력신호에 의거 신호전하가 축적되고 그 후 제1스위치가 온상태가 오프상태로 변이할 때 제1스위치에서 발생하는 채널전하가 제1커패시터에 축적되어 있는 신호전하에 중첩된다. 이 상태에서는 제1스위치의 타단의 전위 즉 제1커패시터의 전위는 입력신호전압과 오차전하에 의거 오차전압과의 합으로 되어 있다.

이어서 제2스위치를 오프상태로 한 후 제1스위치를 다시 온상태로 하면 제1스위치의 양단의 전위에서 발생하고 있는 오차전압을 유발한 오차전하가 제1스위치에 채널전하로서 회귀하는 분만큼 제1커패시터의 전위로부터 오차전압의 영향을 제거할 수 있다. 한편 제1스위치를 오프상태로 했을때에 발생한 오버랩용량에 기인하는 오차용량은 제1스위치를 온상태로 함으로서 상쇄된다.

따라서 제1스위치를 온상태로 유지하고 제1스위치가 채널전하 및 오버랩용량에 의한 오차전하를 발생시키지 않은 상태에서 출력단자에 오차전압이 없는 입력신호전압과 동일한 전위의 출력신호가 나오게 된다.

(실시예)

이하 본 발명의 실시예를 설명한다.

제1도는 본 발명의 한 실시예에 의한 샘플홀드회로장치의 회로도이다. 입력신호전압Vin을 받아들이는 입력단자(1)에 스위치(2)의 일단이 접속되고 스위치(2)의 타단은 노드(N1) 및 커패시터(3)의 일단에 접속되어 있다. 커패시터(3)의 타단은 정전위단(이 예에서는 접지단)에 접속되어 있다.

노드(N1)에는 입력신호전압Vin을 샘플링하기 위한 용의 스위치(4)의 일단이 접속되고 스위치(4)의 타단은 노드(N2) 및 홀드용의 커패시터(5)의 일단에 접속되어 있다. 커패시터(5)의 타단은 정전위단(이 예에서는 접지단)에 접속되어 있다. 노드(N2)는 연산증폭기(6)의 비반전입력단자에 접속되어 있다.

연산증폭기(6)는 노드(N2)의 전위 즉 스위치(4)의 타단의 전위를 관측하기 위한 것이고 반전입력단과 출력단이 결합됨으로서 이득1의 전압폴로워(follower)로서 동작한다. 연산증폭기(6)의 출력단은 노드(N3)에 접속되어 있다. 노드(N3)는 스위치(7)의 일단에 접속되고 스위치(7)의 타단은 노드(N1), 즉 스위치(4)의 일단에 접속되어 있다. 스위치(8)의 타단은 출력신호전압Vout를 꺼내기 위한 출력단자(9)에 접속되어 있다.

스위치(2,4,7,8)는 타이밍제어회로(10)에서 발생되는 제어신호 ψ1, ψ2, ψ3, ψ4에 의해 각각 제어된다. 스위치(2,4,7,8)는 예를 들면 제2도에 나타낸 바와 같이 PMOS트랜지스터(Q1)과 NMOS트랜지스터(2)를 병렬로 접속하려는 소위 CMOS스위치이고 Q2의 게이트에 인가되는 제어신호(ψ)가 이론값 1, Q1의 게이트에 인가되는 제어신호(ψ')가 이론값 0일 때 온상태가 된다. 따라서 제어신호 ψ1, ψ2, ψ3, ψ4는 실제로는 각각 상호 역위상의 제어신호쌍의 조합으로 구성되고(예를들면 ψ1과 ψ' 1), 각각 Q2의 게이트에 ψ1이 인가될 때에 Q1의 게이트에 ψ' 1이 인가 되도록 제어된다.

여기서 스위치(2,4,7,8)는 본 실시예와 같이 상기한 PMOS트랜지스터와 NMOS트랜지스터를 조합한 CMOS스위치에 국한되지 않고 한쪽의 극성의 트랜지스터를 사용해 구성하는 것도 가능하다.

다음으로 제3도에 나타낸 타임챠트 및 제4도~제9도 나타낸 동작원리도를 참조해서 본 실시예의 샘플홀드회로장치의 동작을 설명한다. 제4도~제9도에 있어서는 스위치를 NMOS트랜지스터로 구성한 예에 대해 나타낸다. 또한 제4~제9도에 있어서 흑점군은 상기 NMOS트랜지스터의 채널전하를 나타내고 있다.

우선 제3도에 나타낸 바와 같이 시각t1에 있어서 제어신호 ψ1에 의해 스위치(2)가 온상태가 되고 샘플홀드회로장치의 동작이 개시된다.

계속해서 스위치(2)가 온상태의 기간중에 시각t2에서 제어신호ψ2에 의해 스위치(4)가 온상태가 되면 입력단자(1)에 인가되어 있는 입력신호전압Vin이 스위치(2,4)를 통해 노드(N2)에 전달되고 커패시터(5)에 입력신호전압Vin에 의거한 전하가 축적된다. 이것에 의해 커패시터(5)는 입력신호전압Vin과 동일한 전위까지 충전된다(제4도 참조).

다음으로 시각t3에서 제어신호 ψ2가 반전해서 스위치(4)가 오프상태가 되면 노드(N2)는 노드(N1)에서 분리되기 때문에 거패시터(5)에 축적된 신호전하는 유지된다. 이 경우 스위치(4)가 온상태에서 오프상태로 변이했을 때 스위치(4)를 구성하는 MOS트랜지스터의 온상태일 때에 발생한 채널전하 및 오버랩용량에 의거한 오차전하로서 커패시터(5)에 축적되어 있는 신호전하에 중첩된다(제5도를 참조). 이 오차전하에 의거한 오차전압을 Verror로 하면 시각t3에 대한 노드(N2)의 전위는 Vin+Verror이 된다.

다음으로 시각t4에서 제어신호 ψ1에 의해 스위치(2)가 오프상태가 되면 노드(N1)은 입력단자(1)로 분리되기 때문에 커패시터(3)에는 이 때의 입력신호전압Vin'에 의거한 신호전하가 유지되고 그 전위는 Vin'가 된다. Vin'는 앞에 스위치(4)가 온상태가 되었을 때보다 조금 시간이 경과하고 있기 때문에 입력신호전압이 Vin으로 변화한다. 이 경우 스위치(2)가 온상태에서 오프상태로 변이했을 때 스위치(2)를 구성하는 MOS트랜지스터의 채널전하가 오차전하로서 커패시터(3)에 축적되어 있는 신호전하에 중첩된다(제6도에 상당함). 이 오차전하에 의한 오차전압을 Verror'로 하면 시각t3에 대한 노드(N1)의 전위는 Vin'+Verror'가 된다.

다음으로 스위치(2)가 오프상태인 채 시각t5에서 제어신호 ψ3에 의해 스위치(7)가 온상태가 되면 연산증폭기(6)의 전압플로워동작에 의해 노드(N1)에는 연산증폭기(6)의 출력단에 접속되어 있는 노드(N3)의 전위가 전송되고 노드(N2)전위 Vin+Verror와 동일하게 된다(제7도 상당). 즉 이때 스위치(4)를 구성하는 MOS트랜지스터의 소스, 드레인전극의 전위는 함께 Vin+Verror이 된다.

다음으로 시각t6에서 제어신호 ψ3이 반전해서 스위치(7)가 오프상태가 된다. 여기서 스위치(7)를 구성하는 MOS트랜지스터의 사이즈를 스위치(2, 4)를 구성하는 MOS트랜지스터보다 충분히 작게 해두던가, 혹은 스위치(7)를 충분한 시간을 걸쳐 오프상태로 변이시키면 스위치(7)가 온상태에서 오프상태로 변이했을 때의 스위치(7)를 구성하는 MOS트랜지스터의 채널전하 및 오버랩용량에 의거 오차전하의 영향은 무시할 수 있고 노드(N1)의 전위는 Vin+Verror을 유지한다(제8도를 참조).

다음으로 시각t7에서 제어신호 ψ2에 의해 스위치(4)가 다시 온상태가 된다(제9도에 상당). 여기서 오차전압Verror은 시각t3에 있어서 스위치(4)가 그 양단(노드N1, N2)의 전위가 함께 Vin일 때에 온상태에서 오프상태로 했을 때에 해당 스위치(4)를 구성하는 MOS트랜지스터가 발생한 채널전하에 의거한 오차전하에 의해 발생하고 있다. 그리고 시각T7의 직전에서는 스위치(7)를 지나 노드(N1)의 전위가 Vin+Verror로 되어 있기 때문에 노드(N1, N2)의 전위는 함께 Vin+Verror로 되어 있다. 즉 시각t7의 직전에서는 스위치(4)를 구성하는 MOS트랜지스터의 소스, 드레인전극의 전위는 각각 시각t3와의 직후의 상태로 된다(제4도의 스위치(4)와 제9도의 스위치(4)를 참조)

따라서 시각t7에서 제어신호 ψ2에 의해 스위치(4)가 다시 온상태가 되면 스위치(4)를 구성하는 MOS트랜지스터의 채널전하가 스위치(4)에 회수되고 오버랩용량에 의거한 오차전하가 스위치(4)에 의해 상쇄된다. 그리고 시각t7의 직후에 있어서 노드(N1, N2)는 함께 입력신호전압Vin과 동일한 전위가 된다. 이것은 시각t7에서 스위치(4)가 온상태가 되면 오차전압Verror이 스위치(4)의 MOS트랜지스터에 발생하는 채널전하로서 해당 MOS트랜지스터로 회귀하기 때문이다. 또한 오버랩용량에 의거한 오차전하도 스위치(4)를 다시 온상태로 함으로서 상쇄된다.

최후로 제어신호 ψ2에 의해 스위치(4)를 온상태로 유지한 채 시각t8에서 제어신호 ψ4에 의해 스위치(8)가 온상태가 됨으로서 노드(N2)의 전위가 출력단자(9)에 전달된다. 이 때의 출력단자(9)의 점위 즉 출력신호전압(Vout)은 입력신호전압 Vin과 동일한 전위가 된다. 이렇게 해서 일련의 샘플홀드동작이 종료한다.

여기서 스위치(8)를 온상태로 해서 출력신호전압Vout를 꺼낼 때에 스위치(4)를 온상태로 유지해 두는 이유는 이 기간중에 스위치(4)를 오프상태로 돌리면 스위치(4)의 MOS트랜지스터에서 채널전하에 의한 오차전하가 다시 발생하고 오차전압이 커패시터(5)에 중첩되어 버리기 때문이다.

이와같이 본 실시예에 의하면 출력신호전압Vout에는 오차전압Verror의 항이 포함되어 있지 않고 입력신호전압Vin의 전위만이 나타나기 때문에 고정밀도의 샘플홀드동작이 가능해 진다.

제10도는 t3에서 입력신호의 샘플링이 시작되고 t7에서 오차전압보정이 시작되기 때문에 그들 전호의 시각 즉 t3±δ, t7±δ, δ≪1에 있어서 스위치(4)의 동작상태를 나타낸 것이다. 제10에서 스위치(4)의 동작상태는 시각t3+(t7-t3)/2를 대칭축과 선대칭의 관계가 유지되어 있는 것을 알 수 있다. 즉 t3-δ에서 t3+δ로의 동작상태변이가 t7+δ에서 t7-δ로의 동작상태변이로 되어 있다. 이와같은 동작상태의 변이특성 및 채널전하의 유출입은 재귀적과정이라는 사실에서 오차전위의 보정이 실행되고 있다. 따라서 스위치(2), 스위치(4), 스위치(7)등이 CMOS스위치라도 상기 조건이 충족되면 오차보정이 바르게 실행되게 된다.

여기서 스위치(2,4,7,8)는 제2도에 나타낸 바와 같이 구성한 CMOS스위치로 실현하는 것도 가능하지만 제11도에 개시한 바와 같이 스위치제어신호 ψ에 의해 인버터게이트(11, 12)를 통해 CMOS스위치를 구동하도록 구성하는 것도 가능하다. 이 경우 인버터게이트(11, 12)를 구성하는 MOS트랜지스터의 형상을 조정함으로서 스위치제어신호 ψ의 CMOS스위치를 구성하는 MOS트랜지스터(Q1,Q2)를 동일시각에서 개폐제어할 수 있다. 이것에 의해 NMOS스위치, PMOS스위치의 한쪽을 사용한 편채널 MOS스위치로 구성된 샘플홀드회로와 동일한 동작정밀도를 CMOS스위치로 구성된 샘플홀드회로에 있어서도 확보할 수 있다.

제12도에서 본 발명의 다른 실시예에 의한 샘플홀드회로장치를 나타낸다. 제12도에 있어서 제1도와 대응하는 부분에는 동일번호를 달고 있다. 본 실시예에서는 제1도에 있어서 스위치(7)를 제거하고 커패시터(3)로서 커패시터(5)보다 큰 소정의 용량 예를 들면 커패시터(5)의 용량에 대해 거의 2배의 커패시터를 사용해 샘플홀드회로를 구성한다.

본 실시예의 샘플홀드회로장치의 동작은 제13도의 타임챠트에 나타내는 바와 같고 시각t2까지는 제3도에 설명한 제1도의 실시예의 동작과 동일하다. 본 실시예에서는 시각t3에서 제어신호 ψ2가 반전해서 스위치(4)가 오프상태가 됨으로서 노드(N2)가 노드(N1)으로 분리되고 커패시터(5)에 축적된 신호전하가 유지됨과 동시에 스위치(2)도 제어신호 ψ1이 반전함으로서 오프상태가 된다. 따라서 스위치(4)의 채널전하에 의거한 오차전하가 커패시터(3)와 커패시터(5)에 대해 거의 균등하게 오차전하로서 유입함과 동시에 스위치(2)의 채널전하에 의거한 오차전하가 커패시터(3)에 축적되어 있는 신호전하에 중첩된다.

여기서 「Measurement and Analysis of Charge Injection in MOS Analog Switches」(JE-HURN SHIEH. MAHESH PATIL. BING J.SHEU. IEEE JOURNAL OF SOLID-STATE CIRCUITS. VOL._SC-22. NO.2, APRIL 1987 P.277-P.281)에 의하면, 커패시터(3)에 축적되는 오차전하는 스위치(2)의 채널전하에 의거한 오차전하의 거의 반분이라고 측정되기 때문에 스위치(2, 4)에서 사용하는 MOS트랜지스터의 사이즈를 거의 동일하게 두면 커패시터(3)에 축적되는 오차전하는 커패시터(5)에 축적되는 오차전하의 거의 2배가 된다.

그리고 커패시터(3)의 용량을 커패시터(5)의 용량의 거의 2배로 선택해 두면 시각t3에서 스위치(2, 4)로부터 유출한 채널전하에 의거한 오차전하에 의해 커패시터(3)에 나타나는 오차전압과 시각 t3에서 스위치(4)에서 유출한 체널전하에 의거한 오차전하에 의해 커패시터(3)에 나타나는 오차전압은 동일하게 된다. 즉 스위치(4)의 양단의 전위는 함께 Vin+Verror로 된다.

다음으로 스위치(2)가 오프상태에서 시각t4에서 제어신호 ψ에 의해 스위치(4)가 다시 온상태로 되면 앞의 실시예와 동일하게 오차전압Verror을 발생하는 오차전하가 스위치(4)의 MOS트랜지스터에 발생하는 채널전하로서 해당 MOS트랜지스터로 회귀하고 잔여의 오차전하가 커패시터(3)와 커패시터(5)와의 용량비에 비례해서 분할된다.

마지막으로 제어신호 ψ2에 의해 스위치(4)를 온상태로 유지한 채, 시각t5에서 제어신호 ψ4에 의해 스위치(8)가 온상태로 됨으로서 노드(N2)의 전위가 출력단자(9)에 전단되고 출력단자(9)에는 오차전압의 영향이 저감된 출력신호전압 Vout가 나타난다. 이렇게해서 일련의 샘플홀드동작이 종료한다.

본 실시예에 의하면 제1도의 실시예에서와 같이 제어신호 ψ3에 의해 연산증폭기(6)의 출력전위를 스위치(4)의 일단에 전송하는 과정이 불필요하기 때문에 보다 고속의 샘플홀드동작이 가능하게 된다.

또한 제12도에 나타낸 샘플홀드회로장치에 있어서는 제13도에 의거 동작을 설명한 대로 스위치(2), 스위치(4)는 동시에 오프상태가 되도록 제어되는 것이 바람직하지만 아날로그입력신호의 변동속도에 대해 스위치(2), 스위치(4)를 구성하는 MOS트랜지스터의 동작속도가 충분하게 커지면 스위치(2), 스위치(4)가 동시에 오프상태가 되지 않아도 본 발명의 오차보상기능이 손실되지 않는다.

특히 아날로그입력신호의 변동속도에 대해 스위치(2), 스위치(4)의 동작속도가 충분히 클 경우에 있어서 또한 구성을 간략화하는 것이 가능한 실시예에 대해 이하 설명한다. 본 실시예에 있어서는 커패시터(3), 커패시터(5)의 용량을 거의 동일하게 해서 스위치(4)가 오프상태가 된 후에 스위치(2)가 오프상태가 되도록 제어를 실행한다.

이 경우에는 스위치(4)가 오프상태가 되면 커패시터(5)에 축적된 신호전하가 유지됨과 동시에 스위치(4)의 채널전하에 의거한 오차전하의 거의 반분이 커패시터(5)에 중첩되고 나머지의 반분의 오차전하는 온상태의 스위치(2)를 지나 입력단자로 유출한다. 그 직후에 스위치(2)를 오프상태로 하면 스위치(2)의 채널전하에 의거한 오차전하의 거의 반분이 커패시터(3)로 유입한다. 여기서 커패시터(3), 커패시터(5)의 용량은 동일하기 때문에 스위치(2,4)에 사용하는 MOS트랜지스터의 사이즈를 거의 동일하게 해 두면 커패시터(3), 커패시터(5)에 축적되는 오차전하의 양은 거의 동일하게 된다.

그리고 스위치(2)가 오프상태에서 스위치(4)를 다시 온상태로 하면 커패시터(3), 커패시터(5)에 축적된 오차전하가 스위치(4)의 MOS트랜지스터에 발생하는 채널전하로서 해당 MOS트랜지스터로 회귀하고 커패시터(3), 커패시터(5)에 유지된 신호전압이 평균화된다. 마지막으로 스위치(4)를 온상태로 유지한 채 스위치(8)를 온상태로 함으로서 노드(N2)의 전위가 출력단자(9)에 전달된다.

본 실시예에 있어서는 커패시터(3)와 커패시터(5)의 용량을 동일하게 되도록 구성할 수 있기 때문에 앞의 실시예와 비교해서 커패시터(3)의 용량은 반분이 된다. 이 대문에 샘플홀드회로장치전체의 회로규모를 보다 축소할 수 있다.

제14도에 본 발명의 다른 실시예에 의한 샘플홀드회로장치를 나타낸다. 제14도에 있어서 제12도와 대응하는 부분에는 동일번호를 달고 있다. 본 실시예에서는 제12도에 있어서 연산증폭기(6)를 제거하고 샘플홀드회로를 구성한다.

본 실시예의 샘플홀드회로장치의 동작은 제13도의 타임챠트에 의거 제12도에 나타낸 실시예의 샘플홀드회로장치의 동작과 마찬가지이다.

본 실시예에 있어서는 제12도에 나타낸 샘플홀드회로장치보다 간단한 구성으로 할 수 있다. 입력전압을 관측하는 목적에 대해서는 이러한 간단한 구성으로 충분하다. 또한 제12도에 나타낸 실시예와 마찬가지로 제1도의 실시예에서와 같은 연산증폭기(6)에 의한 처리과정을 생략할 수 있기 때문에 보다 고속의 샘플홀드동작이 가능하게 된다.

제15도에서 본 발명의 다른 실시예에 의한 샘플홀드회로장치를 나타낸다. 제15도에 있어서 제14도와 대응하는 부분에는 동일번호를 나타내고 있다. 본 실시예에서는 제14도에 있어서 커패시터(3)를 제거하고 스위치(2,4,8), 커패시터(5), 타이밍제어회로(10)를 사용해서 샘플홀드회로를 구성한다.

본 실시예의 샘플홀드회로장치의 동작은 제13도의 타임챠트에 의거 제12도에 나타낸 실시예의 샘플홀드회로장치의 동작과 동일하고 본 실시예에 의해서도 본 발명의 효과는 잃어버리지 않는다.

제16도에서 본 발명의 다른 실시예에 의한 샘플홀드회로장치를 나타낸다. 본 실시예에서는 제1도의 구성에 부가해서 MOS트랜지스터로 구성된 소스플로워(21,22) 및 스위치(23~25)가 설치되어 있다.

본 실시예의 샘플홀드회로장치의 동작을 제17도를 참조해서 설명한다. 스위치(2,4,7,8)는 제1도의 실시예와 마찬가지로 타이밍제어회로(10)에서 발생되는 제어신호 ψ1, ψ2, ψ3, ψ4에 의해 각각 제어되고 또한 추가된 스위치(23~25)는 마찬가지로 타이밍제어회로에서 발생되는 공통의 제어신호 ψ5에 의해 제어된다. 스위치(2,4,7,8,23~25)는 앞의 실시예와 마찬가지로 PMOS트랜지스터와 NMOS트랜지스터를 병렬로 접속한 소위 CMOS스위치에 의해 구성해도 좋고 편채널트랜지스터만으로 구성해도 좋다.

제17도 나타낸 바와 같이 시각 t1~t4와 시각 t5~t8의 동작은 제1도의 실시예와 동일하다. 시각t4의 다음의 시각t9에 있어서 제어신호 ψ5에 의해 스위치(23~25)가 오프상태에서 온상태로 변화한다. 시각t9이전에 있어서는 연산증폭기(6)는 그 밖의 회로와 스위치(23~25)에 의해 분리되어 있다. 일반적으로 연산증폭기는 동작이 정상상태로 안정될 때까지 수 μsec라는 시간을 요한다. 이것에 대해 가장 고속의 스위칭하는 샘플용의 스위치(4)는 연산증폭기(6)보다 고속으로 동작하고자 할 경우가 있다.

연산증폭기의 입력임피던스는 동작상태에 따라 다른것은 잘 알려져 있다. 바꿔말하면 연산증폭기(6)의 입력용량이 μsec의 길이에 걸쳐 변화하고 있다고 하면 제1도의 실시예에서는 외견상 커패시터(5)의 용량이 이 시간에 걸쳐 계속 변화하게 된다. 이것은 시각 t3에 있어서 샘플링된 전하량이 변하지 않음에도 불구하고 연산증폭기(6)의 입력용량의 영향에 의해 커패시터(5)의 용량이 외견상 변화해도 커패시터(5)에서의 유지전압 또는 변화해 버리는 것을 의미한다.

그래서 본실시예에서는 시각t9이전에 있어서는 스위치(23~25)를 오프상태로 함으로서 연산증폭기(6)를 분리해 둔다. 여기서 소스플로워(21,22)의 동작속도를 고려할 필요가 있지만 일반적으로 소스플로워는 연산증폭기에 비교해서 용이하게 고속화할 수 있기 때문에 커패시터(5)의 외견상의 용량이 변화하는 것에 의한 오차의 발생은 문제가 되지 않게 된다.

또한 본 실시예의 샘플홀드회로장치를 제18도의 타임챠트에 따라 동작시키는 것도 가능하다. 제17도에 나타낸 타임챠트와는 스위치(7)의 제어신호를 항상 이론값 1 즉 항상 닫힘상태에 있고 스위치(23,24)를 제어신호 ψ52에 의해 제어하는 점에서 상이하다.

이러한 제어에 있어서 스위치(2), 스위치(4)가 개발상태에 있을 때의 단자(N1,N2)에 대한 용량값은 각각

{커패시터(3)의 용량값} + {소스플로워(22)의 입력용량값}

{커패시터(5)의 용량값} + {소스플로워(21)의 입력용량값}

로 되고 커패시터(3,5), 소스플로워(22,21)를 각각 동일형상으로 작성하면 용량값을 동일하게 할 수 있다. 따라서 본 실시예에 의하면 스위치(4)에 기인하는 오차전하의 보상을 보다 고정밀도로 실행할 수 있다.

제19도는 제16도에 나타낸 샘플홀드회로장치의 다른 동작방법을 나타낸다. 제19도에서는 스위치(7)의 제어신호 ψ를 항상 이론값 1로 한다. 스위치(25)에는 제어신호로서 상술한 제17도에 있어서 제어신호 ψ3을 공급한다. 그 이외는 제17도에 있어서 제어신호와 동일하다. 제19도의 동작방법에 의하면 스위치(7)가 항상 닫힌 상태에 있다. 여기서 스위치(2), 스위치(4)가 열려 있을 때의 단자(N1), 단자(N2)의 용량값은 각각 이하와 같다.

(단자N1의 용량값)

= (커패시터(3)의 용량값) + (소스플로워(22)의 입력용량값)

(단자N2의 용량값)

= (커패시터(5)의 용량값) + (소스플로워(21)의 입력용량값)

여기서 커패시터(3,5), 소스플로워(21,22)를 각각 동일형상으로 작성되면 용량값을 동일하게 할 수 있다. 본 실시예에 의하면 스위치(4)에 기인하는 오차전하를 보다 고정밀도로 보상할 수 있다.

제20도에서 본 발명의 또다른 실시예에 의한 샘플홀드회로장치를 나타내고 또한 제20도에서 제19도의 일부의 구체적인 회로구성을 나타낸다. 본 실시예는 데이터선과 어드레스선을 매트릭스상에 배치하고 데이터선과 어드레스선의 교차부에 TFT및 액정셀을 배치해서 구성된 액정표시패널을 사용한 액정디스플레이장치에 있어서 입력비디오신호에 의해 데이터선을 구동하는 데이터선구동회로에 적합한 예이다.

액정디스플레이장치에 있어서 데이터선구동회로에서는 입력비디오신호를 각 수평주사기간마다 샘플홀드하고 TFT를 통해 액정셀을 선 순서로 구동하기 때문에 샘플홀드회로군이 사용된다. 데이터선구동회로를 샘플홀드회로를 다수집적한 IC에 의해 구성한 경우 샘플홀드출력에 오차가 남아 있으면 이 오차의 불균일에 의해 화질이 악화한다. 또한 샘플홀드회로가 1단위 회로구성에서는 1수평주사기간중 수평블랭킹 기간에서 만 TFT를 구동할 수 없기 때문에 외부잡음이 화면상에 나타나고 화질악화가 되는 문제가 있다. 이것을 피하기 위해 샘플홀드출력이 감쇠하고 또한 불균일요인이 증가한다는 문제가 있다. 또한 이러한 IC내부에서의 문제점과 함께 IC간의 불균일 때문에 화면상에서 각각의 IC에 의해 구동되어 있는 영역에서 시이트형상으로 휘도나 색상에 단차가 발생하고 현저하게 화질을 악화시키고 있다.

본 발명의 샘플홀드회로장치는 출력에 오차가 남지 않기 때문에 액정디스플레이장치에 있어서 데이터선구동회로에 있어서 샘플홀드회로를 2단 구성으로 했을 경우의 상술한 문제점이 일거에 해결된다.

제20도에 있어서 1단째의 샘플홀드회로(31)와 2단째의 샘플홀드회로(32)는 제16도의 샘플홀드회로장치와 동일하게 구성되고 교대로 샘플상태, 홀드상태로 된다. 연산증폭기(6)는 제16도의 실시예와 마찬가지로 샘플홀드회로(31,32)의 노드(N1a,N1b)의 전위보정에 사용됨과 동시에 홀드상태에 있는 쪽의 샘플홀드회로의 출력에 따라 출력단자(9)에 접속되는 부하(액정표시소자)를 구동하는 전압플로워로서 사용할 수 있도록 하고 있다.

본 구성에 의하면 종래의 문제점이 해결되는것 이외에 한 개의 연산증폭기(6)를 다목적으로 사용할 수 있기 때문에 특히 액정디스플레이장치의 데이터선구동회로와 같이 2단구성의 샘플홀드회로를 다수 사용하는 용도에서는 전체의 회로규모가 작게 되고 LSI의 소형화로 유리하게 된다.

또한 소스플로워(21a, 22b, 22a, 22b)는 제21도에 나타낸 바와 같이 PMOS트랜지스터에 의한 소스플로워와 NMOS트랜지스터에 의한 소스프로워에 의해 구성되어 있다. 여기서 제21도에서는 제20도에 있어서 1단째의 샘플홀드회로(31)에 주목해서 소스플로워(21a, 21b)만 도시하고 있다.

또한 소스플로워(21a, 22a, 21b, 22b)의 PMOS트랜지스터에 의한 소스플로워출력이 스위치(23a-1, 24a-1, 23b-1, 24b-1)를 각각 지나 연산증폭기(6)에 있어서 NMOS트랜지스터에 의한 차동한쌍 6-1과 PMOS트랜지스터에 의한 차동한쌍 6-2에 동시에 입력하고 소스플로워(21a, 22a, 21b, 22b)의 NMOS트랜지스터에 의한 소스플로워출력이 스위치(23a-2, 24a-2, 23b-2, 24b-2)를 각각 지나 연산증폭기(6)에 있어서 NMOS트랜지스터에 의한 차동한쌍 6-1과 PMOS트랜지스터에 의한 차동한쌍 6-2에 동시에 입력하고 있다.

본 구성에 의하면 소스플로워의 입력전압이 전원전압에 가까울 때 소스플로워(21a, 22a, 21b, 22b)에 있어서 PMOS트랜지스터에 의한 소스플로워가 동작하지 않게 되고 따라서 PMOS트랜지스터에 의한 차동한쌍 6-2가 동작하지 않게 되지만 NMOS트랜지스터에 의한 소스플로워는 동작하고 있고 따라서 NMOS트랜지스터에 의한 차동한쌍 6-1은 동작한다. 따라서 소스플로워의 입력전압이 접지단전위로부터 전원전압에 걸친 넓은 범위에 걸쳐 변화해도 본 실시예의 샘플홀드회로장치는 동작할 수 있게 된다.

제21도는 본 실시예의 동작을 나타내는 타임챠트이고, ψ1a, ψ1b는 스위치(2a, 2b)의 제어신호, ψ2a, ψ2b는 스위치(4a, 4b)의 제어신호, ψ4는 스위치(8)의 제어신호, ψma, ψmb는 스위치(23a-1, 23a-2, 24a-2, 24a-2) 및 스위치(23b-1, 23b-2, 24b-1, 24b-2)의 제어신호이다. 또한 파형*는 입력신호인 비디오신호의 1수평주사기간(1H)과 블랭킹기간(BLK)의 대략적인 타이밍관계를 나타내고 있다.

이상 설명한 바와 같이 본 발명에 의하면 샘플링레이트를 높게해도 스위치로서 사용되는 MOS트랜지스터에 기인하는 오차가 출력에 발생하지 않는 고속, 고정밀도의 샘플홀드회로장치를 제공할 수 있다. 또한 본 발명에 의한 샘플홀드회로장치는 액정디스플레이장치에 있어서 데이터선 구동회로에 특히 적합하다.

Claims (6)

1. MOS트랜지스터로 이루어진 스위치를 사용하는 샘플홀드 회로장치에 있어서,

   입력신호를 받아들이는 입력단자;

   상기 입력 신호를 일단에서 받아들여 샘플링 하는 제1 스위치;

   상기 제1 스위치의 타단과 정전위단과의 사이에 접속되고, 상기 제1 스위치에 의해 샘플링된 신호를 홀드하는 제1 커패시터;

   상기 입력단자와 상기 제1 스위치의 일단과의 사이에 접속되어 입력 신호를 샘플링하는 제2 스위치; 및

   상기 제1 커패시터에 홀드된 신호를 출력단자에 전송하는 제3 스위치를 구비하고,

   상기 제3 스위치를 온 상태로 하는 것에 의해 제1 커패시터에 홀드된 신호를 출력단자에 전송할 때는 상기 제1 스위치를 온 상태로 하고, 또한 상기 제2 스위치를 오프 상태가 되도록 상기 제1, 제2, 제3 스위치를 제어하는 타이밍 제어회로를 구비한 것을 특징으로 하는 샘플홀드 회로장치.
2. MOS트랜지스터로 이루어진 스위치를 사용하는 샘플홀드 회로장치에 있어서,

   입력 신호를 받아들이는 입력 단자;

   상기 입력 신호를 일단에서 받아들여 샘플링하는 제1 스위치;

   상기 제1 스위치의 타단과 정전위단과의 사이에 접속되어 상기 제1 스위치에 의해 샘플링된 신호를 홀드하는 제1 커패시터;

   상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 같은 전위로 보정하기 위한 전위보정수단;

   상기 제1 커패시터에 홀드된 신호를 출력하기 위한 출력단자; 및

   상기 제1 스위치를 소정기간 온 상태로 한 후 상기 전위보정수단에 의해 상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 같은 전위로 한 후 상기 제1 스위치를 다시 온 상태로 하는 타이밍 제어수단을 구비하고,

   상기 전위보정수단은, 상기 입력단자와 상기 제1 스위치의 상기 일단 사이에 접속된 제3 스위치; 상기 제1 스위치의 전위를 관측하는 관측수단; 상기 관측수단에 의해 관측된 전위를 상기 제1 스위치의 상기 일단에 전송하기 위한 제4 스위치; 및 상기 제1 스위치의 상기 일단에 접속되고 상기 제4 스위치에 의해 전송된 전위를 유지하기 위한 제2 커패시터로 구성되고,

   상기 타이밍 제어수단에 의해 제어되어 상기 제1 스위치가 오프 상태로 된 후 상기 제3 스위치가 오프 상태가 되며, 그 후 상기 제4 스위치가 온 상태가 됨으로써 상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 같은 전위로 보정하는 것을 특징으로 하는 샘플홀드 회로장치.
3. MOS트랜지스터로 이루어진 스위치를 사용하는 샘플홀드 회로장치에 있어서,

   입력신호를 받아들이는 입력단자;

   상기 입력 신호를 일단에서 받아들여 샘플링하는 제1 스위치;

   상기 제1 스위치의 타단과 정전위단과의 사이에 접속되어 상기 제1 스위치에 의해 샘플링된 신호를 홀드하는 제1 커패시터;

   상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 같은 전위로 보정하기 위한 전위보정수단;

   상기 제1 커패시터에 홀드된 신호를 출력하기 위한 출력단자; 및

   상기 제1 스위치를 소정기간 온 상태로 한 후 상기 전위보정수단에 의해 상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 같은 전위로 하고, 그 후 상기 제1 스위치를 다시 온 상태로 하는 타이밍 제어수단을 구비하고, 상기 전위보정수단은, 상기 입력단자와 상기 제1 스위치의 상기 일단 사이에 삽입된 제3 스위치; 상기 제1 스위치의 상기 일단에 접속된 상기 제1 커패시터의 용량보다 큰 소정의 용량을 가지는 제2 커패시터로 이루어지고,

   상기 타이밍 제어수단에 의해 제어되어 상기 제1 스위치가 오프상태가 되면 동시에 상기 제3 스위치가 오프 상태로 됨으로서 상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 같은 전위로 보정하는 것을 특징으로 하는 샘플홀드 회로장치.
4. MOS트랜지스터로 구성되는 스위치를 이용한 샘플홀드 회로장치에 있어서,

   입력 신호를 받아들이는 입력단자;

   상기 입력 신호를 일단에서 받아들여 샘플링하는 제1 스위치;

   상기 제1 스위치의 타단과 정전위단과의 사이에 접속되어 해당 스위치에 의해 샘플링된 신호를 홀드하는 제1 커패시터;

   상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 보정하기 위한 전위보정수단;

   상기 제1 커패시터에 홀드된 신호를 샘플링하는 제2 스위치;

   상기 제2 스위치에 의해 샘플링된 신호를 꺼내기 위한 출력단자;

   상기 제1 스위치를 소정기간 온 상태로 한 후 상기 전위보정수단에 의해 상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 하고, 그 후 상기 제1 스위치를 온 상태로 하고 또한 해당 제1 스위치를 온 상태로 유지한 채 상기 제2 스위치를 온 상태로 하는 타이밍 제어수단을 구비하는 것을 특징으로 하는 샘플홀드 회로장치.
5. 제4항에 있어서,

   상기 전위보정수단은, 상기 입력단자와 상기 제1 스위치의 상기 일단과의 사이에 접속된 제3 스위치;

   상기 제1 스위치의 전위를 관측하는 관측수단;

   상기 관측수단에 의해 관측된 전위를 상기 제1 스위치의 상기 일단에 전송하기 위한 제4 스위치;

   상기 제1 스위치의 상기 일단에 접속되고 상기 제4 스위치의 상기 일단에 의해 전송된 전위를 유지하기 위한 제2 커패시터로 구성되고,

   상기 타이밍 제어수단에 의해 제어되어 상기 제1 스위치가 오프 상태가 된 후 상기 제3 스위치가 오프 상태가 되고 그 후 상기 제4 스위치가 온 상태가 됨으로서 상기 제1 스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 보정하는 것을 특징으로 하는 샘플홀드 회로장치.
6. 제4항에 있어서,

   상기 전위보정수단은, 상기 입력단자와 상기 제1 스위치의 상기 일단과의 사이에 삽입된 제3 스위치;

   상기 제1 스위치의 상기 일단에 접속된 상기 제1 커패시터의 용량보다 큰 소정의 용량을 가지는 제2 커패시터로 구성되고,

   상기 타이밍 제어수단에 의해 제어되어 상기 제1 스위치가 오프 상태가 됨과 동시에 상기 제3 스위치가 오프 상태가 됨으로서 상기 제1 스위치의 사익 일단의 전위를 상기 타단의 전위와 동일한 전위로 보정하는 것을 특징으로 하는 샘플홀드 회로장치.