KR940023039A - 샘플홀드 회로장치 - Google Patents

샘플홀드 회로장치 Download PDF

Info

Publication number
KR940023039A
KR940023039A KR1019940004729A KR19940004729A KR940023039A KR 940023039 A KR940023039 A KR 940023039A KR 1019940004729 A KR1019940004729 A KR 1019940004729A KR 19940004729 A KR19940004729 A KR 19940004729A KR 940023039 A KR940023039 A KR 940023039A
Authority
KR
South Korea
Prior art keywords
switch
potential
capacitor
turned
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019940004729A
Other languages
English (en)
Other versions
KR0135951B1 (ko
Inventor
다케시 시마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR940023039A publication Critical patent/KR940023039A/ko
Application granted granted Critical
Publication of KR0135951B1 publication Critical patent/KR0135951B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 신호전하에 오차전하가 중첩되는 것에 기인하는 오차가 출력신호에 나타나지 않도록 할 수 있는 샘플홀드회로장치를 제공하는 샘플링홀드회로장치에 관한 것으로 입력단자(1)에 입력되는 입력신호Vin을 스위치(4)에 의해 샘플링해서 커패시터(5)에 홀드하는 샘플홀드회로장치에 있어서 입력단자(1)와 스위치(4)와의 사이에 접속된 스위치(2), 커패시터(5)의 전위를 관측하기 위한 연산증폭기(6) 및 연산증폭기(6)의 출력단과 스위치(4)의 일단과의 사이에 접속된 스위치(7)로 구성되는 전위보정회로를 설치하고 타이밍제어회로(10)에서의 제어에 의해 스위치(4)를 오픈상태로 한 후 스위치(2)를 오프상태로 하고 그 후 스위치(4)를 다시 온상태로 함으로서 스위치(4)의 일단의 전위를 타단의 전위와 동일한 전위로 보정하고 스위치(4)가 온상태의 사이에 스위치(8)를 온상태로 해서 출력단자(9)에 샘플링홀드된 출력신호 Vout를 꺼내는 것을 특징으로 한다.

Description

샘플홀드 회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 관한 샘플홀드회로장치의 회로도, 제2도는 본 발명에서 스위치에 이용되는 CMOS스위치의 구성을 나타낸 도면, 제3도는 제1도의 실시예의 동작을 설명하기 위한 타임챠트.

Claims (10)

  1. 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 심플링하는 제1의 MOS트랜지스터스위치와, 상기 제1의 MOS트랜지스터스위치의 타단과 정전위치와의 사이에 접속되고 해당 제1의 MOS트랜지스터스위치에 의한 샘플링된 신호를 홀드하는 제1커패시터로 구성되는 샘플홀드회로에 있어서, 상기 입력단자와 제1의 MOS트랜지스터의 일단과의 사이에 상기 입력신호를 선택적으로 샘플링하는 제2의 MOS트랜지스터스위치를 삽입한 것을 특징으로 하는 샘플링홀드회로장치.
  2. 제1항에 있어서, 상기 제1커패시터에 호드된 신호를 출력단자에 전송하는 제3의 MOS트랜지스터스위치를 구비한 것을 특징으로 하는 샘플홀드회로장치.
  3. MOS트랜지스터로 구성되는 스위치를 사용한 샘플홀드회로장치에 있어서, 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 심플링하는 제1스위치와, 상기 제1스위치의 타단과 정전위치와의 사이에 접속되어 해당 제1스위치에 의해 샘플링된 신호를 홀드하는 제1커패시터와, 상기 입력단자와 상기 제1스위치의 일단과의 사이에 접속되어 입력신호를 샘플링하는 제2스위치와, 상기 제1의 커패시터에 홀드된 신호를 출력단자에 전송하는 제3스위치를 구비하는 것을 특징으로 하는 샘플링홀드회로장치.
  4. 제3항에 있어서, 상기 제3스위치를 온 상태로 함으로서 제1의 커패시터에 홀드된 신호를 출력단자에 전송할 때에 상기 제1스위치를 온상태로 함과 동시에 상기 제1, 제2, 제3의 스위치를 제어하는 타이밍제어회로를 구비한 것을 특징으로 하는 샘플링홀드회로장치.
  5. MOS트랜지스터로 구성되는 스위치를 사용한 샘플홀드회로장치에 있어서,입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 샘플링하느 제1스위치와, 상기 제1스위치의 타단과 정전위치와의 사이에 접속되어 해당 제1스위치에 의해 샘플링된 신호를 홀드하는 제1커패시터와, 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일 전위로 보정하기 위한 전위보정수단과, 상기 제1커패시터에 홀드된 신호를 꺼내기 위한 출력단자와, 상기 제1스위치를 소정기간 온상태로 한 후 상기 전위보정수단에 의해 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일 정위로 하고 그 후 상기 제1스위치를 다시 온상태로 하는 타이밍제어수단을 구비하는 것을 특징으로 하는 샘플홀드회로장치.
  6. 제5항에 있어서, 상기 전위보정수단은 상기 입력단자와 상기 제1스위치의 상기 일단과의 사이에 접속된 제3스위치와, 상기 제1스위치의 전위를 관측하는 관측수단과, 이 관측수단에 의해 관측된 전위를 상기 제1스위치의 상기 일단에 전송하기 위한 제4스위치와, 상기 제1스위치의 상기 일단에 접속되고 상기 제4스위치에 의해 전송된 전위를 유지하기 위한 제2커패시터로 구성되고, 상기 타이밍제어수단에 의해 제어되고 상기 제1스위치가 오프상태가 됨으로서 상기 제1스우치의 상기 일단의 전위를 상기 타단의 전위와 동일 전위로 보정하는 것을 특징으로 하는 샘플홀드회로장치.
  7. 제5항에 있어서, 상기 전위보정수단은 상기 입력단자와 상기 제1스위치의 상기 일단과의 사이에 삽입된 제3스위치와, 상기 제1스위치의 상기 일단에 접속된 상기 제1커패시터의 용량보다 큰 소정의 용량을 가지는 제2커패시터로 구성되고, 상기 타이밍 제어수단에 의해 제어되고 상기 제1스위치가 오프상태가 되면 동시에 상기 제3스위치가 오프상태가 됨으로서 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 보정하는 것을 특징으로 하는 하는 샘플홀드회로장치.
  8. MOS트랜지스터로 구성되는 스위치를 이용한 샘플홀드회로장치에 있어서, 입력신호를 받아들이는 입력단자와, 상기 입력신호를 일단에서 받아들여 샘플링하는 제1스위치와, 상기 제1스위치의 타단과 정전위단과의 사이에 접속되어 해당 제1스위치에 의해 샘플링된 신호를 홀드하는 제1커패시터와, 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 보정하기 위한 전위보정수단과, 상기 제1커패시터에 홀드된 신호를 샘플링하는 제2스위치와, 상기 제2스위치에 의해 샘플링된 신호를 꺼내기 위한 출력단자와, 상기 제1스위치를 소정기간 온상태로 한 후 상기 전위보정수단에 의해 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일한 전위로 하고 그 후 상기 제1스위치를 다시 온상태로 하고 또한 해당제1스위치를 온상태로 유지한 채 상기 제2스위치를 온상태로 하는 타이밍제어수단을 구비하는 것을 특징으로 하는 샘플홀드회로장치.
  9. 제8항에 있어서, 상기 전위보정수단은 상기 입력단자와 상기 제1스위치의 상기 일단과의 사이에 접속된 제3스위치와, 상기 제1스위치의 전위를 관측하는 관측수단과, 이 관측수단에 의해 관측된 전위를 상기 제1스위치의 상기 일단에 전송하기 위한 제4스위치와, 상기 제1스위치의 상기 일단에 접속되고 상기 제4스위치에 의해 전송된 전위를 유지하기 위한 제2커패시터로 구성되고, 상기 타이밍제어수단에 의해 제어되고 상기 제1스위치가 오프상태가 된 후 상기 제3스위치가 오프상태가 되고 그후 상기 제4스위치가 온상태가 됨으로서 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일 전위로 보정하는 것을 특징으로 하는 샘플홀드회로장치.
  10. 제8항에 있어서, 상기 전위보정수단은 상기 입력단자와 상기 제1스위치의 상기 일단과의 사이에 삽입된 제3스위치와, 상기 제1스위치의 상기 일단에 접속된 상기 제1커패시터의 용량보다 큰 소정의 용량을 가지는 제2커패시터로 구성되고, 상기 타이밍제어수단에 의해 제어되어 상기 제1스위치가 오프상태가됨과 동시에 상기 제3스위치가 오프상태가 됨으로서 상기 제1스위치의 상기 일단의 전위를 상기 타단의 전위와 동일전위로 보정하는 것을 특징으로 하는 샘플홀드회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940004729A 1993-03-12 1994-03-11 샘플홀드회로장치 Expired - Fee Related KR0135951B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP93-052039 1993-03-12
JP5203993 1993-03-12
JP93-320693 1993-12-21
JP5320693A JPH06318399A (ja) 1993-03-12 1993-12-21 サンプルホールド回路装置

Publications (2)

Publication Number Publication Date
KR940023039A true KR940023039A (ko) 1994-10-22
KR0135951B1 KR0135951B1 (ko) 1998-05-15

Family

ID=26392644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004729A Expired - Fee Related KR0135951B1 (ko) 1993-03-12 1994-03-11 샘플홀드회로장치

Country Status (2)

Country Link
JP (1) JPH06318399A (ko)
KR (1) KR0135951B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004996C2 (de) * 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
TWI730091B (zh) * 2016-05-13 2021-06-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102064938B1 (ko) 2017-11-29 2020-01-10 연세대학교 산학협력단 트랙 및 홀드 장치
KR102586487B1 (ko) * 2018-10-31 2023-10-06 주식회사 엘엑스세미콘 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR0135951B1 (ko) 1998-05-15
JPH06318399A (ja) 1994-11-15

Similar Documents

Publication Publication Date Title
US5111072A (en) Sample-and-hold switch with low on resistance and reduced charge injection
KR100509714B1 (ko) 저노이즈,저전력cmos상관이중샘플러
KR970703600A (ko) 일정 임피던스 샘플링 스위치(a constant impedance sampling switch)
KR100511894B1 (ko) 오프셋 보정회로
KR950020069A (ko) 데이타 구동기
US4542304A (en) Switched capacitor feedback sample-and-hold circuit
KR940023039A (ko) 샘플홀드 회로장치
TW200711321A (en) Sample/hold circuit module and mehod of sampling and holding input signal
CN101470139A (zh) 晶体管电路与晶体管电路控制方法
US5534815A (en) Switching circuit for signal sampling with reduced residual charge effects
EP0473436A3 (en) Dynamic voltage integration method and circuits for implementing and applying the same
JPH05235760A (ja) ディジタル／アナログ変換器のオフセット補正方法および回路装置
US5311072A (en) Apparatus for sampling and holding analog data for a liquid crystal display
JP2994000B2 (ja) サンプル・ホールド増幅回路
JPS6149850B2 (ko)
EP0506344B1 (en) Sample-and-hold circuit
JPS5982699A (ja) 信号をサンプルホ−ルドする回路と方法
JP2000132989A (ja) トラックホールド回路
JP2520162B2 (ja) 相関２重サンプリング回路
EP1271777A4 (en) PROGRESSIBLE DAMPING DIGITAL CONTROL CIRCUIT OF THE CURRENT MODE
KR840006590A (ko) 신호 표본화장치
RU1807581C (ru) Устройство дл управлени фокусировкой телевизионной камеры
JPH04345277A (ja) 電圧ホールド回路
JPH06195993A (ja) サンプルホールド回路
JPH1188774A (ja) 相関ダブルサンプリング回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940311

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940311

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011231

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20021231

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20041009