KR930017306A - 출력 회로 및 반도체 집적 회로 - Google Patents

출력 회로 및 반도체 집적 회로 Download PDF

Info

Publication number
KR930017306A
KR930017306A KR1019930000480A KR930000480A KR930017306A KR 930017306 A KR930017306 A KR 930017306A KR 1019930000480 A KR1019930000480 A KR 1019930000480A KR 930000480 A KR930000480 A KR 930000480A KR 930017306 A KR930017306 A KR 930017306A
Authority
KR
South Korea
Prior art keywords
voltage
output
output circuit
circuit
offset
Prior art date
Application number
KR1019930000480A
Other languages
English (en)
Other versions
KR960003371B1 (ko
Inventor
히로노리 미나미자끼
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR930017306A publication Critical patent/KR930017306A/ko
Application granted granted Critical
Publication of KR960003371B1 publication Critical patent/KR960003371B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

출력 회로의 오프셋 전압을 보정함으로서 출력 회로마다의 출력 전압의 오차를 제거한다.
출력계의 출력 회로(20)외에 출력회로(20)과 동일 구성의 오프셋 전압 검출용 출력 회로(10)을 설치한다. 출력 회로(20)은 오프셋 전압 검출용 출력회로(10)에서 기준전압(Vref) 및 출력 전압(VDout)을 입력하여 오프셋 보정한다. 또, 이 출력 회로(20)만을 갖는 반도체 소자에 외부 회로로서의 오프셋 전압 검출용 출력 회로(10)에서 기준전압(Vref) 및 출력 전압(VDout)을 입력시키는 구성으로 함으로서 1개의 오프셋 전압 검출용 출력회로(10)을 이용하여 복수의 반도체 소자의 각 출력회로(20)에 대한 오프셋 보정을 행한다.

Description

출력 회로 및 반도체 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 관한 출력 회로를 도시한 블럭도. 제2도는 제1도에 도시한 출력 회로의 전기 회로도. 제3도는 제1도에 도시한 출력 회로의 변형예를 도시한 전기 회로도.

Claims (2)

  1. 기준 전압을 입력해서 유지하는 제1샘플 홀드 회로와, 상기 제1샘플 홀드 회로에서 입력한 전압 신호를 출력하는 제1버퍼증폭기를 갖는 오프셋 전압 검출용 출력 회로와, 신호 전압을 입력하여 유지하는 제2샘플 홀드 회로와, 상기 기준 전압및 상기 오프셋 전압 검출용 출력 회로의 출력 전압을 입력해서 이들의 전위차를 오프셋 전압 검출 수단과, 이오프셋 전압 검출 수단에서 입력한 오프셋 전압을 이용하여 상기 제2샘플 홀드 회로에서 입력한 신호 전압을 보정하는 보정 수단과, 이 보정 수단에서 보정된 신호 전압을 출력하는 출력 수단으로 이루어지는 제2버퍼 증폭기를 갖는 신호 전압 출력용 출력 회로를 구비하는 것을 특징으로 하는 출력 회로.
  2. 복수의 신호 전압 출력용 출력 회로를 하나의 칩내에 집적 형성해서 이루어지는 반도체 집적 회로에 있어서, 이 신호 전압 출력용 출력 회로 각각이, 신호 전압을 입력하여 유지하는 샘플 홀드 회로와, 오프셋 전압 검출용 출력 회로의 출력전압 및 기준 전압을 입력해서 이들의 전위차를 검출하는 오프셋 전압 검출수단과, 이 오프셋 전압 검출 수단에서 입력한오프셋 전압을 이용하여 상기 샘플 홀드 회로에서 입력한 신호 전압을 보정하는 보정 수단과, 이 보정 수단에서 보정된신호 전압을 출력하는 출력 수단을 갖는 버퍼 증폭기를 구비하는 것을 특징으로 하는 반도체 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000480A 1992-01-16 1993-01-15 출력 회로 및 반도체 집적 회로 KR960003371B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-5858 1992-01-16
JP4005858A JP2777302B2 (ja) 1992-01-16 1992-01-16 オフセット検出回路、出力回路および半導体集積回路

Publications (2)

Publication Number Publication Date
KR930017306A true KR930017306A (ko) 1993-08-30
KR960003371B1 KR960003371B1 (ko) 1996-03-09

Family

ID=11622678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000480A KR960003371B1 (ko) 1992-01-16 1993-01-15 출력 회로 및 반도체 집적 회로

Country Status (5)

Country Link
US (1) US5396123A (ko)
EP (1) EP0551910B1 (ko)
JP (1) JP2777302B2 (ko)
KR (1) KR960003371B1 (ko)
DE (1) DE69325472T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625373A (en) * 1994-07-14 1997-04-29 Honeywell Inc. Flat panel convergence circuit
CN1099608C (zh) * 1994-11-21 2003-01-22 精工爱普生株式会社 液晶驱动装置及液晶驱动方法
JPH08286642A (ja) * 1995-04-11 1996-11-01 Sony Corp 表示装置
CN1145064C (zh) 1997-04-18 2004-04-07 精工爱普生株式会社 电光装置及其驱动电路、驱动方法和相关电子设备
CN1168096C (zh) * 1997-09-29 2004-09-22 松下电器产业株式会社 模拟存储器及图像处理系统
US6175254B1 (en) * 1999-01-29 2001-01-16 Rochester Microsystems, Inc. System for compensating a signal for an offset from a reference level
DE10004996C2 (de) * 2000-02-04 2002-09-26 Infineon Technologies Ag Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern
KR101100884B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
US7075346B1 (en) * 2004-11-12 2006-07-11 National Semiconductor Corporation Synchronized frequency multiplier for multiple phase PWM control switching regulator without using a phase locked loop

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126457A (ko) * 1974-08-30 1976-03-04 Yamatake Honeywell Co Ltd
JPS5158043A (ko) * 1974-11-16 1976-05-21 Tokyo Broadcasting Syst
DE3049671A1 (en) * 1979-09-27 1982-02-25 American Micro Syst Sample and hold circuit with offset cancellation
JPH0632239B2 (ja) * 1987-11-30 1994-04-27 株式会社東芝 サンプル・ホールド回路
JPH02152098A (ja) * 1988-12-02 1990-06-12 Hitachi Ltd サンプルホールド回路
JPH03129974A (ja) * 1989-10-13 1991-06-03 Ricoh Co Ltd オフセット電圧低減回路

Also Published As

Publication number Publication date
EP0551910A3 (en) 1995-08-30
JPH05189994A (ja) 1993-07-30
EP0551910B1 (en) 1999-06-30
JP2777302B2 (ja) 1998-07-16
DE69325472T2 (de) 1999-11-18
KR960003371B1 (ko) 1996-03-09
EP0551910A2 (en) 1993-07-21
DE69325472D1 (de) 1999-08-05
US5396123A (en) 1995-03-07

Similar Documents

Publication Publication Date Title
KR0142080B1 (ko) 집적 모놀리딕 디지탈 회로 및 그의 정지 전류 측정용 장치
KR960012801B1 (ko) 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기
KR910006732A (ko) 전류검출회로
US6885249B2 (en) Optical signal receiving circuit and optical signal receiving semiconductor device
US4634890A (en) Clamping circuit finding particular application between a single sided output of a computer memory and a differential amplifier sensing circuit
KR930017306A (ko) 출력 회로 및 반도체 집적 회로
KR860009420A (ko) 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로
US6727693B2 (en) Circuit configuration and sensor device
KR960012761A (ko) 로드 터미네이션 감지 회로
JPH0661432A (ja) 半導体装置
KR920009186A (ko) Ccd영상센서 신호용 샘플홀드회로
KR970024513A (ko) 연산증폭기 및 디지탈신호전달회로
JPH056444A (ja) 絶対値検出用信号処理回路装置
JP2003124811A (ja) クランプ回路
JP4242800B2 (ja) センサ回路
JP2833100B2 (ja) 電力用半導体装置
KR880004648A (ko) 위상 비교기
KR840008728A (ko) 에미터 플로워형 sepp 회로
KR100202663B1 (ko) 반도체 메모리의 센스앰프 회로
JPH07221568A (ja) 増幅回路装置
JPS62241406A (ja) レベル検出回路
KR100239423B1 (ko) 이씨씨 회로
JP2596125Y2 (ja) 演算増幅回路
KR970031137A (ko) 전력용 반도체 트랜지스터의 과전류 보호회로
JP3141968B2 (ja) 電圧検出回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee