JPH03129974A - オフセット電圧低減回路 - Google Patents
オフセット電圧低減回路Info
- Publication number
- JPH03129974A JPH03129974A JP1267832A JP26783289A JPH03129974A JP H03129974 A JPH03129974 A JP H03129974A JP 1267832 A JP1267832 A JP 1267832A JP 26783289 A JP26783289 A JP 26783289A JP H03129974 A JPH03129974 A JP H03129974A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- offset voltage
- offset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000007613 environmental effect Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電荷検出回路の出力信号に含まれるオフセット
電圧を低減させるオフセット電圧低減回路に関する。
電圧を低減させるオフセット電圧低減回路に関する。
従来、ラインセンサには1ラインの画像読み取りで出力
信号に信号出力区間と無信号区間とを有するa−8iラ
インセンサ等がある。a−Siラインセンサは信号出力
区間には出力信号として各ビットに対して入力光量に比
例した電荷量(光電変換信号)と、このa−8iライン
センサを駆動するためのクロックからのクロストークに
より発生するクロックノイズとが重畳した信号を電流の
形で出力する。a−8iラインセンサの直流出力電流は
非常に僅かであるので、無視できる。a−8iラインセ
ンサの出力側には電荷検出回路が接続され、この電荷検
出回路はa−8iラインセンサの出力信号から電荷量(
光電変換信号)を検出する。
信号に信号出力区間と無信号区間とを有するa−8iラ
インセンサ等がある。a−Siラインセンサは信号出力
区間には出力信号として各ビットに対して入力光量に比
例した電荷量(光電変換信号)と、このa−8iライン
センサを駆動するためのクロックからのクロストークに
より発生するクロックノイズとが重畳した信号を電流の
形で出力する。a−8iラインセンサの直流出力電流は
非常に僅かであるので、無視できる。a−8iラインセ
ンサの出力側には電荷検出回路が接続され、この電荷検
出回路はa−8iラインセンサの出力信号から電荷量(
光電変換信号)を検出する。
電荷検出回路はオフセット電圧を含む出力信号を出力す
るので1手動調整によりそのオフセット電圧を低減させ
ている。
るので1手動調整によりそのオフセット電圧を低減させ
ている。
上記電荷検出回路では手動調整によりそのオフセラ]・
電圧を低減させているので1手間がかかりしかもオフセ
ット電圧が使用環境の変化(主に温度の変化)により変
化するが、この使用環境の変化によるオフセット電圧の
変化を低減させることができない。
電圧を低減させているので1手間がかかりしかもオフセ
ット電圧が使用環境の変化(主に温度の変化)により変
化するが、この使用環境の変化によるオフセット電圧の
変化を低減させることができない。
本発明は上記欠点を改善し、電荷検出回路のオフセット
電圧を無yA整で低減でき、かつ使用環境の変化に対し
てもオフセット電圧の低減を安定に行うことができるオ
フセット電圧低減回路を提供することを目的とする。
電圧を無yA整で低減でき、かつ使用環境の変化に対し
てもオフセット電圧の低減を安定に行うことができるオ
フセット電圧低減回路を提供することを目的とする。
上記目的を達成するため1本発明は1ラインの画像読み
取りで出力信号に信号出力区間と無信号区間とを有する
ラインセンサの出力信号から光電変換信号を検出する電
荷検出回路において、該電荷検出回路の前記無信号区間
における出力信号のオフセット電圧を検出するオフセッ
ト検出回路とこのオフセット検出回路の出力信号を前記
無信号区間でサンプリングして前記信号出方区間にホー
ルドするサンプルホールド回路と、このサンプルホール
ド回路の出力信号に応じたオフセット電圧リダクション
信号を発生して前記電荷検出回路に前記オフセット電圧
が低減するように入力するオフセット電圧リダクション
信号発生回路とを備えたものである。
取りで出力信号に信号出力区間と無信号区間とを有する
ラインセンサの出力信号から光電変換信号を検出する電
荷検出回路において、該電荷検出回路の前記無信号区間
における出力信号のオフセット電圧を検出するオフセッ
ト検出回路とこのオフセット検出回路の出力信号を前記
無信号区間でサンプリングして前記信号出方区間にホー
ルドするサンプルホールド回路と、このサンプルホール
ド回路の出力信号に応じたオフセット電圧リダクション
信号を発生して前記電荷検出回路に前記オフセット電圧
が低減するように入力するオフセット電圧リダクション
信号発生回路とを備えたものである。
電荷検出回路の前記無信号区間における出力信号のオフ
セット電圧がオフセット検出回路により検出され、サン
プルホールド回路がオフセット検出回路の出力信号をラ
インセンサの出力信号の無償3区間でサンプリングして
ラインセンサの出力信号の信号出力区間にホールドする
。そしてオフセット電圧リダクション信号発生回路がサ
ンプルホールド回路の出力信号に応じたオフセット電圧
リダクション信号を発生して電荷検出回路に前記オフセ
ット電圧が低減するように入力する。
セット電圧がオフセット検出回路により検出され、サン
プルホールド回路がオフセット検出回路の出力信号をラ
インセンサの出力信号の無償3区間でサンプリングして
ラインセンサの出力信号の信号出力区間にホールドする
。そしてオフセット電圧リダクション信号発生回路がサ
ンプルホールド回路の出力信号に応じたオフセット電圧
リダクション信号を発生して電荷検出回路に前記オフセ
ット電圧が低減するように入力する。
第1図は本発明の一実施例を示し、第2図はそのタイミ
ングチャートである。
ングチャートである。
第1図において、INはa−5iラインセンサの出力側
に接続される端子、11は電荷検出回路、12はオフセ
ット検出・サンプルホールド(S/H)回路、13はオ
フセット電圧リダクション信号発生回路、OUTは電荷
検出回路の出力信号を出力する端子であり、オフセット
検出・サンプルホールド回路12とオフセット電圧リダ
クション信号発生回路13とでオフセットリダクション
回路14を構成している。
に接続される端子、11は電荷検出回路、12はオフセ
ット検出・サンプルホールド(S/H)回路、13はオ
フセット電圧リダクション信号発生回路、OUTは電荷
検出回路の出力信号を出力する端子であり、オフセット
検出・サンプルホールド回路12とオフセット電圧リダ
クション信号発生回路13とでオフセットリダクション
回路14を構成している。
a−5iラインセンサは1ラインの画像読み取りで出力
信号に信号出力区間と無信号区間とを持ち、信号出力区
間には出力信号として各ビットに対して入力光量に比例
した電荷量(光電変換信号)と、このa−8iラインセ
ンサを駆動するためのクロックからのクロストークによ
り発生するクロックノイズとが重畳した信号を電流の形
で電荷検出回路11に出力する*a Srラインセン
サの直流出力電流は非常に僅かであるので、無視できる
。
信号に信号出力区間と無信号区間とを持ち、信号出力区
間には出力信号として各ビットに対して入力光量に比例
した電荷量(光電変換信号)と、このa−8iラインセ
ンサを駆動するためのクロックからのクロストークによ
り発生するクロックノイズとが重畳した信号を電流の形
で電荷検出回路11に出力する*a Srラインセン
サの直流出力電流は非常に僅かであるので、無視できる
。
入力端子INには第2図に示すようなa−5iラインセ
ンサからの入力信号Iinが入力され、電荷検出回路1
1はこの入力信号Iinより光電変換信号を検出する。
ンサからの入力信号Iinが入力され、電荷検出回路1
1はこの入力信号Iinより光電変換信号を検出する。
この実施例において、オフセットリダクション回路14
がが無い場合には出力端子OUTに電荷検出回路11の
オフセット電圧がそのまま出力されるが、オフセットリ
ダクション回路14を有する本実施例では上記無信号区
間に第2図に示すように電荷検出回路11の出力信号の
平均値(オフセット電圧)に比例した電圧V□をオフセ
ット検出・サンプルホールド回路12によりサンプリン
グし、オフセット電圧リダクション信号発生回路13が
その電圧V工に比例したオフセット電圧リダクション信
号工2を出力する。このオフセット電圧リダクション信
号■2により電荷検出回路11の入力信号11にオフセ
ットがかかり、電荷検出回路11のオフセット電圧が補
正されて出力端子OUTではオフセット電圧の低減され
た信号■。が得られる。
がが無い場合には出力端子OUTに電荷検出回路11の
オフセット電圧がそのまま出力されるが、オフセットリ
ダクション回路14を有する本実施例では上記無信号区
間に第2図に示すように電荷検出回路11の出力信号の
平均値(オフセット電圧)に比例した電圧V□をオフセ
ット検出・サンプルホールド回路12によりサンプリン
グし、オフセット電圧リダクション信号発生回路13が
その電圧V工に比例したオフセット電圧リダクション信
号工2を出力する。このオフセット電圧リダクション信
号■2により電荷検出回路11の入力信号11にオフセ
ットがかかり、電荷検出回路11のオフセット電圧が補
正されて出力端子OUTではオフセット電圧の低減され
た信号■。が得られる。
上記信号出力区間には上記無信号区間でオフセット電圧
が低減された状態におけるオフセット電圧リダクション
信号を保持するようにオフセット検出・サンプルホール
ド回路12がホールド状態となり、したがって信号出力
区間でも出力端子OUTではオフセット電圧の低減され
た信号が得られる。
が低減された状態におけるオフセット電圧リダクション
信号を保持するようにオフセット検出・サンプルホール
ド回路12がホールド状態となり、したがって信号出力
区間でも出力端子OUTではオフセット電圧の低減され
た信号が得られる。
第3図はこの実施例を具体的に示し、第4図はそのタイ
ミングチャートである。
ミングチャートである。
第3図において、15は入力電流を電圧V2に変換する
電流変換回路、16は電流変換回路15の出力電圧V2
を各ビット毎に積分する積分回路、17は積分回路16
の出力信号V、のサンプルホールドを行うサンプルホー
ルド回路であり、この電流変換回路15.fIIL分回
路】6及びサンプルホールド回路17は電荷検出回路1
1を構成している。また、18はサンプルホールド回路
17の出力(i号を増輔する帰還型増幅器、19は増幅
器18の出力信号v4のサンプルホールドを行うサンプ
ルホールド回路であり、この増幅118及びサンプルホ
ールド回路19はオフセット検出・サンプルホールド回
路12を構成している。オフセット電圧リダクション信
号発生回路13はサンプルホールド回路19の出力電圧
■、を電流に変換する電圧電流変換回路により構成され
ている。
電流変換回路、16は電流変換回路15の出力電圧V2
を各ビット毎に積分する積分回路、17は積分回路16
の出力信号V、のサンプルホールドを行うサンプルホー
ルド回路であり、この電流変換回路15.fIIL分回
路】6及びサンプルホールド回路17は電荷検出回路1
1を構成している。また、18はサンプルホールド回路
17の出力(i号を増輔する帰還型増幅器、19は増幅
器18の出力信号v4のサンプルホールドを行うサンプ
ルホールド回路であり、この増幅118及びサンプルホ
ールド回路19はオフセット検出・サンプルホールド回
路12を構成している。オフセット電圧リダクション信
号発生回路13はサンプルホールド回路19の出力電圧
■、を電流に変換する電圧電流変換回路により構成され
ている。
a −S iラインセンサから入力端子INに入力され
た電流(電荷量)Ijnは電流変換回路15により電圧
v2に変換され、積分回路16により各ビット毎に積分
されて第4図に示すような電圧V、となる。
た電流(電荷量)Ijnは電流変換回路15により電圧
v2に変換され、積分回路16により各ビット毎に積分
されて第4図に示すような電圧V、となる。
この積分回路16は第4図に示すようなリセット信号に
より各ビット毎にリセットされる。サンプルホールド回
路17は積分回路16の出力電圧V、を第4図に示すよ
うなサンプルパルスSPIにより各ビット毎にサンプル
し、サンプルパルスSPIの無い侍にホールドすること
により、各ビット内での電圧変動を抑えた信C’LV。
より各ビット毎にリセットされる。サンプルホールド回
路17は積分回路16の出力電圧V、を第4図に示すよ
うなサンプルパルスSPIにより各ビット毎にサンプル
し、サンプルパルスSPIの無い侍にホールドすること
により、各ビット内での電圧変動を抑えた信C’LV。
とじて出力する。
オフセットリダクション回路14ではサンプルホールド
回路17の出力信号V、が高利得で低オフセットの帰還
増幅器18により増幅される。この場合、帰還増幅器1
8は上記無信号区間のみ高利得で働き、上記信号出力区
間にはサンプルホールド回路17の出力側と切り離され
てO■の電圧を出力する。サンプルホールド回路19は
第4図に示すようなサンプルパルスSP2により上記無
信号区間に増幅器18の出力信号v4をサンプルし、上
記信号出力区間にホールドする。したがって、サンプル
ホールド回路19は上記無信号区間に入力信号の平均値
(電荷検出回路1.1のオフセット電圧に比例した信号
)をサンプルし、これを上記信号出力区間にホールドす
ることになる。このサンプルホールド回路19の出力信
号v1は電圧電流変換回路13により電流I2に変換さ
れ、この電流工、は電荷検出回路11の入力換算オフセ
ント電流と逆極性の値である。この電流Iよが入力端子
INからの入力電流Iinと加算されて電荷検出回路I
Iに入力されることで、出力信+(Voのオフセット電
圧が低減される。また、サンプルホールド回路19.電
圧電流変換回路13のゲインを抑えることで、サンプル
ホールド回路19のホールドノイズやドループ、電圧電
流変換回路13のゲイン変動による出力信号■。のオフ
セット電圧に与える影響を低減することができ、帰還増
幅器18のゲインを上げることで出力信号V0のオフセ
ット電圧を小さくすることができる。また、オフセット
リダクション回路14は各ライン毎に出力(E4号I2
を電荷検出回路11に負帰還するので、そのループのゲ
インが大きく、オフセットリダクション回路14の出力
信号I2の位相回転が大きい場合、発振を起こすおそれ
があるが、サンプルホールド回路19のサンプル時の時
定数を大きくとることでその位相補償を行うことができ
、オフセット電圧の低減を安定に行うことができる。
回路17の出力信号V、が高利得で低オフセットの帰還
増幅器18により増幅される。この場合、帰還増幅器1
8は上記無信号区間のみ高利得で働き、上記信号出力区
間にはサンプルホールド回路17の出力側と切り離され
てO■の電圧を出力する。サンプルホールド回路19は
第4図に示すようなサンプルパルスSP2により上記無
信号区間に増幅器18の出力信号v4をサンプルし、上
記信号出力区間にホールドする。したがって、サンプル
ホールド回路19は上記無信号区間に入力信号の平均値
(電荷検出回路1.1のオフセット電圧に比例した信号
)をサンプルし、これを上記信号出力区間にホールドす
ることになる。このサンプルホールド回路19の出力信
号v1は電圧電流変換回路13により電流I2に変換さ
れ、この電流工、は電荷検出回路11の入力換算オフセ
ント電流と逆極性の値である。この電流Iよが入力端子
INからの入力電流Iinと加算されて電荷検出回路I
Iに入力されることで、出力信+(Voのオフセット電
圧が低減される。また、サンプルホールド回路19.電
圧電流変換回路13のゲインを抑えることで、サンプル
ホールド回路19のホールドノイズやドループ、電圧電
流変換回路13のゲイン変動による出力信号■。のオフ
セット電圧に与える影響を低減することができ、帰還増
幅器18のゲインを上げることで出力信号V0のオフセ
ット電圧を小さくすることができる。また、オフセット
リダクション回路14は各ライン毎に出力(E4号I2
を電荷検出回路11に負帰還するので、そのループのゲ
インが大きく、オフセットリダクション回路14の出力
信号I2の位相回転が大きい場合、発振を起こすおそれ
があるが、サンプルホールド回路19のサンプル時の時
定数を大きくとることでその位相補償を行うことができ
、オフセット電圧の低減を安定に行うことができる。
以上のように本発明によれば1ラインの画像読み取りで
出力信号に信号出力区間と無信号区間とを有するライン
センサの出力信号から光電変換信号を検出する電荷検出
回路において、該電荷検出回路の前記無信号区間におけ
る出力信号のオフセット電圧を検出するオフセット検出
回路と、このオフセット検出回路の出力信号を前記無信
号区間でサンプリングして前記信号出力区間にホールド
するサンプルホールド回路と、このサンプルホールド回
路の出力信号に応じたオフセット電圧リダクション信号
を発生して前記電荷検出回路に前記オフセット電圧が低
減するように入力するオフセット電圧リダクション信号
発生回路とを備えたので、電荷検出回路のオフセット電
圧を無調整で低減でき、かつ使用環境の変化に対しても
オフセット電圧の低減を安定に行うことができる。
出力信号に信号出力区間と無信号区間とを有するライン
センサの出力信号から光電変換信号を検出する電荷検出
回路において、該電荷検出回路の前記無信号区間におけ
る出力信号のオフセット電圧を検出するオフセット検出
回路と、このオフセット検出回路の出力信号を前記無信
号区間でサンプリングして前記信号出力区間にホールド
するサンプルホールド回路と、このサンプルホールド回
路の出力信号に応じたオフセット電圧リダクション信号
を発生して前記電荷検出回路に前記オフセット電圧が低
減するように入力するオフセット電圧リダクション信号
発生回路とを備えたので、電荷検出回路のオフセット電
圧を無調整で低減でき、かつ使用環境の変化に対しても
オフセット電圧の低減を安定に行うことができる。
第1図は本発明の一実施例を示すブロック図、第2図は
同実施例のタイミングチャー1−1第3図は同実施例を
J(体的に示すブロック図、第4図は同実施例のタイミ
ングチャートである。 11・・・電荷検出回路、12・・・オフセット検出・
サンプルホールド回路、13・・・オフセット電圧リダ
クション信号発生回路。 吟 処 イ ■ 処2 ■
同実施例のタイミングチャー1−1第3図は同実施例を
J(体的に示すブロック図、第4図は同実施例のタイミ
ングチャートである。 11・・・電荷検出回路、12・・・オフセット検出・
サンプルホールド回路、13・・・オフセット電圧リダ
クション信号発生回路。 吟 処 イ ■ 処2 ■
Claims (1)
- 1ラインの画像読み取りで出力信号に信号出力区間と無
信号区間とを有するラインセンサの出力信号から光電変
換信号を検出する電荷検出回路において、該電荷検出回
路の前記無信号区間における出力信号のオフセット電圧
を検出するオフセット検出回路と、このオフセット検出
回路の出力信号を前記無信号区間でサンプリングして前
記信号出力区間にホールドするサンプルホールド回路と
、このサンプルホールド回路の出力信号に応じたオフセ
ット電圧リダクション信号を発生して前記電荷検出回路
に前記オフセット電圧が低減するように入力するオフセ
ット電圧リダクション信号発生回路とを備えたことを特
徴とするオフセット電圧低減回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1267832A JPH03129974A (ja) | 1989-10-13 | 1989-10-13 | オフセット電圧低減回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1267832A JPH03129974A (ja) | 1989-10-13 | 1989-10-13 | オフセット電圧低減回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03129974A true JPH03129974A (ja) | 1991-06-03 |
Family
ID=17450240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1267832A Pending JPH03129974A (ja) | 1989-10-13 | 1989-10-13 | オフセット電圧低減回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03129974A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0551910A2 (en) * | 1992-01-16 | 1993-07-21 | Kabushiki Kaisha Toshiba | Offset detecting circuit and output circuit and integrated circuit including the output circuit |
JP2008233723A (ja) * | 2007-03-23 | 2008-10-02 | Advanced Mask Inspection Technology Kk | パターン検査装置、パターン検査方法及びプログラム |
-
1989
- 1989-10-13 JP JP1267832A patent/JPH03129974A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0551910A2 (en) * | 1992-01-16 | 1993-07-21 | Kabushiki Kaisha Toshiba | Offset detecting circuit and output circuit and integrated circuit including the output circuit |
EP0551910A3 (en) * | 1992-01-16 | 1995-08-30 | Toshiba Kk | Offset detecting circuit and output circuit and integrated circuit including the output circuit |
JP2008233723A (ja) * | 2007-03-23 | 2008-10-02 | Advanced Mask Inspection Technology Kk | パターン検査装置、パターン検査方法及びプログラム |
JP4554635B2 (ja) * | 2007-03-23 | 2010-09-29 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | パターン検査装置、パターン検査方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03129974A (ja) | オフセット電圧低減回路 | |
JP2811704B2 (ja) | Ccd出力回路 | |
JPH06104691A (ja) | 電荷結合素子遅延装置 | |
JP2003244561A (ja) | 撮像装置および撮像方法 | |
JP2927837B2 (ja) | 光電変換装置出力信号検出装置 | |
JPS60241371A (ja) | 増幅回路 | |
JP3115358B2 (ja) | 圧力制御装置 | |
KR910008282Y1 (ko) | 수평편향 선형 보정파 발생회로 | |
JPH04247761A (ja) | 同期検出回路 | |
KR950010063B1 (ko) | 영상신호의 자동 이득 조절 및 클램핑 회로 | |
JPH03132159A (ja) | クロックノイズリダクション回路 | |
JP2671007B2 (ja) | イメージセンサ回路 | |
JPH04358481A (ja) | 固体撮像装置 | |
JPH0526813Y2 (ja) | ||
SU1327276A1 (ru) | Усилительное устройство | |
JPH03143178A (ja) | 画像信号処理装置 | |
KR900003104Y1 (ko) | 비데오 신호의 흑 레벨 설정회로 | |
JPH10108077A (ja) | 固体撮像デバイス用の出力回路 | |
JPH0471187U (ja) | ||
JPH02134005A (ja) | 直流増幅装置 | |
KR950006742B1 (ko) | 중간주파수(if)조정기의 클램프(clamp)회로 | |
JP2655841B2 (ja) | 同期信号発生装置 | |
JPH08330923A (ja) | パルス発生回路 | |
JPS6165113A (ja) | 零点補正センサ回路 | |
JPH05315961A (ja) | A/d変換回路 |