JPH0526813Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、微小信号を増幅するオートゲインア
ンプに関し、更に詳しくは、OPアンプとアナロ
グスイツチとを組合せて構成されるオートゲイン
アンプであつて、バイアス電流によるオフセツト
電圧の補償に関するものである。

（従来の技術） 第６図は従来公知のこの種のオートゲインアン
プの接続図である。OPアンプＡ１と、その出力
電圧Voを分圧する抵抗Ｒ１，Ｒ２，Ｒ３及び各
分圧抵抗Ｒ１，Ｒ２，Ｒ３による分圧電圧VA，
VBをOPアンプＡ１の入力端（−）に帰還する
スイツチＳ１，Ｓ２で構成されている。スイツチ
Ｓ１，Ｓ２は入力信号Viの大きさに応じて選択
駆動され、アンプ全体のゲインが入力信号Viに
応じて最適に調整される。

即ち、スイツチＳ１がオンの時の出力電圧Vo
１は(1)式で、スイツチＳ２がオンの時の出力電圧
Vo２は(2)式でそれぞれ表わされる。

Vo1＝R1＋R2＋R3／R1 （Vi＋Vos1＋Vos21） …(1) Vo2＝R1＋R2＋R3／R1＋R2 （Vi＋Vos1＋Vos22） …(2) 但し、 Vos1；OPアンプＡ１の入力端電圧 Vos21；スイツチＳ１がオンの時のスイツチＳ
１の両端電圧 Vos22；スイツチＳ２がオンの時のスイツチＳ
２の両端電圧 （考案が解決しようとする問題点） 前述した(1)式、(2)式において、抵抗の値をＲ２
＝Ｒ１，Ｒ３＝2R１とし、例えばスイツチＳ１
を閉じた時の系のゲインを４倍、スイツチＳ２を
閉じた時の系のゲインを２倍とすると、出力電圧
Vo１，Vo２の比は(3)式の通りとなる。

Vo1／Vo2 ＝4R1（Vi＋Vos1＋Vos21）／2R1（Vi＋Vos1＋Vos22）
…(3) (3)式において、Vi＋Vos1の項は分子、分母共
に共通項であるので問題とならないが、Vos21，
Vos22が異なつた場合には、ゲイン誤差となる。

一般にスイツチＳ１，Ｓ２には、アナログスイ
ツチ等が用いられ、そのオン抵抗Ronが異なる。
このために、第６図のような構成の従来のオート
ゲインアンプは、OPアンプのバイアス電流IBに
よるスイツチＳ１，Ｓ２の両端電圧Vos21，
Vos22の間には差があり、ゲイン誤差（オフセツ
ト電圧誤差）が生ずるという問題があつた。

本考案はこのような問題点に鑑みてなされたも
ので、その目的は、簡単な構成により前述したよ
うなゲイン誤差をなくし、各レンジ間に誤差のな
い出力信号の得られるオートゲインアンプを提供
することにある。

（問題点を解決するための手段） 第１図は本考案の原理的な接続図である。図に
おいて、Ａ１はOPアンプ、Ｒ１，Ｒ２，Ｒ３は
OPアンプＡ１の出力電圧Voを分圧する互いに直
列に接続した分圧抵抗、Ｓ１は入力信号Viが印
加される端子TiとOPアンプの一方の入力端
（＋）との間に接続した第１のスイツチ、Ｓ２は
第２のスイツチ、Caは第２のスイツチＳ２を介
して第１のスイツチＳ１と並列に接続されたコン
デンサである。Ｓ３は第２のスイツチＳ２とコン
デンサCaとの共通接続点Ｐに一端が接続された
第３のスイツチ、Ｓ４１，Ｓ４２は互いに同期し
て動作し、一端が抵抗Ｒ１と抵抗Ｒ２と共通接続
点に接続され分圧信号を取り出す一対の第４のス
イツチで、一方のスイツチＳ４１の他端はOPア
ンプＡ１の他方の入力端（−）に接続され、他方
のスイツチＳ４２の他端は第３のスイツチＳ３の
他端に接続されている。Ｓ５１，Ｓ５２は互いに
同期して動作し、一端が抵抗Ｒ２と抵抗Ｒ３との
共通接続点に接続され分圧信号を取り出す一対の
第５のスイツチで、一方のスイツチＳ５１の他端
はOPアンプＡ１の他方の入力端（−）に接続さ
れ、他方のスイツチＳ５２の他端は第３のスイツ
チＳ３の他端に接続されている。

SRは端子Tiとコモンとの間に接続された入力
リセツト用スイツチである。

（作用） 第４のスイツチ及び第５のスイツチは図示して
ない制御回路によつて入力信号Viの大きさに応
じて選択され駆動され、又、第１のスイツチ〜第
３のスイツチ及び入力リセツト用スイツチは所定
のシーケンスで駆動される。はじめに、コンデン
サCaにオフセツト電圧をチヤージし、計測時に
このチヤージ電圧を入力信号に加えることによつ
て第４、第５のスイツチのオン抵抗のバラツキに
よる誤差を補償する。

（実施例） 以下、図面を用いて本考案の実施例を詳細に説
明する。

第２図は、本考案の一実施例の構成接続図であ
る。ここでは、多点電流計測装置に使用した場合
を示している。

第２図において、第１図の各部分と同じものに
は同一符号を示す。図において、Ｃ１，Ｃ２，
…，Cnは各入力電流１，２，…，ｎを積
分するコンデンサ、Ｓ１１，Ｓ２１，…，Sn１
はサンプリングスイツチで、各コンデンサＣ１，
Ｃ２，…，Cnにチヤージされた入力信号を順次
サンプリングし、入力端子Tiに与える。破線で
囲んだ部分は本考案のオートゲインアンプで、第
１図の原理的な接続図と同じ構成となつている。
CPは入力端子Tiに印加される入力信号Viを入力
するゲイン決定用のコンパレータ、CNTはコン
パレータCPの出力に応じて第４、第５のスイツ
チＳ４１，Ｓ４２，Ｓ５１，Ｓ５２を選択して駆
動するスイツチ制御回路である。ADはOPアン
プＡ１の出力信号Voをデイジタル信号に変換す
るＡ／Ｄ変換器、CPUはこのデイジタル信号を
入力するコンピユータである。

このように構成した装置の動作を説明すれば、
以下の通りである。第３図はその動作の一例を示
すタイムシヤートである。ａは装置全体の動作を
統括する同期信号で、これにより一連の計測がス
タートする。各サンプリングスイツチＳ１１，Ｓ
２１，…，Sn１はｂ，ｃ，ｄに示すようなタイ
ミングで同期信号の１周期の間に順番に駆動され
る。

今、ｔ１にサンプリングスイツチＳ１１をｂに
示すようにオンとし、コンデンサＣ１に貯えられ
た入力電流Ｉ１に応じた信号をサンプリングす
る。この信号はコンパレータCPに印加され、ｔ
２の時点でゲインが決定され、スイツチ制御回路
CNTはコンパレータCPの出力に応じて第４又は
第５のスイツチＳ４１，Ｓ４２又はＳ５１，Ｓ５
２のどちらかを決定し、ｈに示すように駆動す
る。続いて、サンプリングスイツチＳ１１をｂに
示すようにｔ２の時点でオフとし、ｅ，ｇに示す
ように第１のスイツチＳ１、リセツトスイツチ
Sr、第３のスイツチＳ３をオンとする。この状
態では、入力信号Viは、第１のスイツチＳ１を
介してOPアンプＡ１の入力端（＋）に印加され
る。又、OPアンプＡ１の出力電圧を分圧した信
号が、第４又は第５のスイツチ（レンジ変更スイ
ツチ）又、Ｓ４１，Ｓ４２又はＳ５１，Ｓ５２を
介してOPアンプＡ１の入力端（−）に印加され
ると共に、コンデンサCaの一端に印加される。
これによつて、コンデンサCaにはOPアンプＡ
１、第４又は第５のスイツチにて発生するオフセ
ツト電圧がチヤージされる。

続いて、t3の時点で、第１のスイツチＳ１、リ
セツトスイツチSr、第３のスイツチＳ３をｅ，
ｇに示すようにオフとすると共に、第２のスイツ
チＳ２をｆに示すようにオンとし、更に、サンプ
リングスイツチＳ１１をｂに示すように再びオン
とし、t3の時点からt4の時点で、入力電流Ｉ１に
対応した入力信号Viの計測を行う。この状態で
は入力信号Viは、第２のスイツチＳ２、コンデ
ンサCaを介してOPアンプＡ１の入力端（＋）に
印加され、又、分圧抵抗による分圧電圧は、一対
の第４、第５のスイツチの一方Ｓ４１又はＳ５１
を介してOPアンプＡ１の他方の入力端（−）に
帰還される。これによつて、ｔ２−ｔ３の間でコ
ンデンサCaに貯えられた信号分がｔ３−ｔ４間
の計測時では入力信号に対してキヤンセルするよ
うに加算され、第４、第５の各スイツチのオン抵
抗のバラツキにより発生するゲイン誤差を補償す
る。

ｔ４からｔ５の間は、第１のスイツチＳ１、リ
セツトスイツチSrをオン、第２のスイツチＳ２
をオンとすることによつて、コンデンサＣ１，
Caに貯えられた電荷を共に放電させ、リセツト
状態とする。

以後、同様の動作を入力電流Ｉ２，…，Inにつ
いても行なう。

第４図は、上述の説明におけるt2−t3間（オフ
セツトチヤージ時）での等価回路である。尚、こ
こでは簡単にするために分圧抵抗はＲ１，Ｒ２で
代表する。

分圧電圧Vcは、OPアンプＡ１の入力端子
（＋），（−）間に生じるオフセツト電圧Vos１と、
帰還電流IBによつて第４又は第５のスイツチ間
に生じるオフセツト電圧Vos２の加算で、(4)式で
表わされる。

Vc＝Vos1＋Vos2 …(4) 第５図は、ｔ３−ｔ４間（計測時）での等価回
路である。この等価回路から、OPアンプＡ１の
出力電圧Voは(5)式の通りとなる。

Vo＝｛Vi＋（Vos1＋Vos2） −（Vos1＋Vos2）｝・R1＋R2／R1 ＝Vi・R1＋R2／R1 …(5) (5)式から明らかなように、出力電圧VoはOPア
ンプＡ１やレンジ変更を行う第４、第５のスイツ
チの各オフセツト電圧による誤差の影響を受けな
い。

尚、上記の実施例は、アンプのゲインを入力信
号Viの大きさに応じて２段階に切換えるように
構成したものであるが、分圧抵抗を更に多数設
け、各分圧抵抗を帰還する第６、第７、…のスイ
ツチを設ければ、多数のゲイン切換えを行うこと
ができる。

（考案の効果） 以上詳細に説明したように、本考案によれば、
OPアンプのオフセツト電圧及びバイアス電流に
よるレンジ変更用スイツチのオフセツト電圧等に
よる誤差を補償することができ、各レンジ間に誤
差のない、従つて、各レンジ間のリニアリテイが
良好なオートゲインアンプが実現できる。

【図面の簡単な説明】

第１図は本考案の原理的な接続図、第２図は本
考案の一実施例の構成接続図、第３図は動作の一
例を示すタイムチヤート、第４図オフセツトチヤ
ージ時の第２図等価回路、第５図は計測時の第２
図等価回路、第６図は従来のオートゲインアンプ
の接続図である。 Ａ１……OPアンプ、Ｒ１，Ｒ２，Ｒ３……分
圧抵抗、Ｓ１……第１のスイツチ、Ｓ２……第２
のスイツチ、Ｓ３……第３のスイツチ、Ｓ４１，
Ｓ４２……第４のスイツチ、Ｓ５１，Ｓ５２……
第５のスイツチ、Ca……コンデンサ。

Claims (1)

1. 【実用新案登録請求の範囲】 二つの入力端を備えたOPアンプと、 OPアンプの出力電圧を分圧する互いに直列に
   接続した分圧抵抗と、 入力信号が印加される入力端子と前記OPアン
   プの一方の入力端との間に接続された第１のスイ
   ツチと、 コンデンサを介して第１のスイツチと並列に接
   続された第２のスイツチと、 前記コンデンサと第２のスイツチとの共通接続
   点に一端が接続された第３のスイツチと、 互いに同期して動作し一端が分圧抵抗を構成し
   ている抵抗の共通接続点に接続された一対の第４
   のスイツチと、 互いに同期して動作し一端が分圧抵抗を構成し
   ている抵抗の共通接続点に接続され前記第４のス
   イツチと相補的にスイツチ制御される一対の第５
   のスイツチと、 前記入力端子とコモンとの間に接続された入力
   リセツト用スイツチとを備え、 前記各一対の第４、第５のスイツチにおいて、
   一方のスイツチの他端が前記OPアンプの他方の
   入力端にそれぞれ接続され、他方のスイツチの他
   端が前記第３のスイツチの他端にそれぞれ接続さ
   れ、 前記各スイツチは、分圧抵抗の共通接続点とオ
   ペアンプの他方の入力端とに接続されてオン状態
   になつている第４もしくは第５スイツチの両端に
   発生している電圧を前記コンデンサに供給する第
   １スイツチ状態と、前記入力端子に供給される信
   号と前記コンデンサに蓄えられた電圧とを前記オ
   ペアンプの一方の入力端子に印加する第２スイツ
   チ状態とを有するようにスイツチ制御されること
   を特徴とするオートゲインアンプ。