KR0148632B1 - 스위치 커패시터형 샘플-홀드 증폭기 - Google Patents

스위치 커패시터형 샘플-홀드 증폭기 Download PDF

Info

Publication number
KR0148632B1
KR0148632B1 KR1019950052651A KR19950052651A KR0148632B1 KR 0148632 B1 KR0148632 B1 KR 0148632B1 KR 1019950052651 A KR1019950052651 A KR 1019950052651A KR 19950052651 A KR19950052651 A KR 19950052651A KR 0148632 B1 KR0148632 B1 KR 0148632B1
Authority
KR
South Korea
Prior art keywords
switch
terminal
capacitor
clock signal
response
Prior art date
Application number
KR1019950052651A
Other languages
English (en)
Other versions
KR970055251A (ko
Inventor
오창준
김욱
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950052651A priority Critical patent/KR0148632B1/ko
Publication of KR970055251A publication Critical patent/KR970055251A/ko
Application granted granted Critical
Publication of KR0148632B1 publication Critical patent/KR0148632B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 스위치 커패시터형 샘플-홀드 증폭기에 관한 것으로, 스위치 커패시터 방식의 샘플-홀드 증폭기에 있어서 출력 신호의 DC 레벨 또는 오프세트를 조절하고자 하는 경우에 종래와는 다르게 스위치와 커패시터만을 사용하고 부가적인 연산증폭기와 저항을 사용하지 않는다는 것을 특징으로 하여, 회로가 간단해지고, 정전류가 흐르지 않아 소비전력도 낮출 수 있다는 효과가 있다.

Description

스위치 커패시터형 샘플-홀드 증폭기
제1도는 종래의 스위치 커패시터형 샘플-홀드 증폭기의 회로도.
제2도는 본 발명에 따라 출력 직류전압 레벨을 조정할 수 있는 스위치 커패시터형 샘플-홀드 증폭기의 회로도.
제3도는 제2도에 도시된 회로의 출력 파형도.
제4도는 본 발명에 따라 출력 오프세트를 조정할 수 있는 스위치 커패시터형 샘플-홀드 증폭기의 회로도.
* 도면의 주요부분에 대한 부호의 설명
Vin : 입력단 Vout : 출력단
sw : 스위치 c : 커패시터
PHI1, PHI2 : 클럭 OPA : 연산증폭기
VDD : 전원전압 GND : 접지
Vagnd : 입력 신호의 DC 레벨
본 발명은 스위치 커패시터형 샘플-홀드 증폭기에 관한 것으로 특히, 정전류(static current)가 흐르지 않으므로 저 소비전력이고, 출력 DC 레벨 및 오프세트를 조정할 수 있는 스위치 커패시터형 샘플-홀드 증폭기에 관한 것이다.
스위치 커패시터(swithced capacitor) 방식의 샘플-홀드 증폭기에서 출력 신호의 DC 레벨을 입력신호의 DC레벨과 다르게 하고자 할 경우에 그 레벨을 조절하기 위한 방법으로서, 종래의 방법은 제1도에서 보는 바와 같이 저항과 연산증폭기를 사용하여 출력의 DC 레벨에 해당하는 전압을 발생시킨 후 출력 노드에 스위치를 통하여 연결함으로써 출력신호의 DC 레벨을 정해주는 것이다.
제1도에서 제1, 제3, 제4스위치(SW1, SW3, SW4)는 PHI1 클럭 동안 닫히고 PHI2 클럭 동안 열리게 되며, 제2스위치(SW2)는 PHI2 클럭 동안 닫히고, PHI1 클럭 동안 열리게 된다.
PHI1 클럭 동안 제1커패시터(C1에)에는 C1*(Vin-Vagnd)의 전하가 충전되고, 제2커패시터(C2)에는 C2*(V3-Vagnd)의 전하가 충전된다.
이때 V3는 R2*VDD/(R1+R2)로서 설정하고자 하는 출력 DC 레벨이며, Vagnd는 아날로그 입력신호의 DC 레벨이다.
다음에 PHI1 클럭이 되면 C1양단 전압이 Vagnd로 같아지므로 C1의 전하는 모두 C2쪽으로 이동함으로써 출력전압 Vout이 결정된다.
이들 식으로 나타내면 다음과 같다.
C1*(Vin-Vagnd) + C2*(V3-Vagnd) = C2*(Vout-Vagnd)
여기서 C1= C2= C로 하고 상기 식을 정리하면 식(1)과 같이 된다.
상기 식 (1)의 우변에서 Vagnd는 압력신호의 DC레벨이므로 (Vin-Vagnd)는 입력신호중 순수한 AC 성분만을 나타낸다.
그러므로 출력전압 Vout의 DC 레벨은 Vagnd가 아니라 V3로 바뀌게되어 출력의 DC레벨이 조절됨을 알 수 있다.
그러나 이 방식은 저항 R1,R2를 통하여 정전류가 흐르게 되고, 연산증폭기(OPA2)에서의 바이어스 전류로 인하여 소비전력이 증대되고, 또한 면적도 늘어나는 단점을 지니게 된다.
따라서, 본 발명은 종래의 저항 방식의 단점을 해결하기 위해 스위치와 커패시터만으로 구성하여 정전류의 흐름없이 출력 DC 레벨 또는 출력 오프세트(offset)을 조절할 수 있게 하는 샘플-홀드 증폭기를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은, 스위치 커패시터 방식의 샘플-홀드 증폭기에 있어서 출력 신호의 DC 레벨 또는 오프세트를 조절하고자 하는 경우에 종래와는 다르게 스위치와 커패시터만을 사용하고 부가적인 연산증폭기와 저항을 사용하지 않는다는 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따라 출력 DC 레벨을 조정할 수 있는 샘플-홀드 증폭기의 회로도이다.
제2도에서 제1, 제3, 제4, 제6, 제7 스위치(SW1, SW3, SW4, SW6, SW7)는 PHI1 클럭 동안 닫히고 PHI2 클럭 동안에는 열린다.
또한 제2, 제5, 제8, 제9스위치(SW2, SW5, SW8, SW9)는 PHI2 클럭 동안 닫히고 PHI1 클럭 동안에는 열린다.
PHI1 클럭 동안 제1커패시터(C1)에는 C1*(Vin-Vagnd)의 전하가 충전되고, 제2커패시터(C2)에는 커패시터 양단의 전압이 공히 Vagnd로 되어 있어 전하가 충전되지 않는다.
한편, 제3커패시터(C3) 및 제4커패시터(C4)에는 공히 C3*C4*VDD/(C3+C4)의 전하가 충전된다.
다음에 PHI2 클럭이 되면 제1, 제3, 제4커패시터(C1, C3, C4) 등의 양단전압이 Vagnd되므로 PHI1 클럭 동안 충전되어 있던 전하가 모두 C2쪽으로 이동함으로써 다음과 같다.
C1*(Vin- Vagnd) + 2*C3*C4*VDD/(C3+ C4) = C2*(Vout-Vagnd)
여기서 C1= C2= C, C3= C4= C/n로 하고 상기 식을 정리하면,
식 (2)를 보면 샘플-홀드 증폭기의 출력전압 Vout은 입력전압 Vin보다 VDD/n 만큼 높아짐을 알 수 있다.
즉, 식 (2)의 우변에서 VDD/n성분은 DC이므로 결국 출력전압 Vout은 입력전압으로부터 DC레벨만 VDD/n 만큼 높여 샘플-홀드하는 결과가 된다.
VDD/n는 제3, 제4 커패시터인(C3, C4)의 크기를 제1, 제2 커패시터(C1, C2)의 크기에 비해 1/n로 정한 결과로 나타난 값이므로 결국 제3, 제4 커패시터(C3, C4)의 크기를 조절하여 샘플-홀드 출력신호의 DC레벨을 조절할 수 있다는 것을 의미한다.
제2도에 도시된 본 발명에 따른 샘플-홀드 증폭기는 제1도에 도시된 종래의 샘플-홍드 증폭기에 비해, 저항과 연산증폭기(100) 없이 스위치와 커패시터(200)만으로 구성함으로써 정전류가 흐를 수 있는 경로가 없어져 소비전력을 낮추고 회로 구성이 간단해지는 장점이 있다.
제3도는 제2도에 도시된 본 발명에 따른 샘플-홀드 증폭기의 출력 신호파형도이다.
제4도는 본 발명에 따라 오프세트를 조정할 수 있는 차동 구조의 샘플-홀드 증폭기의 회로도이다.
제4도에서 제1, 제2,제3, 제4 스위치(SW1∼SW4)와 제6, 제7, 제8, 제9, 제13 스위치(SW6∼SW9, SW13)는 PHI1 클럭동안 닫히고 PHI2 클럭동안에는 열린다.
제5, 제10, 제11, 제12 스위치(SW5, SW10∼SW12)는 PHI1 클럭동안 닫히고 PHI1 클럭동안에는 열리게 된다.
여기서 입출력신호의 DC레벨인 Vagnd는 VDD/2라 생각한다.
또한 차동 구조이므로 차동출력에는 각 신호의 DC레벨은 상쇄되어 나타나지 않는다.
그러므로 설명의 편의상 DC성분은 생략하기로 한다.
먼저 PHI1 클럭동안 제1, 제2 커패시터(C1,C2)에는 C1*Vinp, C2*Vinn의 전하가 각각 충전된고, 제5, 제6 커패시터인(C5,C6)에는 C5*Vctrl,C6*Vctrl의 전하가 각각 충전된다.
또한, 제7, 제8 커패시터에는 공히 C7*C8*VDD(C7+C8)의 전하가 충전된다.
한편, 제3, 제4 커패시터(C3, C4)에는 양단의 전압이 같으므로 전하가 충전되지 않는다.
다음에 PHI2 클럭이 되면 제1, 제7, 제8 커패시터(C1,C7,C8)에 충전되어 있던 전하는 C3로 이동하며, C2,C5,C8에 충전되어 있던 전하는 C4로 모두 이동하게 되어 출력에 변화를 가져오게 된다.
즉,
여기서 C1=C2=C3=C4=C, C5-C6-C7-C8-C/n라 하고 식 (3)으로부터 식 (4)를 빼서 정리하면 식 (5)와 같이 된다.
식 (5)를 살펴보면 오프세트 조절 전압인 Vctrl이 VDD/2보다 크게 되면 차동출력(Voutp-Voutn)은 차동입력(Vinp-Vinn)으로부터 음(-)의 오프세트를 갖게 되고, Vctrl이 VDD/2보다 작게 되면 양(+)의 오프세트를 갖게 되는 것을 알 수 있다.
즉, Vctrl이 어떤 기준전압(여기서는 VDD/2)보다 클 경우에는 신호의 오프세트를 줄이고, 기준전압보다 작을 경우에는 신호의 오프세트를 높이는 오프세트 조절기능을 가지게 할수 있는 것이다.
여기서 기준전압은 C7과C8을 동일한 크기로하여 VDD/2로 하였으나, C7과 C8크기의 상대비를 조절하면 기준 전압을 조절할 수가 있으며, 그 조절 양도 식 (5)에서 보는 바와 같이 n값이 선택에 따라 조절할 수가 있는 것이다.
그러므로 본 발명은 자동 오프세트 기능을 가진 스위치 커패시터 방식의 샘플-홀드 증폭기에도 효과적으로 응용할 수 있게 한다.
결국, 스위치 커패시터 방식의 샘플-홀드 증폭기에 있어서, 출력신호의 DC 레벨 혹은 오프세트를 조절하고자 하는 경우에 종래의 저항 방식에서는 저항을 통하여 정전류가 흐르게 되는 단점과 부가적인 연산 증폭기를 필요로 하는 단점을 지니고 있었으나, 본 발명에서는 스위치와 커패시터 커패시터만을 사용함으로써 회로가 간단해지고, 정전류가 흐르지 않아 소비전력도 낮출 수 있어 저소비전력의 아날로그/디지탈 변환기(ADC : Analog-to-Digital Converter)나 자동 이득 제어(AGC : Automatic Gain Control)회로에 효과적으로 사용할 수 있게 한다.

Claims (2)

  1. 아날로그 압력신호를 받아들이는 입력단; 전원전압원; 상기 아날로그 입력신호의 DC 레벨을 출려가는 입력직류전압원; 제1 클락신호를 발생하는 제1 클락발생부와 상기 제1 클락신호와 180°위치 차이를 갖는 제2 클락신호를 발생하는 제2 클락발생부; 상기 입력단에 일 끝단이 연결되고, 제1 클락신호에 응하여온/오프되는 제1 스위치; 상기 제1 스위치의 다른 끝단에 일 끝단이 연결되고 입력직류전압원에 다른 끝단이 연결되며, 제2 클락신호에 응하여온/오프되는 제2 스위치; 상기 제1 스위치의 다른 끝단과 상기 제2 스위치의 일 끝단의 연결부에 (+)단자가 열결된 제1 커패시터; 상기 제1 커패시터의 (-)단자에 비반전 입력단자가 열결되고, 상기 입력직류전압원에 반전 입력단자가 열결되는 연산증폭기; 상기 연산증폭기의 비반전 입력단자에 일 끝단이 열결되고 반전 입력단자에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제3 스위치; 상기 연산증폭기의 비반전 입력단자에 (+)단자가 연결되고 상기 연산증폭기의 출력단자에 (-)단자가 연결되는 제2 커패시터; 상기 연산증폭기의 출력단자와 상기 제2 커패시터의 연결부에 일 끝단이 연결되고 입력직류전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제4 스위치; 상기 제1 커패시터의 (-)단자와 상기 연산증폭기의 비반전 입력단자의 연결부에 일 끝단이 연결되고, 제2 클락신호에 응하여 온/오프되는 제5 스위치; 상기 제5 스위치의 다른 끝단에 (-)단자가 연결된 제3 커패시터; 상기 제5 스위치의 다른 끝단에 (-)단자가 연결된 제4 커패시터; 상기 제3 커패시터의 (+)단자에 일 끝단이 연결되고 상기 전원전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제6 스위치; 상기 제 커패시터의 (+)단자에 일 끝단이 연결되고 다른 끝단은 접지되며, 제1 클락신호에 응하여 온/오프되는 제7 스위치; 상기 제3 커패시터의 (+)단자에 일 끝단이 연결되고 상기 입력직류전압원에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제8 스위치; 및 상기 제4 커패시터의 (+)단자에 일 끝단이 연결되고 상기 입력직류전압원에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제9 스위치로 구성되어, 상기 제3 커패시터와 상기 제4 커패시터의 정전용량의 크기를 조절하여 상기 연산증폭기의 출력단자에서 출력되는 출력전압의 직류전압 레벨을 조절할 수 있는 스위치 커패시터형 샘플-홀드 증폭기.
  2. 양의 차동입력단과 음의 차동입력단; 제1 클락신호를 발생하는 제1 클락신호 발생부와 상기 제1 클락신호와 180°의 위상차를 갖는 제2 클락신호를 발생하는 제2 클락신호 발생부; 전원전압원고 상기 전원전압원과의 관계에서 오프세트를 조절하는 제어전압원; 입력신호의 DC 레벨을 갖는 입력직류전압원; 상기 양의 차동입력단과 일 끝단이 열결되고, 상기 제1 클락신호에 응하여 온/오프되는 제1 스위치; 상기 음의 차동입력단과 일 끝단이 열결되고, 상기 제2 클락신호에 응하여 온/ 오프되는 제2 스위치; 상기 제1 스위치의 다른 끝단에 (+)단자가 열경된 제1 커패시터; 상기 제2 스위치의 다른 끝단에 (+)단자가 열결된 제2 커패시터; 상기 제1 커패시터의 (-)단자에 일 끝단이 열결되고 상기 입력직류전압원에 다른 끝단이 열결되며, 제1 클락신호에 응하여 온/오프되는 제3 스위치; 상기 입력직류전압원에 일 끝단이 연결되고 상기 제2 커패시터의 (-)단자에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제4 스위치; 상기 제1 스위치의 다른 끝단과 상기 제1 커패시터의 (+)단자의 연결부에 일 끝단이 연결되고, 상기 제2 스위치의 다른 끝단과 상기 제2 커패시터의 (+)단자의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제5 스위치; 상기 제1 커패시터의 (-)단자에 비반전 입력단자가 연결되고, 상기 제2 커패시터의 (-)단자에 반전 입력단자가 연결되며, 연산증폭기; 상기 연산증폭기의 비반전 입력단자에 (+)단자가 연결되고 상기 연산증폭기의 (-)출력단자에 (-)단자가 연결된 제3 커패시터; 상기 연산증폭기의 반전 입력단자에 (+)단자가 연결되고 상기 연산증폭기의 (+)출력단자에 (-)단자가 연결된 제4 커패시터; 상기 연산증폭기의 반전 입력단자에 (-)단자가 연결된 제5 커패시터와 제6 커패시터; 상기 연산증폭기의 비반전 입력단자에 (-)단자가 연결된 제7 커패시터와 제8 커패시터; 상기 제5 커패시터의 (+)단자에 일 끝단이 연결되고 상기 제어전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제6 스위치; 상기 제6 커패시터의 (+)단자에 일 끝단이 연결되고 상기 제어전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제7 스위치; 상기 제7 커패시터의 (+)단자에 일 끝단이 연결되고 상기 전원전압원에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제8 스위치; 상기 제8 커패시터의 (+)단자에 일 끝단이 연결되고 다른 끝단이 접지되며, 제1 클락신호에 응하여 온/오프되는 제9 스위치; 상기 제5 커패시터의 (+)단자와 상기 제6 스위치의일 끝단의 연결부에 일 끝단이 연결되고, 상기 제6 커패시터의 (+)단자와 상기 제7 스위치의 일 끝단의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제10 스위치; 상기 제6 커패시터의 (+)단자와 상기 제7 스위치의 일 끝단의 연결부에 일 끝단이 연결되고, 상기 제7 커패시터의 (+)단자와 상기 제8 스위치의 일 끝단의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제11 스위치; 상기 제7 커패시터의 (+)단자와 상기 제8 스위치의 일 끝단의 연결부에 일 끝단이 연결되고, 상기 제8 커패시터의 (+)단자와 상기 제9 스위치의 일 끝단의 연결부에 다른 끝단이 연결되며, 제2 클락신호에 응하여 온/오프되는 제10 스위치; 및 상기 연산증폭기의 (+)출력단자에 일 끝단이 연결되고, 상기 연산증폭기의 (-)출력단자에 다른 끝단이 연결되며, 제1 클락신호에 응하여 온/오프되는 제13 스위치로 구성되어, 상기 전원전압원에 대해 상기 제어전압원의 크기를 조절하여 상기 연산증폭기의 (+)출력단자와 (-)출력단자 사이의 차동출력의 오프세트를 조절할 수 있는 스위치 커패시터형 샘플-홀드 증폭기.
KR1019950052651A 1995-12-20 1995-12-20 스위치 커패시터형 샘플-홀드 증폭기 KR0148632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052651A KR0148632B1 (ko) 1995-12-20 1995-12-20 스위치 커패시터형 샘플-홀드 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052651A KR0148632B1 (ko) 1995-12-20 1995-12-20 스위치 커패시터형 샘플-홀드 증폭기

Publications (2)

Publication Number Publication Date
KR970055251A KR970055251A (ko) 1997-07-31
KR0148632B1 true KR0148632B1 (ko) 1998-12-01

Family

ID=19441834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052651A KR0148632B1 (ko) 1995-12-20 1995-12-20 스위치 커패시터형 샘플-홀드 증폭기

Country Status (1)

Country Link
KR (1) KR0148632B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943774B1 (ko) * 2006-11-30 2010-02-23 세이코 엡슨 가부시키가이샤 소스 드라이버, 전기 광학 장치 및 전자 기기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102644758B1 (ko) * 2021-12-13 2024-03-06 엘에스일렉트릭(주) 아날로그 출력 회로 및 이를 구비한 인버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943774B1 (ko) * 2006-11-30 2010-02-23 세이코 엡슨 가부시키가이샤 소스 드라이버, 전기 광학 장치 및 전자 기기

Also Published As

Publication number Publication date
KR970055251A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US7304483B2 (en) One terminal capacitor interface circuit
US5986497A (en) Interface circuit for capacitive sensor
CN110663187B (zh) 模数转换器、测量装置和模数转换方法
US5359294A (en) Charge-balanced switched-capacitor circuit and amplifier circuit using same
US7319419B1 (en) Switched capacitor circuit with current source offset DAC and method
US7868810B2 (en) Amplifier circuit and A/D converter
GB2264011A (en) Bootstrapped sampling mos switch
WO2008008403A2 (en) Signal conditioning methods and circuits for a capacitive sensing integrated tire pressure sensor
DE69928057D1 (de) Komparator and DA-Umsetzer mit geschalteten Kapazitäten
JPS6355108B2 (ko)
US5381053A (en) Voltage comparator circuit capable of avoiding erroneous operation
US5229772A (en) Ratiometric ADC with pulse width modulated output for wide temperature range applications
US8766898B2 (en) High-accuracy multi-channel circuit
WO2010131640A1 (ja) 静電容量検出回路
US20020140591A1 (en) Sigma-delta A/D converter
EP0415080A2 (en) Device for converting unbalanced analog electric signals into fully-differential signals
CN111414092A (zh) 噪声消除电路及其运作方法
KR0148632B1 (ko) 스위치 커패시터형 샘플-홀드 증폭기
JP3491226B2 (ja) デルタ・シグマ変調器
EP0694924A1 (en) Differential sample-hold circuit
JPS5851612A (ja) 比較回路
US6281717B1 (en) Dynamic error compensation in track-and-hold circuits
JPH05243857A (ja) オフセット不感型スイッチトキャパシタ増幅回路
Su et al. Analysis of IC op-amp power-supply current sensing
JP3033346B2 (ja) サンプルホールド回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110511

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee