CN111414092A - 噪声消除电路及其运作方法 - Google Patents

噪声消除电路及其运作方法 Download PDF

Info

Publication number
CN111414092A
CN111414092A CN201910096486.6A CN201910096486A CN111414092A CN 111414092 A CN111414092 A CN 111414092A CN 201910096486 A CN201910096486 A CN 201910096486A CN 111414092 A CN111414092 A CN 111414092A
Authority
CN
China
Prior art keywords
switch
coupled
voltage
input terminal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910096486.6A
Other languages
English (en)
Other versions
CN111414092B (zh
Inventor
陈治雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Publication of CN111414092A publication Critical patent/CN111414092A/zh
Application granted granted Critical
Publication of CN111414092B publication Critical patent/CN111414092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/96015—Constructional details for touch switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960705—Safety of capacitive touch and proximity switches, e.g. increasing reliability, fail-safe
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960735—Capacitive touch switches characterised by circuit details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一种噪声消除电路及其运作方法，噪声消除电路包含第一开关至第十四开关、第一/第二模拟缓冲器、第一/第二反馈电容、第一/第二并联电容、第一/第二电流传送器、第一/第二运算放大器及第一/第二串联电容。于第一相位下，第一开关及第二开关导通且其余开关不导通。于第二相位下，第三开关至第五开关、第八开关至第九开关及第十二开关至第十四开关导通且其余开关不导通。于第三相位下，第一开关及第二开关导通且其余开关不导通。于第四相位下，第三开关至第五开关、第七开关、第十开关、第十二开关至第十四开关导通且其余开关不导通。

Description

噪声消除电路及其运作方法
技术领域
本发明与消除噪声有关，尤其是关于一种噪声消除电路及其运作方法。
背景技术
在外部噪声较大的电容侦测环境下，为了避免模拟前端(Analog front end,AFE)的输出端过饱和导致无法完全反映外部噪声及信号的改变量，传统的解决方法有下列三种：
(1)放大反馈电容机制：如图1所示，由于输出电压Vout与反馈电容Cf成反比，因此，当反馈电容Cf增大时，输出电压Vout会变小。
(2)电流镜(Current mirror)机制：如图2所示，通过电流传送器(Currentconveyor)22将原本的输入电流IN降低为IN/α，由于输出电压Vout与比例α成反比，因此，当比例α增大时，输出电压Vout会变小。
(3)差动(Differential)机制：如图3所示，由于得到的输出电压变化量为两差动输出电压Voutp与Voutn的差值，会与两通道的噪声电压Vn1与Vn2的差值成正比，故可降低共模电压(Common noise)。
然而，上述三种传统的解决方法均存在许多缺点，其中放大反馈电容机制会造成增加模拟前端功耗、增加所需电路面积、输入信号与噪声等比降低而增加侦测难度等缺点；电流镜机制会造成输入信号与噪声等比降低而增加侦测难度的缺点；差动机制所得到的变化量为通道间的差值，会造成后端数字信号处理的复杂度且需额外处理边界条件，仍待进一步改善。
发明内容
本发明提出一种噪声消除电路及其运作方法，以有效解决现有技术所遭遇到的上述问题。
根据本发明的一具体实施例为一种噪声消除电路。于此实施例中，该噪声消除电路包含第一开关至第十四开关、第一模拟缓冲器、第一反馈电容、第一并联电容、第二模拟缓冲器、第二反馈电容、第二并联电容、第一电流传送器、第二电流传送器、第一运算放大器、第一串联电容、第二运算放大器及第二串联电容，第一模拟缓冲器接收第一输入信号且第二模拟缓冲器接收第二输入信号，第一开关耦接该第一模拟缓冲器且第二开关耦接该第二模拟缓冲器，第一反馈电容耦接于该第一开关与接地端之间且第二反馈电容耦接于该第二开关与接地端之间，第一并联电容耦接于该第一开关与第一噪声电压之间且第二并联电容耦接于该第二开关与第二噪声电压之间，第三开关分别耦接该第一开关、该第一反馈电容及该第一并联电容且第四开关分别耦接该第二开关、该第二反馈电容及该第二并联电容，第一电流传送器具有第一输入端、第二输入端、第一对输出端及第二对输出端，该第一输入端耦接该第三开关且该第二输入端耦接参考电压，第二电流传送器具有第三输入端、第四输入端、第三对输出端及第四对输出端，该第三输入端耦接该第四开关且该第四输入端耦接该参考电压，第五开关及第六开关耦接该第一对输出端，第七开关及第八开关耦接该第二对输出端，第九开关及第十开关耦接该第三对输出端，第十一开关及第十二开关耦接该第四对输出端，第一运算放大器的输入端分别耦接至该第五开关、该第六开关、该第十一开关及该第十二开关、其另一输入端耦接该参考电压且其输出端输出第一输出信号，第十三开关耦接于该第一运算放大器的该输入端与该第十一开关及该第十二开关之间，第二运算放大器的输入端分别耦接至该第七开关、该第八开关、该第九开关及该第十开关、其另一输入端耦接该参考电压且其输出端输出第二输出信号，第十四开关耦接于该第二运算放大器的该输入端与该第七开关及该第八开关之间，第一串联电容耦接于该第一运算放大器的该输出端与该输入端之间且第二串联电容耦接于该第二运算放大器的该输出端与该输入端之间。
于一实施例中，当该噪声消除电路运作于第一相位时，该第一开关及该第二开关导通且该第三开关至该第十四开关不导通，该第一输入信号及该第二输入信号均具有第一电压，该第一反馈电容、该第一并联电容、该第二反馈电容及该第二并联电容均充电至该第一电压，该第一电压大于该参考电压。
于一实施例中，当该噪声消除电路运作于第二相位时，该第三开关、该第四开关、该第五开关、该第八开关、该第九开关、该第十二开关、该第十三开关及该第十四开关导通且该第一开关、该第二开关、该第六开关、该第七开关、该第十开关及该第十一开关不导通，该第一输出信号及该第二输出信号均为差动信号。
于一实施例中，当该噪声消除电路运作于第三相位时，该第一开关及该第二开关导通且该第三开关至该第十四开关不导通，该第一输入信号具有该第一电压且该第二输入信号具有第二电压，该第一反馈电容及该第一并联电容充电至该第一电压且该第二反馈电容及该第二并联电容充电至该第二电压，该第二电压小于该参考电压且该参考电压为该第一电压与该第二电压的平均值。
于一实施例中，当该噪声消除电路运作于第四相位时，该第三开关、该第四开关、该第五开关、该第七开关、该第十开关、该第十二开关、该第十三开关及该第十四开关导通且该第一开关、该第二开关、该第六开关、该第八开关、该第九开关及该第十一开关不导通，该第一输出信号及该第二输出信号均为单端信号。
于一实施例中，该噪声消除电路应用于电容式触控感测的噪声消除，以提升电容式触控感测的精确度。
根据本发明的另一具体实施例为一种噪声消除电路运作方法。于此实施例中，该噪声消除电路运作方法用以运作噪声消除电路。该噪声消除电路包含第一开关至第十四开关、第一模拟缓冲器、第一反馈电容、第一并联电容、第二模拟缓冲器、第二反馈电容、第二并联电容、第一电流传送器、第二电流传送器、第一运算放大器、第一串联电容、第二运算放大器及第二串联电容，该第一模拟缓冲器接收第一输入信号且该第二模拟缓冲器接收第二输入信号，该第一开关耦接该第一模拟缓冲器且该第二开关耦接该第二模拟缓冲器，该第一反馈电容耦接于该第一开关与接地端之间且该第二反馈电容耦接于该第二开关与接地端之间，该第一并联电容耦接于该第一开关与第一噪声电压之间且该第二并联电容耦接于该第二开关与第二噪声电压之间，该第三开关分别耦接该第一开关、该第一反馈电容及该第一并联电容且该第四开关分别耦接该第二开关、该第二反馈电容及该第二并联电容，该第一电流传送器具有第一输入端、第二输入端、第一对输出端及第二对输出端，该第一输入端耦接该第三开关且该第二输入端耦接参考电压，该第二电流传送器具有第三输入端、第四输入端、第三对输出端及第四对输出端，该第三输入端耦接该第四开关且该第四输入端耦接该参考电压，该第五开关及该第六开关耦接该第一对输出端，该第七开关及该第八开关耦接该第二对输出端，该第九开关及该第十开关耦接该第三对输出端，该第十一开关及该第十二开关耦接该第四对输出端，该第一运算放大器的输入端分别耦接至该第五开关、该第六开关、该第十一开关及该第十二开关、其另一输入端耦接该参考电压且其输出端输出第一输出信号，该第十三开关耦接于该第一运算放大器的该输入端与该第十一开关及该第十二开关之间，该第二运算放大器的输入端分别耦接至该第七开关、该第八开关、该第九开关及该第十开关、其另一输入端耦接该参考电压且其输出端输出第二输出信号，该第十四开关耦接于该第二运算放大器的该输入端与该第七开关及该第八开关之间，该第一串联电容耦接于该第一运算放大器的该输出端与该输入端之间且该第二串联电容耦接于该第二运算放大器的该输出端与该输入端之间。
该噪声消除电路运作方法包含下列步骤：(a)当该噪声消除电路运作于第一相位时，导通该第一开关及该第二开关且不导通该第三开关至该第十四开关；(b)当该噪声消除电路运作于第二相位时，导通该第三开关、该第四开关、该第五开关、该第八开关、该第九开关、该第十二开关、该第十三开关及该第十四开关且不导通该第一开关、该第二开关、该第六开关、该第七开关、该第十开关及该第十一开关；(c)当该噪声消除电路运作于第三相位时，导通该第一开关及该第二开关且不导通该第三开关至该第十四开关；以及(d)当该噪声消除电路运作于第四相位时，导通该第三开关、该第四开关、该第五开关、该第七开关、该第十开关、该第十二开关、该第十三开关及该第十四开关导通且不导通该第一开关、该第二开关、该第六开关、该第八开关、该第九开关及该第十一开关。
于一实施例中，当该噪声消除电路运作于该第一相位时，该第一输入信号及该第二输入信号均具有一第一电压，该第一反馈电容、该第一并联电容、该第二反馈电容及该第二并联电容均充电至该第一电压，该第一电压大于该参考电压。
于一实施例中，当该噪声消除电路运作于该第二相位时，该第一输出信号及该第二输出信号均为差动信号。
于一实施例中，当该噪声消除电路运作于该第三相位时，该第一输入信号具有该第一电压且该第二输入信号具有一第二电压，该第一反馈电容及该第一并联电容充电至该第一电压且该第二反馈电容及该第二并联电容充电至该第二电压，该第二电压小于该参考电压且该参考电压为该第一电压与该第二电压的平均值。
于一实施例中，当该噪声消除电路运作于该第四相位时，该第一输出信号及该第二输出信号均为单端信号。
于一实施例中，该噪声消除电路应用于电容式触控感测的噪声消除，以提升电容式触控感测的精确度。
相较于现有技术，根据本发明的噪声消除电路利用差动结构消除噪声，并通过信号调变机制调变回单端通道改变量，不仅可有效降低外部环境噪声，也可避免系统处理复杂度增加，故可大幅改善现有技术的缺点，本发明的噪声消除电路可应用于电容式触控感测的噪声消除，以有效提升电容式触控感测的精确度。
关于本发明的优点与精神可以通过以下的发明详述及所附附图得到进一步的了解。
附图说明
图1为传统的放大反馈电容机制的示意图。
图2为传统的电流镜机制的示意图。
图3为传统的差动机制的示意图。
图4为根据本发明的一较佳具体实施例中的噪声消除电路的示意图。
图5为在无外部噪声的情况下，第一并联电容Cp1与第二并联电容Cp2均等于10P时的模拟结果。
图6为在无外部噪声的情况下，第一并联电容Cp1等于8p且第二并联电容Cp2等于10P时的模拟结果。
图7为在有外部斜波(Ramp)噪声的情况下，第一并联电容Cp1与第二并联电容Cp2均等于10P时的模拟结果。
图8为在有外部正弦(Sine)噪声的情况下，第一并联电容Cp1与第二并联电容Cp2均等于10P时的模拟结果。
图9为根据本发明的另一较佳具体实施例中的噪声消除电路运作方法的流程图。
主要元件符号说明：
S10～S16：步骤
1、2、3、4：噪声消除电路
10、20、30：运算放大器
22：电流传送器
Vn：噪声电压
Cp：并联电容
Cm：电容
Cf：反馈电容
IN：输入电流
α：比例
Vout：单端输出信号
Voutp、Voutn：差动输出信号
41：第一模拟缓冲器
42：第二模拟缓冲器
43：第一电流传送器
44：第二电流传送器
45：第一运算放大器
450：输出端
46：第二运算放大器
460：输出端
Cf1：第一反馈电容
Cf2：第二反馈电容
Cp1：第一并联电容
Cp2：第二并联电容
Cs1：第一串联电容
Cs2：第二串联电容
SW1～SW14：第一开关～第十四开关
Vin1：第一输入信号
Vin2：第二输入信号
VREF：参考电压
Vn1：第一噪声电压
Vn2：第二噪声电压
Vout1：第一输出信号
Vout2：第二输出信号
+I：正电流
-I：负电流
X1：第一输入端
Y1：第二输入端
X2：第三输入端
Y2：第四输入端
+Z1、-Z1：第一对输出端
+Z2、-Z2：第二对输出端
+Z3、-Z3：第三对输出端
+Z4、-Z4：第四对输出端
+、-：输入端
PH1～PH4：第一相位～第四相位
t0～t9：时间
具体实施方式
根据本发明的一具体实施例为一种噪声消除电路。于此实施例中，噪声消除电路可应用于电容式触控感测，例如自电容触控感测的噪声消除，以提升触控感测的精确度，但不以此为限。
请参照图4，图4为此实施例中的噪声消除电路的示意图。如图4所示，噪声消除电路4包含第一开关SW1～第十四开关SW14、第一模拟缓冲器41、第二模拟缓冲器42、第一电流传送器43、第二电流传送器44、第一运算放大器45、第二运算放大器46、第一反馈电容Cf1、第二反馈电容Cf2、第一并联电容Cp1、第二并联电容Cp2、第一串联电容Cs1及第二串联电容Cs2。
第一模拟缓冲器41接收第一输入信号Vin1且第二模拟缓冲器42接收第二输入信号Vin2。第一开关SW1耦接第一模拟缓冲器41且第二开关SW2耦接第二模拟缓冲器42。第一反馈电容Cf1耦接于第一开关SW1与接地端之间且第二反馈电容Cf2耦接于第二开关SW2与接地端之间。第一并联电容Cp1耦接于第一开关SW1与第一噪声电压Vn1之间且第二并联电容Cp2耦接于第二开关SW2与第二噪声电压Vn2之间。第三开关SW3分别耦接第一开关SW1、第一反馈电容Cf1及第一并联电容Cp1且第四开关SW4分别耦接第二开关SW2、第二反馈电容Cf2及第二并联电容Cp2。
第一电流传送器43具有第一输入端X1、第二输入端Y1、第一对输出端+Z1与-Z1以及第二对输出端+Z2与-Z2。第一输入端X1耦接第三开关SW3且第二输入端Y1耦接参考电压VREF。第二电流传送器44具有第三输入端X2、第四输入端Y2、第三对输出端+Z3与-Z3以及第四对输出端+Z4与-Z4。第三输入端X2耦接第四开关SW4且第四输入端Y2耦接参考电压VREF。
第五开关SW5及第六开关SW6分别耦接第一对输出端+Z1与-Z1。第七开关SW7及第八开关SW8分别耦接第二对输出端+Z2与-Z2。第九开关SW9及第十开关SW10分别耦接第三对输出端+Z3与-Z3。第十一开关SW11及第十二开关SW12分别耦接第四对输出端+Z4与-Z4。
第一运算放大器45的输入端-分别耦接至第五开关SW5、第六开关SW6、第十一开关SW11及第十二开关SW12。第一运算放大器45的另一输入端+耦接参考电压VREF。第一运算放大器45的第一输出端450输出第一输出信号Vout1。第十三开关SW13耦接于第一运算放大器45的输入端-与第十一开关SW11及第十二开关SW12之间。
第二运算放大器46的输入端-分别耦接至第七开关SW7、第八开关SW8、第九开关SW9及第十开关SW10。第二运算放大器46的另一输入端+耦接参考电压VREF。第二运算放大器46的第二输出端460输出第二输出信号Vout2。第十四开关SW14耦接于第二运算放大器46的输入端-与第七开关SW7及第八开关SW8之间。第一串联电容Cs1耦接于第一运算放大器45的第一输出端450与输入端-之间且第二串联电容Cs2耦接于第二运算放大器46的第二输出端460与输入端-之间。
于此实施例中，噪声消除电路4可运作于第一相位、第二相位、第三相位及第四相位，分别说明如下：
当噪声消除电路4运作于第一相位时，第一开关SW1及第二开关SW2导通且第三开关SW3至第十四开关SW14不导通，第一输入信号Vin1及第二输入信号Vin2均具有第一电压VH，第一反馈电容Cf1、第一并联电容Cp1、第二反馈电容Cf2及第二并联电容Cp2均充电至第一电压VH，其中第一电压VH大于参考电压VREF。
当噪声消除电路4运作于第二相位时，第三开关SW3、第四开关SW4、第五开关SW5、第八开关SW8、第九开关SW9、第十二开关SW12、第十三开关SW13及第十四开关SW14导通且第一开关SW1、第二开关SW2、第六开关SW6、第七开关SW7、第十开关SW10及第十一开关SW11不导通。此时，第一输出信号Vout1及第二输出信号Vout2均为差动输出信号。
由于第三开关SW3导通，于第一相位时进行充电的第一反馈电容Cf1及第一并联电容Cp1所储存的电荷通过导通的第三开关SW3流向第一电流传送器43的第一输入端X1，使得第一输入端X1接收到正电流+I。由于第五开关SW5及第八开关SW8导通，第一电流传送器43的第一对输出端+Z1及-Z1中的输出端+Z1会输出正电流+I至第一运算放大器45的输入端-且第一电流传送器43的第二对输出端+Z2及-Z2中的输出端-Z2会输出负电流-I至第二运算放大器46的输入端-。
同理，由于第四开关SW4导通，于第一相位时进行充电的第二反馈电容Cf2及第二并联电容Cp2所储存的电荷通过导通的第四开关SW4流向第二电流传送器44的第三输入端X2，使得第三输入端X2接收到正电流+I。由于第九开关SW9及第十二开关SW12导通，第二电流传送器44的第三对输出端+Z3及-Z3中的输出端+Z3会输出正电流+I至第二运算放大器46的输入端-且第二电流传送器44的第四对输出端+Z4及-Z4中的输出端-Z4会输出负电流-I至第一运算放大器45的输入端-。
举例而言，假设噪声消除电路4运作于第二相位时的第一输出信号Vout1及第二输出信号Vout2分别为Vout1a及Vout2a，则Vout1a＝{(VH-VREF)*(Cp1-Cp2+Cf1-Cf2)/Cf}+(Vn1*Cp1/Cs)
-(Vn2*Cp2/Cs)-----------------------------------------公式1
Vout2a＝{(VH-VREF)*(Cp2-Cp1+Cf2-Cf1)/Cf}+(Vn2*Cp2/Cs)
-(Vn1*Cp1/Cs)-----------------------------------------公式2
当噪声消除电路4运作于第三相位时，第一开关SW1及第二开关SW2导通且第三开关SW3～第十四开关SW14不导通，第一输入信号Vin1具有第一电压VH且第二输入信号Vin2具有第二电压VL，其中第二电压VL小于参考电压VREF且参考电压VREF为第一电压VH与第二电压VL的平均值。第一反馈电容Cf1及第一并联电容Cp1充电至第一电压VH且第二反馈电容Cf2及第二并联电容Cp2充电至第二电压VL。
当噪声消除电路4运作于第四相位时，第三开关SW3、第四开关SW4、第五开关SW5、第七开关SW7、第十开关SW10、第十二开关SW12、第十三开关SW13及第十四开关SW14导通且第一开关SW1、第二开关SW2、第六开关SW6、第八开关SW8、第九开关SW9及第十一开关SW11不导通。此时，第一输出信号Vout1及第二输出信号Vout2均为单端输出信号。
由于第三开关SW3导通，于第三相位时进行充电的第一反馈电容Cf1及第一并联电容Cp1所储存的电荷通过导通的第三开关SW3流向第一电流传送器43的第一输入端X1，使得第一输入端X1接收到正电流+I。由于第五开关SW5及第七开关SW7导通，第一电流传送器43的第一对输出端+Z1及-Z1中的输出端+Z1会输出正电流+I至第一运算放大器45的输入端-且第一电流传送器43的第二对输出端+Z2及-Z2中的输出端+Z2会输出正电流+I至第二运算放大器46的输入端-。
同理，由于第四开关SW4导通，于第三相位时进行充电的第二反馈电容Cf2及第二并联电容Cp2所储存的电荷通过导通的第四开关SW4流向第二电流传送器44的第三输入端X2，使得第三输入端X2接收到正电流+I。由于第十开关SW10及第十二开关SW12导通，第二电流传送器44的第三对输出端+Z3及-Z3中的输出端-Z3会输出负电流-I至第二运算放大器46的输入端-且第二电流传送器44的第四对输出端+Z4及-Z4中的输出端-Z4会输出负电流-I至第一运算放大器45的输入端-。
举例而言，假设噪声消除电路4运作于第四相位时的第一输出信号Vout1及第二输出信号Vout2分别为Vout1b及Vout2b，则Vout1b
＝Vout1a+{(VH-VREF)*(Cp1+Cp2+Cf1+Cf2)/Cf}+(Vn1*Cp1/Cs)-(Vn2*Cp2/Cs)
＝2(VH-VREF)(Cp1+Cf1)+2(Vn1*Cp1/Cs)-2(Vn2*Cp2/Cs)------公式3
Vout2b＝Vout2a+{(VH-VREF)*(Cp1+Cp2+Cf1+Cf2)/Cf}+(Vn2*Cp2/Cs)-(Vn1*Cp1/Cs)
＝2(VH-VREF)(Cp2+Cf2)+2(Vn2*Cp2/Cs)-2(Vn1*Cp1/Cs)------公式4
假设第一噪声电压Vn1与第二噪声电压Vn2大致相等且第一并联电容Cp1与第二并联电容Cp2大致相等，则根据公式3及公式4可分别得到下列公式5及公式6：
Vout1b＝2(VH-VREF)*(Cp1+Cf1)---------------------------------公式5
Vout2b＝2(VH-VREF)*(Cp2+Cf2)---------------------------------公式6
假设S1及S2分别代表第一通道及第二通道的输入信号且N1及N2分别代表第一通道及第二通道的噪声，若N1与N2大致相等，则当噪声消除电路4运作于第二相位时的第一输出信号Vout1及第二输出信号Vout2分别为差动输出信号Vout1a及Vout2a：
Vout1a＝(S1+N1)-(S2+N2)～(S1-S2)-----------------------------公式7
Vout2a＝(S2+N2)-(S1+N1)～(S2-S1)-----------------------------公式8
当噪声消除电路4运作于第四相位时的第一输出信号Vout1及第二输出信号Vout2分别为单端输出信号Vout1b及Vout2b：
Vout1b＝Vout1a+[(S1+N1)-(-S2+N2)]～(S1-S2)+(S1+S2)
＝2S1--------------------------------------------------------公式9
Vout2b＝Vout2a+[-(-S2+N2)+(S1+N1)]～(S2-S1)+(S2+S1)
＝2S2-------------------------------------------------------公式10
因此，经过适当的控制信号选择(例如调变及解调变)后，可得到输出端呈现的是单端输出信号的改变量并可有效消除共模噪声。需说明的是，本发明并不以上述实施例所述的临近通道或两个通道为限，也可适用于两个以上的通道的噪声消除。
接下来，请分别参照图5至图8。
图5为在无外部噪声的情况下，第一并联电容Cp1与第二并联电容Cp2均等于10P时的模拟结果。如图5所示，在无外部噪声的情况下，当噪声消除电路4运作于第一相位PH1时(例如时间t0～t1)，单端输出信号Vout维持其电压不变；当噪声消除电路4从第一相位PH1切换至第二相位PH2时(例如时间t1)，单端输出信号Vout的电压下降；当噪声消除电路4运作于第二相位时(例如时间t1～t2)，单端输出信号Vout维持其电压不变；当噪声消除电路4从第二相位PH2切换至第三相位PH3时(例如时间t2)，单端输出信号Vout维持其电压不变；当噪声消除电路4运作于第三相位PH3时(例如时间t2～t3)，单端输出信号Vout维持其电压不变；当噪声消除电路4从第三相位PH3切换至第四相位PH4时(例如时间t3)，单端输出信号Vout的电压下降；当噪声消除电路4运作于第四相位时(例如时间t3～t4)，单端输出信号Vout维持其电压不变；当噪声消除电路4从第四相位PH4切换回第一相位PH1时(例如时间t4)，单端输出信号Vout维持其电压不变。至于第一输出信号Vout1及第二输出信号Vout2的电压则会在噪声消除电路4从第三相位PH3切换至第四相位PH4时(例如时间t3)下降，其余时间均维持其电压不变。其余可依此类推，于此不另行赘述。
图6为在无外部噪声的情况下，第一并联电容Cp1等于8p且第二并联电容Cp2等于10P时的模拟结果。图6与图5类似，差别仅在于因为第一并联电容Cp1与第二并联电容Cp2的差异而导致第一输出信号Vout1及第二输出信号Vout2的曲线稍有波动，但影响不大。
图7为在有外部斜波(Ramp)噪声的情况下，第一并联电容Cp1与第二并联电容Cp2均等于10P时的模拟结果，其中实线与虚线分别表示有外部噪声与无外部噪声的模拟结果。如图7所示，在外部噪声Vn为斜波形式的情况下，当噪声消除电路4从第一相位PH1切换至第二相位PH2(例如时间t1)以及从第三相位PH3切换至第四相位PH4(例如时间t3)时，单端输出信号Vout的电压明显下降，其余时间大致维持其电压不变；第一输出信号Vout1及第二输出信号Vout2的电压则会在噪声消除电路4从第三相位PH3切换至第四相位PH4时(例如时间t3)明显下降，其余时间大致维持其电压不变。其余可依此类推，于此不另行赘述。
图8为在有外部正弦(Sine)噪声的情况下，第一并联电容Cp1与第二并联电容Cp2均等于10P时的模拟结果，其中实线与虚线分别表示有外部噪声与无外部噪声的模拟结果。如图8所示，在外部噪声Vn为正弦波形式的情况下，当噪声消除电路4从第一相位PH1切换至第二相位PH2(例如时间t1)以及从第三相位PH3切换至第四相位PH4(例如时间t3)时，单端输出信号Vout的电压明显下降，其余时间单端输出信号Vout的电压会随时间略微下降；第一输出信号Vout1及第二输出信号Vout2的电压则在噪声消除电路4从第三相位PH3切换至第四相位PH4时(例如时间t3)下降，其余时间大致维持其电压不变。其余可依此类推，于此不另行赘述。
根据本发明的另一具体实施例为一种噪声消除电路运作方法。于此实施例中，噪声消除电路运作方法用以运作噪声消除电路。噪声消除电路包含第一开关至第十四开关、第一模拟缓冲器、第一反馈电容、第一并联电容、第二模拟缓冲器、第二反馈电容、第二并联电容、第一电流传送器、第二电流传送器、第一运算放大器、第一串联电容、第二运算放大器及第二串联电容。
第一模拟缓冲器接收第一输入信号且第二模拟缓冲器接收第二输入信号。第一开关耦接第一模拟缓冲器且第二开关耦接第二模拟缓冲器。第一反馈电容耦接于第一开关与接地端之间且第二反馈电容耦接于第二开关与接地端之间。第一并联电容耦接于第一开关与第一噪声电压之间且第二并联电容耦接于第二开关与第二噪声电压之间。第三开关分别耦接第一开关、第一反馈电容及第一并联电容且第四开关分别耦接第二开关、第二反馈电容及第二并联电容。
第一电流传送器具有第一输入端、第二输入端、第一对输出端及第二对输出端。第一输入端耦接第三开关且第二输入端耦接参考电压。第二电流传送器具有第三输入端、第四输入端、第三对输出端及第四对输出端。第三输入端耦接第四开关且第四输入端耦接参考电压。第五开关及第六开关耦接第一对输出端。第七开关及第八开关耦接第二对输出端。第九开关及第十开关耦接第三对输出端。第十一开关及第十二开关耦接第四对输出端。
第一运算放大器的输入端分别耦接至第五开关、第六开关、第十一开关及第十二开关、其另一输入端耦接参考电压且其输出端输出第一输出信号。第十三开关耦接于第一运算放大器的输入端与第十一开关及第十二开关之间。第二运算放大器的输入端分别耦接至第七开关、第八开关、第九开关及第十开关、其另一输入端耦接参考电压且其输出端输出第二输出信号。第十四开关耦接于第二运算放大器的输入端与第七开关及第八开关之间。第一串联电容耦接于第一运算放大器的输出端与输入端之间且第二串联电容耦接于第二运算放大器的输出端与输入端之间。
请参照图9，图9为此实施例中的噪声消除电路运作方法的流程图。
如图9所示，噪声消除电路运作方法可包含下列步骤：
步骤S10：当噪声消除电路运作于第一相位时，导通第一开关及第二开关且不导通第三开关至第十四开关；
步骤S12：当噪声消除电路运作于第二相位时，导通第三开关、第四开关、第五开关、第八开关、第九开关、第十二开关、第十三开关及第十四开关且不导通第一开关、第二开关、第六开关、第七开关、第十开关及第十一开关；
步骤S14：当噪声消除电路运作于第三相位时，导通第一开关及第二开关且不导通第三开关至第十四开关；以及
步骤S16：当噪声消除电路运作于第四相位时，导通第三开关、第四开关、第五开关、第七开关、第十开关、第十二开关、第十三开关及第十四开关导通且不导通第一开关、第二开关、第六开关、第八开关、第九开关及第十一开关。
于实际应用中，噪声消除电路可应用于电容式触控感测的噪声消除，以提升触控感测的精确度，但不以此为限。
当噪声消除电路运作于第一相位时，第一输入信号及第二输入信号均具有第一电压，其中第一电压大于参考电压，且第一反馈电容、第一并联电容、第二反馈电容及第二并联电容均充电至第一电压。当噪声消除电路运作于第二相位时，第一输出信号及第二输出信号均为差动信号。
当噪声消除电路运作于第三相位时，第一输入信号具有第一电压且第二输入信号具有第二电压，其中第二电压小于参考电压且参考电压为第一电压与第二电压的平均值。第一反馈电容及第一并联电容充电至第一电压且第二反馈电容及第二并联电容充电至第二电压。当噪声消除电路运作于第四相位时，第一输出信号及第二输出信号均为单端信号。
相较于现有技术，根据本发明的噪声消除电路利用差动结构消除噪声，并通过信号调变机制调变回单端通道改变量，不仅可有效降低外部环境噪声，也可避免系统处理复杂度增加，故可大幅改善现有技术的缺点，本发明的噪声消除电路可应用于电容式触控感测的噪声消除，并有效提升触控感测的精确度。
通过以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (12)

1.一种噪声消除电路，其特征在于，包含：
一第一模拟缓冲器，接收一第一输入信号；
一第一开关，耦接该第一模拟缓冲器；
一第一反馈电容，耦接于该第一开关与接地端之间；
一第一并联电容，耦接于该第一开关与一第一噪声电压之间；
一第二模拟缓冲器，接收一第二输入信号；
一第二开关，耦接该第二模拟缓冲器；
一第二反馈电容，耦接于该第二开关与接地端之间；
一第二并联电容，耦接于该第二开关与一第二噪声电压之间；
一第三开关，分别耦接该第一开关、该第一反馈电容及该第一并联电容；
一第一电流传送器，具有一第一输入端、一第二输入端、一第一对输出端及一第二对输出端，该第一输入端耦接该第三开关且该第二输入端耦接一参考电压；
一第四开关，分别耦接该第二开关、该第二反馈电容及该第二并联电容；
一第二电流传送器，具有一第三输入端、一第四输入端、一第三对输出端及一第四对输出端，该第三输入端耦接该第四开关且该第四输入端耦接该参考电压；
一第五开关及一第六开关，耦接该第一对输出端；
一第七开关及一第八开关，耦接该第二对输出端；
一第九开关及一第十开关，耦接该第三对输出端；
一第十一开关及一第十二开关，耦接该第四对输出端；
一第一运算放大器，其一输入端分别耦接至该第五开关、该第六开关、该第十一开关及该第十二开关、其另一输入端耦接该参考电压且其一输出端输出一第一输出信号；
一第一串联电容，耦接于该第一运算放大器的该输出端与该输入端之间；
一第十三开关，耦接于该第一运算放大器的该输入端与该第十一开关及该第十二开关之间；
一第二运算放大器，其一输入端分别耦接至该第七开关、该第八开关、该第九开关及该第十开关、其另一输入端耦接该参考电压且其一输出端输出一第二输出信号；
一第二串联电容，耦接于该第二运算放大器的该输出端与该输入端之间；以及
一第十四开关，耦接于该第二运算放大器的该输入端与该第七开关及该第八开关之间。
2.根据权利要求1所述的噪声消除电路，其特征在于，当该噪声消除电路运作于一第一相位时，该第一开关及该第二开关导通且该第三开关至该第十四开关不导通，该第一输入信号及该第二输入信号均具有一第一电压，该第一反馈电容、该第一并联电容、该第二反馈电容及该第二并联电容均充电至该第一电压，该第一电压大于该参考电压。
3.根据权利要求2所述的噪声消除电路，其特征在于，当该噪声消除电路运作于一第二相位时，该第三开关、该第四开关、该第五开关、该第八开关、该第九开关、该第十二开关、该第十三开关及该第十四开关导通且该第一开关、该第二开关、该第六开关、该第七开关、该第十开关及该第十一开关不导通，该第一输出信号及该第二输出信号均为差动信号。
4.根据权利要求3所述的噪声消除电路，其特征在于，当该噪声消除电路运作于一第三相位时，该第一开关及该第二开关导通且该第三开关至该第十四开关不导通，该第一输入信号具有该第一电压且该第二输入信号具有一第二电压，该第一反馈电容及该第一并联电容充电至该第一电压且该第二反馈电容及该第二并联电容充电至该第二电压，该第二电压小于该参考电压且该参考电压为该第一电压与该第二电压的平均值。
5.根据权利要求4所述的噪声消除电路，其特征在于，当该噪声消除电路运作于一第四相位时，该第三开关、该第四开关、该第五开关、该第七开关、该第十开关、该第十二开关、该第十三开关及该第十四开关导通且该第一开关、该第二开关、该第六开关、该第八开关、该第九开关及该第十一开关不导通，该第一输出信号及该第二输出信号均为单端信号。
6.根据权利要求1所述的噪声消除电路，其特征在于，该噪声消除电路应用于电容式触控感测的噪声消除，以提升电容式触控感测的精确度。
7.一种噪声消除电路运作方法，用以运作一噪声消除电路，其特征在于，该噪声消除电路包含一第一开关至一第十四开关、一第一模拟缓冲器、一第一反馈电容、一第一并联电容、一第二模拟缓冲器、一第二反馈电容、一第二并联电容、一第一电流传送器、一第二电流传送器、一第一运算放大器、一第一串联电容、一第二运算放大器及一第二串联电容，该第一模拟缓冲器接收一第一输入信号且该第二模拟缓冲器接收一第二输入信号，该第一开关耦接该第一模拟缓冲器且该第二开关耦接该第二模拟缓冲器，该第一反馈电容耦接于该第一开关与接地端之间且该第二反馈电容耦接于该第二开关与接地端之间，该第一并联电容耦接于该第一开关与一第一噪声电压之间且该第二并联电容耦接于该第二开关与一第二噪声电压之间，该第三开关分别耦接该第一开关、该第一反馈电容及该第一并联电容且该第四开关分别耦接该第二开关、该第二反馈电容及该第二并联电容，该第一电流传送器具有一第一输入端、一第二输入端、一第一对输出端及一第二对输出端，该第一输入端耦接该第三开关且该第二输入端耦接一参考电压，该第二电流传送器具有一第三输入端、一第四输入端、一第三对输出端及一第四对输出端，该第三输入端耦接该第四开关且该第四输入端耦接该参考电压，该第五开关及该第六开关耦接该第一对输出端，该第七开关及该第八开关耦接该第二对输出端，该第九开关及该第十开关耦接该第三对输出端，该第十一开关及该第十二开关耦接该第四对输出端，该第一运算放大器的一输入端分别耦接至该第五开关、该第六开关、该第十一开关及该第十二开关、其另一输入端耦接该参考电压且其一输出端输出一第一输出信号，该第十三开关耦接于该第一运算放大器的该输入端与该第十一开关及该第十二开关之间，该第二运算放大器的一输入端分别耦接至该第七开关、该第八开关、该第九开关及该第十开关、其另一输入端耦接该参考电压且其一输出端输出一第二输出信号，该第十四开关耦接于该第二运算放大器的该输入端与该第七开关及该第八开关之间，该第一串联电容耦接于该第一运算放大器的该输出端与该输入端之间且该第二串联电容耦接于该第二运算放大器的该输出端与该输入端之间，该噪声消除电路运作方法包含下列步骤：
(a)当该噪声消除电路运作于一第一相位时，导通该第一开关及该第二开关且不导通该第三开关至该第十四开关；
(b)当该噪声消除电路运作于一第二相位时，导通该第三开关、该第四开关、该第五开关、该第八开关、该第九开关、该第十二开关、该第十三开关及该第十四开关且不导通该第一开关、该第二开关、该第六开关、该第七开关、该第十开关及该第十一开关；
(c)当该噪声消除电路运作于一第三相位时，导通该第一开关及该第二开关且不导通该第三开关至该第十四开关；以及
(d)当该噪声消除电路运作于一第四相位时，导通该第三开关、该第四开关、该第五开关、该第七开关、该第十开关、该第十二开关、该第十三开关及该第十四开关导通且不导通该第一开关、该第二开关、该第六开关、该第八开关、该第九开关及该第十一开关。
8.根据权利要求7所述的噪声消除电路运作方法，其特征在于，当该噪声消除电路运作于该第一相位时，该第一输入信号及该第二输入信号均具有一第一电压，该第一反馈电容、该第一并联电容、该第二反馈电容及该第二并联电容均充电至该第一电压，该第一电压大于该参考电压。
9.根据权利要求7所述的噪声消除电路运作方法，其特征在于，当该噪声消除电路运作于该第二相位时，该第一输出信号及该第二输出信号均为差动信号。
10.根据权利要求7所述的噪声消除电路运作方法，其特征在于，当该噪声消除电路运作于该第三相位时，该第一输入信号具有该第一电压且该第二输入信号具有一第二电压，该第一反馈电容及该第一并联电容充电至该第一电压且该第二反馈电容及该第二并联电容充电至该第二电压，该第二电压小于该参考电压且该参考电压为该第一电压与该第二电压的平均值。
11.根据权利要求7所述的噪声消除电路运作方法，其特征在于，当该噪声消除电路运作于该第四相位时，该第一输出信号及该第二输出信号均为单端信号。
12.根据权利要求7所述的噪声消除电路运作方法，其特征在于，该噪声消除电路应用于电容式触控感测的噪声消除，以提升电容式触控感测的精确度。
CN201910096486.6A 2019-01-08 2019-01-31 噪声消除电路及其运作方法 Active CN111414092B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108100754 2019-01-08
TW108100754A TWI695300B (zh) 2019-01-08 2019-01-08 雜訊消除電路及其運作方法

Publications (2)

Publication Number Publication Date
CN111414092A true CN111414092A (zh) 2020-07-14
CN111414092B CN111414092B (zh) 2023-04-11

Family

ID=71403913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910096486.6A Active CN111414092B (zh) 2019-01-08 2019-01-31 噪声消除电路及其运作方法

Country Status (3)

Country Link
US (1) US20200220544A1 (zh)
CN (1) CN111414092B (zh)
TW (1) TWI695300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243532A1 (zh) * 2020-06-02 2021-12-09 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备
KR102449239B1 (ko) * 2021-03-24 2022-09-29 주식회사 지니틱스 싱글엔드 누적연산증폭기를 이용한 터치입력 감지장치
KR102440297B1 (ko) * 2021-04-12 2022-09-06 주식회사 지니틱스 노이즈 필터를 갖는 단일 누적연산증폭기를 이용한 정전용량 감지장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051421A1 (en) * 2007-04-23 2009-02-26 Qualcomm Incorporated Switched capacitor integration and summing circuits
US20100259430A1 (en) * 2009-04-13 2010-10-14 Kabushiki Kaisha Toshiba Power-supply-noise cancelling circuit and solid-state imaging device
CN102253771A (zh) * 2010-05-20 2011-11-23 义隆电子股份有限公司 电容式触控面板的感测单元、感测电路及感测方法
CN106561068A (zh) * 2015-10-02 2017-04-12 德克萨斯仪器股份有限公司 用于光电体积描记系统的发送器架构
US20170131838A1 (en) * 2015-11-06 2017-05-11 Industrial Technology Research Institute Touch control apparatus and noise compensating circuit and method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI397843B (zh) * 2009-10-30 2013-06-01 Orise Technology Co Ltd 用於觸控面板之偵測電路
US10296137B2 (en) * 2012-09-17 2019-05-21 Silicon Works Co., Ltd. Control circuit and noise removing method for touch screen
KR101444580B1 (ko) * 2013-02-13 2014-09-25 삼성전기주식회사 정전용량 감지 장치 및 터치 스크린 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051421A1 (en) * 2007-04-23 2009-02-26 Qualcomm Incorporated Switched capacitor integration and summing circuits
US20100259430A1 (en) * 2009-04-13 2010-10-14 Kabushiki Kaisha Toshiba Power-supply-noise cancelling circuit and solid-state imaging device
CN102253771A (zh) * 2010-05-20 2011-11-23 义隆电子股份有限公司 电容式触控面板的感测单元、感测电路及感测方法
CN106561068A (zh) * 2015-10-02 2017-04-12 德克萨斯仪器股份有限公司 用于光电体积描记系统的发送器架构
US20170131838A1 (en) * 2015-11-06 2017-05-11 Industrial Technology Research Institute Touch control apparatus and noise compensating circuit and method thereof

Also Published As

Publication number Publication date
CN111414092B (zh) 2023-04-11
US20200220544A1 (en) 2020-07-09
TWI695300B (zh) 2020-06-01
TW202026831A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
CN111414092B (zh) 噪声消除电路及其运作方法
US9667194B2 (en) Differential switched capacitor circuits having voltage amplifiers, and associated methods
JP4694687B2 (ja) サンプル・ホールド回路およびａ／ｄ変換器
US20010005163A1 (en) Semiconductor integrated circuit
US5381053A (en) Voltage comparator circuit capable of avoiding erroneous operation
US20060125674A1 (en) Efficient Amplifier Sharing in a Multi-stage Analog to Digital Converter
JPH06120827A (ja) Ａ／ｄ変換器
EP1315290B1 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US10312925B1 (en) Multiplying DAC of pipelined ADC
US20070120595A1 (en) Increasing the common mode range of a circuit
US20020196054A1 (en) Voltage comparing circuit
US6922163B2 (en) Semiconductor integrated circuit
US6404262B1 (en) Switched capacitor integrator using unity gain buffers
JP7159634B2 (ja) コンパレータ及びａｄ変換器
KR100937437B1 (ko) 정착시간 최소화를 위한 스위치드-캐패시터 구조의 이득증폭기
JPH0983316A (ja) コンパレータおよびアナログ−デジタル変換回路
US7009442B2 (en) Linear multiplier circuit
JP2004194201A (ja) 集積回路及びａ／ｄ変換回路
US10311962B2 (en) Differential sampling circuit
US11984891B2 (en) Driving circuit and signal converting circuit
US20240053387A1 (en) Ultra-low-power front end for beyond-the-rails voltage sensing
CN111446946B (zh) 一种单端输出的低噪声全差分开关电容滤波器
JP7183724B2 (ja) Ｄ／ａ変換回路およびａ／ｄ変換回路
US20230308110A1 (en) Comparator-based switched-capacitor circuit
JPH04293306A (ja) 増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant