JP7159634B2 - コンパレータ及びad変換器 - Google Patents
コンパレータ及びad変換器 Download PDFInfo
- Publication number
- JP7159634B2 JP7159634B2 JP2018115266A JP2018115266A JP7159634B2 JP 7159634 B2 JP7159634 B2 JP 7159634B2 JP 2018115266 A JP2018115266 A JP 2018115266A JP 2018115266 A JP2018115266 A JP 2018115266A JP 7159634 B2 JP7159634 B2 JP 7159634B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- analog potential
- transistors
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
以下に図面を参照して、第一の実施形態について説明する。図1は、第一の実施形態のアナログ-デジタル変換器を説明する図である。
言い換えれば、トランジスタM3は、トランジスタM1、M2にアナログ電位が印加されている期間、トランジスタM1、M2のドレイン-ソース間を短絡させるトランジスタである。
以下に図面を参照して第二の実施形態について説明する。第二の実施形態では、コンパレータが複数のプリアンプを有する点が、第一の実施形態と相違する。よって、以下の第二の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。
以下に図面を参照して第三の実施形態について説明する。第三の実施形態では、コンパレータの一方の入力端子に分割された基準電位が印加される点が、第一の実施形態と相違する。よって、以下の第三の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号を付与し、その説明を省略する。
以下に図面を参照して第四の実施形態について説明する。第四の実施形態では、トランジスタM3は有しておらず、スイッチSW1、SW2がオンされているサンプリング期間の間、接続点Aの電位をトランジスタM4がオフされる点が第一の実施形態と相違する。以下の第四の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態と同様の機能構成を有するものには、第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
R′={(R1+RM1)×(R2+RM2)}/(R1+R2+RM1+RM2) 式(1)
また、接続点Aの電位VAは、以下の式(2)によって示される。尚、式(2)において、RM4は、トランジスタM4の抵抗である。
このように、本実施形態では、スイッチSW1、SW2をオンさせるサンプリング期間において、トランジスタM4のゲートに接地電位を印加することで、接続点Aの電位をほぼ電源電位VDDとすることができる。つまり、本実施形態では、サンプリング期間において、トランジスタM1、M2のドレイン-ソース間電圧をほぼ0Vとすることができる。
200、200A コンパレータ
210、210A プリアンプ
220 比較回路
300、400 容量DA変換器
500 制御回路
Claims (9)
- 少なくとも何れか一方の入力トランジスタに、入力アナログ電位が印加される第一及び第二のトランジスタと、前記入力アナログ電位が印加される期間、前記第一及び第二のトランジスタのドレイン-ソース間を短絡させる第三のトランジスタと、を有する第一の回路と、
前記第一の回路から前記入力アナログ電位に基づいて出力される第一の出力アナログ電位と第二の出力アナログ電位との大小関係を示す信号を出力する第二の回路と、を有し、
前記第一及び第二のトランジスタのドレインは、それぞれ抵抗を介して電源と接続され、前記第一及び第二のトランジスタのソースは、前記第三のトランジスタのドレインと接続され、前記第三のトランジスタのソースは前記電源と接続される、コンパレータ。 - 前記入力アナログ電位は第一の入力アナログ電位と第二の入力アナログ電位を含み、
前記第一の回路は、
前記第一のトランジスタと、前記第二のトランジスタの一方のゲートに、前記第一の入力アナログ電位が印加され、他方のゲートに、前記第二の入力アナログ電位が印加される差動アンプである、請求項1記載のコンパレータ。 - 前記第一のトランジスタと前記第二のトランジスタのうち、一方のトランジスタのゲートに前記入力アナログ電位が印加され、他方のトランジスタのゲートに、基準電位が印加される、請求項1記載のコンパレータ。
- 前記第一の回路は、
前記第一、第二及び第三のトランジスタを有し、前記第一の出力アナログ電位と前記第二の出力アナログ電位とを出力する第一のアンプと、
前記第一のアンプの後段に設けられ、前記第一の出力アナログ電位と前記第二の出力アナログ電位とを増幅し、増幅された前記第一の出力アナログ電位と前記第二の出力アナログ電位を前記第二の回路に出力する第二のアンプと、
を有する、請求項1乃至3の何れか一項に記載のコンパレータ。 - 前記第三のトランジスタは、
前記第一及び第二のトランジスタのソースと電源との間に接続されており、
前記入力アナログ電位が印加される期間はオンされて、前記第一及び第二のトランジスタのソース電位を電源電位とし、
前記入力アナログ電位が印加されない期間はオフされる、請求項1乃至4の何れか一項に記載のコンパレータ。 - 共通ノードに一方の電極を接続され、容量の大きさに重み付けされた複数の容量素子を有し、前記共通ノードに印加された入力アナログ電位に応じて、前記複数の容量素子に電荷を蓄える容量DA変換器と、
前記共通ノードへの前記入力アナログ電位の印加と遮断を制御するスイッチと、
前記スイッチをオン又はオフさせる制御信号を生成して前記スイッチへ供給する制御回路と、
少なくとも何れか一方のゲートが前記共通ノードに接続される第一及び第二のトランジスタと、前記入力アナログ電位が前記共通ノードに印加される期間、前記第一及び第二のトランジスタのドレイン-ソース間を短絡させる第三のトランジスタと、を有する第一の回路と、
前記第一の回路から前記入力アナログ電位に基づいて出力される第一の出力アナログ電位と第二の出力アナログ電位との大小関係を示す信号を出力する第二の回路と、
を有し、
前記第一及び第二のトランジスタのドレインは、それぞれ抵抗を介して電源と接続され、前記第一及び第二のトランジスタのソースは、前記第三のトランジスタのドレインと接続され、前記第三のトランジスタのソースは前記電源と接続される、AD変換器。 - 前記共通ノードは第一の共通ノードと第二の共通ノードとを含み、
前記容量DA変換器は、前記第一の共通ノードに接続された第一の容量DA変換器と、前記第二の共通ノードに接続された第二の容量DA変換器と、を含み、
前記入力アナログ電位は、第一の入力アナログ電位と、第二の入力アナログ電位と、を含み、
前記スイッチは、前記第一の入力アナログ電位を前記第一の共通ノードに印加又は遮断する第一のスイッチと、前記第二の入力アナログ電位を前記第二の共通ノードに印加又は遮断する第二のスイッチと、を含み、
前記第一の回路は、
前記第一のトランジスタと前記第二のトランジスタの一方のトランジスタのゲートは、前記第一の共通ノードに接続され、他方のトランジスタのゲートは前記第二の共通ノードに接続される、請求項6記載のAD変換器。 - 前記第一のトランジスタと前記第二のトランジスタのうち、一方のトランジスタのゲートが前記共通ノードに接続されており、
他方のトランジスタのゲートには、基準電位が印加される、請求項6記載のAD変換器。 - ソースまたはドレインの一方が第一のノードに接続され、少なくとも何れか一方のゲートに入力アナログ電位が印加される第一及び第二のトランジスタと、前記第一のノードと、電位が接地電位である第二のノードとの間に接続され、前記第一及び第二のトランジスタの少なくとも何れか一方のゲートに前記入力アナログ電位が印加されている期間はオフし、印加されていない期間はオンして、前記第一のノードと前記第二のノードの間に第一の電流を流す第三のトランジスタと、を有する第一の回路と、
前記第一の回路から前記入力アナログ電位に基づいて出力される、第一の出力アナログ電位と第二の出力アナログ電位との大小関係を示す信号を出力する第二の回路と、を有し、
前記第三のトランジスタのゲートには、前記第三のトランジスタに印加される電位を、接地電位から所定の電位へ、又は、所定の電位から接地電位へと切り替えるスイッチが接続される、コンパレータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018115266A JP7159634B2 (ja) | 2018-06-18 | 2018-06-18 | コンパレータ及びad変換器 |
US16/399,494 US10680635B2 (en) | 2018-06-18 | 2019-04-30 | Comparator and AD converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018115266A JP7159634B2 (ja) | 2018-06-18 | 2018-06-18 | コンパレータ及びad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019220780A JP2019220780A (ja) | 2019-12-26 |
JP7159634B2 true JP7159634B2 (ja) | 2022-10-25 |
Family
ID=68839415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018115266A Active JP7159634B2 (ja) | 2018-06-18 | 2018-06-18 | コンパレータ及びad変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10680635B2 (ja) |
JP (1) | JP7159634B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022137821A1 (ja) * | 2020-12-24 | 2022-06-30 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223754A (ja) | 2000-01-06 | 2001-08-17 | Samsung Electronics Co Ltd | データ受信機 |
JP2003101594A (ja) | 2001-07-19 | 2003-04-04 | Fujitsu Ltd | レシーバ回路 |
JP2010147992A (ja) | 2008-12-22 | 2010-07-01 | Toshiba Corp | 増幅回路及びa/d変換器 |
JP2010212773A (ja) | 2009-03-06 | 2010-09-24 | Nec Corp | サンプルホールド回路及びフィードスルー抑制方法 |
JP2011188240A (ja) | 2010-03-09 | 2011-09-22 | Panasonic Corp | 逐次比較型ad変換器、移動体無線装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028833A (ja) * | 2006-07-24 | 2008-02-07 | Sharp Corp | 半導体集積回路 |
US7701256B2 (en) * | 2006-09-29 | 2010-04-20 | Analog Devices, Inc. | Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit |
US7898453B2 (en) | 2008-12-05 | 2011-03-01 | Qualcomm Incorporated | Apparatus and method for successive approximation analog-to-digital conversion |
KR102275636B1 (ko) * | 2015-01-20 | 2021-07-13 | 삼성전자주식회사 | 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치 |
US10505519B1 (en) * | 2019-06-28 | 2019-12-10 | Nxp Usa, Inc. | Dynamic comparator |
-
2018
- 2018-06-18 JP JP2018115266A patent/JP7159634B2/ja active Active
-
2019
- 2019-04-30 US US16/399,494 patent/US10680635B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223754A (ja) | 2000-01-06 | 2001-08-17 | Samsung Electronics Co Ltd | データ受信機 |
JP2003101594A (ja) | 2001-07-19 | 2003-04-04 | Fujitsu Ltd | レシーバ回路 |
JP2010147992A (ja) | 2008-12-22 | 2010-07-01 | Toshiba Corp | 増幅回路及びa/d変換器 |
JP2010212773A (ja) | 2009-03-06 | 2010-09-24 | Nec Corp | サンプルホールド回路及びフィードスルー抑制方法 |
JP2011188240A (ja) | 2010-03-09 | 2011-09-22 | Panasonic Corp | 逐次比較型ad変換器、移動体無線装置 |
Also Published As
Publication number | Publication date |
---|---|
US20190386672A1 (en) | 2019-12-19 |
US10680635B2 (en) | 2020-06-09 |
JP2019220780A (ja) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
US6097326A (en) | Algorithmic analog-to-digital converter with reduced differential non-linearity and method | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
JP5517898B2 (ja) | アナログデジタル変換器 | |
US10432181B2 (en) | Data converter and impedance matching control method thereof | |
JPH06120827A (ja) | A/d変換器 | |
WO2006041085A1 (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
US7333039B2 (en) | Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same | |
US6229472B1 (en) | A/D converter | |
JPS59132231A (ja) | アナログ−デイジタル変換器 | |
JP2023502420A (ja) | スイッチトキャパシタ増幅器、及びそれを含むパイプライン型アナログ-デジタル変換器 | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
JP7159634B2 (ja) | コンパレータ及びad変換器 | |
US6859158B2 (en) | Analog-digital conversion circuit | |
US10476513B1 (en) | SAR ADC with high linearity | |
CN114826263B (zh) | 一种应用于分段式逐次逼近模数转换器的浮空节点校准方法 | |
CN115412095A (zh) | 嵌入流水线式模数转换器(adc)的残差放大器中的离散-时间偏移校正电路 | |
CN111917416A (zh) | 逐次比较型模数转换器和流水线型模数转换器 | |
Zhu et al. | Parasitics nonlinearity cancellation technique for split DAC architecture by using capacitive charge-pump | |
KR102720262B1 (ko) | 아날로그 디지털 변환기 및 그의 동작 방법 | |
JP3803649B2 (ja) | D/a変換器 | |
JP3851305B2 (ja) | アナログ−デジタル変換回路 | |
JPH11112305A (ja) | 電圧比較器、演算増幅器、アナログ−デジタル変換器およびアナログ−デジタル変換回路 | |
TWI751958B (zh) | 連續漸進式類比數位轉換器 | |
JP3956545B2 (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7159634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |