KR102275636B1 - 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치 - Google Patents

Abstract

본 발명의 실시 예에 따른 직접 회로는, 내부 회로, 및 상기 내부 회로의 사전에 결정된 지점의 아이 다이어그램을 측정하는 아이 오프닝 모니터를 포함하고, 상기 아이 오프닝 모니터는, 기준 전압 데이터를 입력 받고 제 1 및 제 2 페런트 기준 전압들을 출력하는 디지털 아날로그 변환기, 및 상기 제 1 및 제 2 페런트 기준 전압들과 상기 내부 회로로부터 출력되는 제 1 및 제 2 입력 전압들을 입력 받고, 크기 정보 데이터에 따라 구동 능력을 가변함으로써 상기 제 1 및 제 2 페런트 기준 전압들을 분주한 타겟 기준 전압들과 상기 제 1 및 제 2 입력 전압들을 비교하는 비교기를 포함한다.

Description

아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치{INTEGRATED CIRCUIT AND SERDES DEVICE HAVING EYE OPENING MONITOR}

본 발명의 아이 오프닝 모니터 회로(eye opening monitor)를 구비한 집적 회로 및 서데스 장치에 관한 것이다.

고속 전송 시스템에서 채널의 대역폭 제한에 따라 전송 속도가 제한되는 문제점이 있다. 이에 따라 제한된 대역폭을 보상하기 위해 등화기(equalizer)가 사용되고 있으며, 특히 다양한 채널 특성을 자동으로 최적으로 보상하기 위한 적응형 등화기(adaptive equalizer)가 사용되고 있다. 채널 환경에 따라 등화기의 동작 계수를 자동으로 결정하도록 다양한 적응 알고리즘이 적용된다. 이 적응 알고리즘 중에 EOM(eye opening monitoring) 기법은 칩 내부에서 수신되는 신호의 아이 다이어그램(eye diagram)을 측정하여 수신 신호의 상태를 자체적으로 관찰하는데 사용된다.

본 발명의 목적은 기준 전압의 해상도를 높이는 아이 모니터 회로를 갖는 집적 회로 및 서데스 장치를 제공하는데 있다.

본 발명의 실시 예에 따른 집적 회로는, 내부 회로; 및 상기 내부 회로의 사전에 결정된 지점의 아이 다이어그램을 측정하는 아이 오프닝 모니터를 포함하고, 상기 아이 오프닝 모니터는, 기준 전압 데이터를 입력 받고 제 1 및 제 2 페런트 기준 전압들을 출력하는 디지털 아날로그 변환기; 및 상기 제 1 및 제 2 페런트 기준 전압들과 상기 내부 회로로부터 출력되는 제 1 및 제 2 입력 전압들을 입력 받고, 크기 정보 데이터에 따라 구동 능력을 가변함으로써 상기 제 1 및 제 2 페런트 기준 전압들을 분주한 타겟 기준 전압들과 상기 제 1 및 제 2 입력 전압들을 비교하는 비교기를 포함한다.

실시 예에 있어서, 클록에 응답하여 상기 비교기의 출력값을 샘플링 및 증폭하는 감지 증폭기를 더 포함한다.

실시 예에 있어서, 상기 감지 증폭기의 출력값에 응답하여 카운팅을 수행하는 카운터를 더 포함한다.

실시 예에 있어서, 기준 클록을 입력 받고 상기 클록을 발생하는 위상 동기 루프 회로를 더 포함하고, 상기 위상 동기 루프 회로는 상기 클록의 위상을 쉬프트하는 위상 인터폴레이터를 포함한다.

실시 예에 있어서, 상기 비교기는, 전원단과 제 1 노드 사이에 연결된 제 1 저항; 상기 전원단과 제 2 노드 사이에 연결된 제 2 저항; 상기 제 1 노드 및 상기 제 2 노드에 연결된 커런트 미러 구조이고, 상기 제 1 및 제 2 입력 전압들 입력 받는 메인 브랜치; 및 상기 제 1 노드 및 상기 제 2 노드에 연결된 커런트 미러 구조이고, 상기 제 1 및 제 2 페런트 기준 전압들을 입력 받는 복수의 레퍼런스 브랜치들을 포함하고, 상기 복수의 레퍼런스 브랜치들 각각은 상기 크기 정보 데이터에 응답하여 활성화된다.

실시 예에 있어서, 상기 메인 브랜치에 흐르는 전류와 활성화된 상기 복수의 레퍼런스 브랜치들에 흐르는 전류가 동일하게 구성된다.

실시 예에 있어서, 상기 복수의 레퍼런스 브랜치들 중 적어도 2개는 서로 다른 구동 능력을 갖도록 서로 다른 크기의 트랜지스터들로 구현된다.

실시 예에 있어서, 상기 비교기는 제 1 비교기 및 제 2 비교기를 포함하고, 상기 제 1 및 제 2 비교기들 각각은, 전원단과 제 1 노드 사이에 연결된 제 1 저항; 상기 전원단과 제 2 노드 사이에 연결된 제 2 저항; 상기 제 1 노드 및 상기 제 2 노드에 연결된 커런트 미러 구조이고, 상기 입력 전압들 입력 받는 메인 브랜치; 및 상기 제 1 노드 및 상기 제 2 노드에 연결된 커런트 미러 구조이고, 상기 페런트 기준 전압들을 입력 받는 복수의 레퍼런스 브랜치들을 포함하고, 상기 복수의 레퍼런스 브랜치들 각각은 상기 크기 정보 데이터에 응답하여 활성화되고, 상기 제 1 비교기의 레퍼런스 브랜치들에 입력되는 상기 제 1 및 제 2 페런트 기준 전압들과 상기 제 2 비교기의 레퍼런스 브랜치들에 입력되는 상기 제 1 및 제 2 페런트 기준 전압들은 서로 상보적이다.

실시 예에 있어서, 상기 제 1 및 제 2 비교기들 각각은, 전원 전압, 접지 전압, 상기 제 1 페런트 기준 전압, 및 상기 제 2 페런트 기준 전압들 중 어느 하나를 선택하는 제 1 멀티플렉서; 및 상기 전원 전압, 상기 접지 전압, 상기 제 1 페런트 기준 전압, 및 상기 제 2 페런트 기준 전압들 중 어느 하나를 선택하는 제 2 멀티플렉서를 포함하고, 상기 제 1 멀티플렉서에서 선택된 전압과 상기 제 2 멀티플렉서에서 선택된 전압은 서로 상보적이다.

실시 예에 있어서, 클록에 응답하여 상기 제 1 비교기의 출력값을 샘플링 및 증폭하는 제 1 감지 증폭기; 및 상기 클록에 응답하여 상기 제 2 비교기의 출력값을 샘플링 및 증폭하는 제 2 감지 증폭기를 더 포함한다.

실시 예에 있어서, 상기 제 1 감지 증폭기의 출력값과 상기 제 2 감지 증폭기의 출력값을 XOR 연산하는 논리 회로; 및 상기 논리 회로의 출력값이 입력될 때까지 카운팅하는 카운터를 더 포함한다.

실시 예에 있어서, 기준 클록을 입력 받고 상기 클록을 발생하는 위상 동기 루프 회로를 더 포함한다.

본 발명의 다른 실시 예에 따른 집적 회로는, 연속 시간 선형 등화기; 상기 연속 시간 선형 등화기로부터 출력되는 제 1 및 제 2 입력 전압들을 샘플링하는 샘플러; 및 상기 제 1 및 2 입력 전압들의 아이 다이어그램을 측정하는 아이 오프닝 모니터를 포함하고, 상기 아이 오프닝 모니터는, 기준 전압 데이터를 입력 받고, 제 1 및 제 2 페런트 기준 전압들을 출력하는 디지털 아날로그 변환기; 및 상기 제 1 및 제 2 페런트 기준 전압들과 상기 연속 시간 선형 등화기로부터 출력되는 제 1 및 제 2 입력 전압들을 입력 받고, 크기 정보 데이터에 따라 구동 능력을 가변함으로써 상기 제 1 및 제 2 페런트 기준 전압들을 분주한 타겟 기준 전압들과 상기 제 1 및 제 2 입력 전압들을 비교하는 비교기를 포함한다.

실시 예에 있어서, 상기 연속 시간 선형 등화기와 상기 샘플러 사이에 피드백 결정 등화기를 더 포함한다.

실시 예에 있어서, 상기 연속 시간 선형 등화기의 출력단들에 연결되고, 제 1 활성화 신호에 응답하여 활성화되는 제 1 버퍼; 및 상기 피드백 결정 등화기의 출력단들에 연결되고, 제 2 활성화 신호에 응답하여 활성화되는 제 2 버퍼를 더 포함하고, 상기 아이 오프닝 모니터는 상기 제 1 버퍼의 출력값들 및 제 2 버퍼의 출력값들을 중 어느 하나를 입력 전압들로 입력 받고, 상기 제 1 활성화 신호 및 상기 제 2 활성화 신호는 서로 상보적으로 동작한다.

실시 예에 있어서, 상기 샘플러로부터 출력되는 클록 및 데이터를 재생하는 클록 데이터 복원회로를 더 포함한다.

본 발명의 실시 예에 따른 서데스(SESDES) 장치는, 수신 신호들을 입력 받고 클록에 응답하여 병렬의 수신 데이터를 출력하는 수신기; 상기 클록에 응답하여 병렬의 송신 데이터를 입력 받고, 송신 신호들을 출력하는 송신기; 및 기준 클록을 입력 받고 상기 클록을 발생하는 위상 동기 루프 회로를 포함하고, 상기 수신기는, 상기 수신 신호들을 입력 받고 증폭하는 아날로그 프론트 엔드 회로; 상기 아날로그 프론트 엔드 회로의 출력 신호들을 등화시키는 결정 피드백 등화기; 상기 결정 피드백 등화기에서 출력되는 데이터 및 클록을 재생하는 클록 데이터 복원 회로; 상기 데이터를 입력 받고 상기 클록에 응답하여 상기 병렬의 수신 데이터를 출력하는 역직렬화기; 및 상기 아날로그 프론트 엔드 회로의 출력 신호들 혹은 상기 결정 피드백 등화기의 출력 데이터의 파형을 검출하기 위한 아이 오프닝 모니터를 포함하고, 상기 아이 오프닝 모니터는, 기준 전압 데이터를 입력 받고 제 1 및 제 2 페런트 기준 전압들을 출력하는 디지털 아날로그 변환기; 및 상기 제 1 및 제 2 페런트 기준 전압들과 제 1 및 제 2 입력 전압들을 입력 받고, 크기 정보 데이터에 따라 구동 능력을 가변함으로써 상기 제 1 및 제 2 페런트 기준 전압들을 분주한 타겟 기준 전압들과 상기 제 1 및 제 2 입력 전압들을 비교하는 비교기를 포함한다.

실시 예에 있어서, 기준 클록을 입력 받고 상기 클록을 발생하는 위상 동기 루프 회로를 더 포함하고, 상기 위상 동기 루프 회로는 선택 비트에 대응하여 상기 클록의 위상을 쉬프트 하는 위상 인터폴레이터를 포함한다.

실시 예에 있어서, 기준 클록을 입력 받고 상기 클록을 발생하는 위상 동기 루프 회로를 더 포함하고, 상기 위상 동기 루프 회로는, 선택 비트를 입력 받고, 상기 선택 비트를 디더링하는 시그마-델타 변조기; 및 상기 디더링된 선택 비트에 대응하여 상기 클록의 위상을 쉬프트 하는 위상 인터폴레이터를 포함한다.

실시 예에 있어서, 상기 클록에 응답하여 상기 비교기의 출력값을 샘플링 및 증폭하는 감지 증폭기; 및 상기 감지 증폭기의 출력값이 입력될 때까지 소정의 시간 동안 카운팅하는 카운터를 더 포함한다.

본 발명의 실시 예에 따른 아이 오프닝 모니터의 아이 다이어그램 측정 방법은: 기준 전압 데이터, 및 크기 정보 데이터를 입력 받는 단계; 상기 기준 전압 데이터에 대응하는 제 1 및 제 2 페런트 기준 전압들을 발생하고, 상기 제 1 및 제 2 페런트 기준 전압들을 분주하기 위하여 상기 크기 정보 데이터에 근거로 하여 비교기의 크기를 설정하는 단계; 및 상기 설정된 비교기에서 제 1 및 제 2 입력 전압들과 상기 분주된 제 1 및 제 2 페런트 기준 전압들을 비교하고, 상기 비교 결과값이 출력될 때까지 소정의 시간 동안 카운팅하는 단계를 포함한다.

실시 예에 있어서, 상기 선택 비트를 입력 받는 단계를 더 포함한다.

실시 예에 있어서, 상기 선택 비트에 따라 상기 클록의 위상 쉬프트를 설정하는 단계를 더 포함한다.

실시 예에 있어서, 상기 기준 전압 데이터, 및 상기 크기 정보 데이터는 외부로부터 수동적으로 입력된다.

실시 예에 있어서, 상기 기준 전압 데이터, 및 상기 크기 정보 데이터는 외부로부터 자동적으로 입력된다.

상술한 바와 같이 본 발명에 따른 집적 회로 및 서데스 장치는, 구동 능력을 가변하는 아이모니터 회로를 구비함으로써, 아이 다이어그램 측정에 따른 칩 사이즈를 증가시키지 않으면서 기준 전압에 대한 해상도를 높일 수 있다.

도 1은 본 발명의 개념을 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 EOM의 제 1 실시 예를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 EOM에 대한 제 2 실시 예를 예시적으로 보여주는 도면이다.
도 4는 도 3에 도시된 비교기의 다른 실시 예를 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 EOM에 대한 제 3 실시 예를 보여주는 도면이다.
도 6은 EOM을 내장한 집적 회로에 대한 제 1 실시 예를 보여주는 도면이다.
도 7은 EOM을 내장한 집적 회로에 대한 제 2 실시 예를 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 SERDES 장치에 대한 제 1 실시 예를예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 SERDES 장치에 대한 제 2 실시 예를예시적으로 보여주는 블록도이다.
도 10은 도 9에 도시된 위상 고정 루프 회로에 대한 실시 예를 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 SERDES 장치에 대한 제 3 실시 예를 예시적으로 보여주는 블록도이다.
도 12는 도 11에 도시된 위상 고정 루프 회로에 대한 실시 예를 예시적으로 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 EOM의 동작 방법에 대한 제 1 실시 예를 보여주는 흐름도이다.
도 14는 본 발명의 실시 예에 따른 EOM의 동작 방법에 대한 제 2 실시 예를 보여주는 흐름도이다.
도 15는 본 발명의 실시 예에 따른 전자 장치를 예시적으로 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 모바일 장치를 예시적으로 보여주는 블록도이다.

아래에서는 도면들을 이용하여 본 발명의 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 내용을 명확하고 상세하게 기재할 것이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 개념을 설명하기 위한 도면이다. 도 1을 참조하면, 집적 회로(100)는 내부 회로(110) 및 EOM(eye opening monitor, 120)을 포함한다. EOM(120)는 내부 회로(110)의 적어도 하나의 신호 라인의 아이 다이어그램을 측정할 수 있다.

EOM(120)는 내부 회로(110)의 사전에 결정된 지점의 아이 다이어그램을 측정하기 위하여 상보적인 페런트 기준 전압들(refp, refn)에 대응하는 타겟 기준 전압들과 상보적인 입력 전압들(INP, INN)을 비교하도록 구현될 수 있다. EOM(120)는 디지털 아날로그 변환기(121) 및 비교기(122)를 포함한다. 디지털 아날로그 변환기(121)는 기준 전압 데이터(Vref)을 입력 받고, 기준 전압 데이터(Vref)에 대응하는 제 1 및 제 2 페런트 기준 전압들(refp, refn)을 발생한다.

비교기(122)는 제 1 및 제 2 페런트 기준 전압들(refp, refn) 및 제 1 및 입력 전압(INP, INN)을 입력 받고, 크기 정보 데이터(SZ)에 따라 구동 능력을 가변함으로써 제 1 및 제 2 페런트 기준 전압들(refp, refn)을 분주한 타겟 분주 전압들과 제 1 및 제 2 입력 전압들(INP, INN)을 비교한다. 실시 예에 있어서, 입력 전압들(INP, INN)은 아이 다이어그램을 측정하기 원하는 내부 회로(110)의 사전에 결정된 지점의 전압들이다.

본 발명의 비교기(122)는 크기 정보 데이터(SZ)에 응답하여 구동 능력을 가변/조절/조정/변경/변화/제어할 수 있다. 여기서, 구동 능력은 커런트 싱크(current sink)의 크기와 관련된 것일 수 있다. 이러한 구동 능력의 가변은, 실질적으로 기준 전압들(refp, refn)을 세분화시키는 것과 유사한 효과를 발휘할 수 있다. 실시 예에 있어서, 크기 정보 데이터(SZ)는 외부의 테스터(10)로부터 입력될 수 있다.

아이 다이어그램 측정 과정은 다음과 같다. 테스터(10)는 타겟 기준 전압에 대응하는 페런트 기준 전압 데이터(Vref)과 크기 정보 데이터(SZ)를 EOM(120)에 전송한다. 즉, 타겟 기준 전압은 크기 정보 데이터(SZ)에 따라 비교기(122)의 구동 능력을 가변하고, 이에 따라 페런트 기준 전압(refp, refn)을 분할시킨 전압이다. EOM(120)는 기준 전압 데이터(Vref)에 대응하는 페런트 기준 전압들(refp, refn)을 발생하고, 크기 정보 데이터(SZ)를 근거로 하여 비교기(122)의 구동 능력을 설정함으로써 페런트 기준 전압들(refp, refn)을 분할하고, 설정된 비교기(122)에서 입력 전압들(INP, INN)과 분할된 타겟 기준 전압들을 비교하고, 및 비교 결과값을 소정의 시간 동안 카운팅하고 그 결과값(EOM_CNT)을 출력한다. 여기서 비교 결과값은 비교기(122)의 출력값을 클록에 응답하여 샘플링한 값이다.

실시 예에 있어서, 기준 전압 데이터(Vref) 및 크기 정보 데이터(SZ)는 외부로부터 수동적 혹은 자동적으로 입력될 수 있다.

일반적인 아이 오프닝 모니터(eye opening monitor)는 기준 전압의 해상도를 높이기 위해서 디지털 아날로그 변환기 크기 증가를 피할 수 없었다. 이로 인하여 집적 회로의 칩사이즈 이슈가 발생하였다. 반면에, 본 발명의 실시 예에 EOM(120)은 크기 정보 데이터(SZ)를 근거로 하여 비교기(122)의 구동 능력을 가변함으로써, 별다른 칩 사이즈의 증가 없이 아이 다이어그램의 기준 전압의 해상도를 높일 수 있다.

도 2는 본 발명의 실시 예에 따른 EOM(120)의 제 1 실시 예를 예시적으로 보여주는 도면이다. 도 2를 참조하면, EOM(120)는 디지털 아날로그 변환기(121), 비교기(122), 감지 증폭기(123) 및 카운터(125)를 포함한다.

디지털 아날로그 변환기(121)는 기준 전압 데이터(Vref)를 입력 받고, 제 1 및 제 2 페런트 기준 전압들(refp, refn)을 발생한다. 여기서 기준 전압 데이터(Vref)은 외부로부터 입력되는 디지털 값이다.

비교기(122)는 제 1 노드(N1)과 제 2 노드(N2) 각각에 입력 전압들(INP, INN)을 입력 받는 메인 브랜치(MBR)와 제 1 노드(N1)과 제 2 노드(N2) 각각에 페런트 기준 전압들(refp, refn)을 제공하는 레퍼런스 브랜치들(RBRs)을 포함한다. 실시 예에 있어서, 메인 브랜치(MBR) 및 레퍼런스 브랜치들(RBRs) 각각은 커런트 미러(current mirror, 혹은, 커런트 싱크) 구조일 수 있다. 커런트 미러들의 일단은 제 1 노드(N1)에 공통적으로 연결되고, 커런트 미러들의 타단은 제 2 노드(N2)에 공통적으로 연결된다. 전원단(VDD)와 제 1 노드(N1) 사이에는 제 1 저항(RP)과 전원단(VDD)와 제 2 노드(N2) 사이에는 제 2 저항(RN)이 존재한다.

실시 예에 있어서, 비교기(120)의 구동 능력을 가변하기 위하여 레퍼런스 브랜치들(RBRs)의 커런트 소스들은 크기 정보 데이터(SZ, EN[n:1])에 활성화/비활성화된다. 비교기(120)의 가변되는 구동 능력에 따라 타겟 기준 전압이 결정된다.

실시 예에 있어서, 레퍼런스 브랜치들(RBRs) 중 적어도 2개는 레퍼런스 브랜치를 구성하는 트랜지스터의 크기가 서로 다를 수 있다. 예를 들어, 트랜지스터의 폭(width)이 서로 다를 수 있다. 도 2에 도시된 바와 같이, 레퍼런스 브랜치들(TBRs) 각각의 크기는 2의 배수(1x, 2x, 4x, ...._)로 구현될 수 있다.

실시 예에 있어서, 메인 브랜치(MBR)에 흐르는 전류량과 활성화된(혹은 턴온된) 레퍼런스 브랜치들(RBRs)의 모든 전류량은 동일할 수 있다. 만일, 모든 레퍼런스 브랜치들(RBRs)이 활성화되고, 레퍼런스 브랜치들(RBRs) 각각으로 제 1 페런트 기준 전압(refp)과 제 2 페런트 기준 전압(refn)이 입력될 때, 비교기(122)의 출력(OUT1 - OUT2)은 (INP - INN) - (refp - refn)이다. 이때, 비교기(122)의 타겟 기준 전압은 refp - refn이다. 만일, 모든 레퍼런스 브랜치들(RBRs)이 활성화 될 때 흐르는 전체 전류량과 비교하여 절반만 흐르도록 레퍼런스 브랜치들(RBRs)이 활성화 되고, 레퍼런스 브랜치들(RBRs) 각각으로 제 1 페런트 기준 전압(refp)과 제 2 페런트 기준 전압(refn)이 입력될 때, 이때 비교기(122)의 타겟 기준 전압은 (refp - refn)/2 이다. 이와 같은 방법으로 기준 전압의 해상도가 높아질 수 있다.

감지 증폭기(123)는 클록(CLK)에 응답하여 비교기(122)의 출력(OUT1 - OUT2), 즉 제 1 노드(N1)의 제 1 출력 전압(OUT1)과 제 2 노드(N2)의 제 2 출력 전압(OUT2)의 전압 차이를 증폭 및 출력한다. 다른 말로, 비교기(122)의 출력(OUT1 - OUT2)이 클록(CLK)에 응답하여 샘플링 된다.

카운터(125)는 감지 증폭기(123) 출력값에 응답하여 소정의 시간 동안 감지 증폭기(123)의 출력을 카운팅한다. 카운터(125)는 카운팅된 값(EOM_CNT)을 출력한다.

본 발명의 실시 예에 따른 EOM(120)는 크기 정보 데이터(SZ)에 응답하여 레퍼런스 브랜치들(TRBs)의 구동 능력을 조절하는 비교기(122)를 구비함으로써, 기준 전압(refp - refn)의 해상도를 보다 세밀하게 조절하는 효과를 얻을 수 있다.

한편, 도 2에 도시된 비교기(120)는 아이 다이어그램을 측정하기 위하여 기준 전압(refp - refn)을 "-최대값"에서 "+최대값"까지 스윕(sweep)하여야 한다. 하지만 본 발명은 아이 다이어그램을 측정하기 위하여 기준 전압(refp - refn)을 0에서 "+최대값"까지 스윕하는 2개의 비교기들로 구현될 수 있다.

도 3은 본 발명의 실시 예에 따른 EOM에 대한 제 2 실시 예를 예시적으로 보여주는 도면이다. 도 3을 참조하면, EOM(120a)는 제 1 비교기(122-1), 제 2 비교기(122-2), 제 1 감지 증폭기(123-1), 제 2 감지 증폭기(123-2), 논리 회로(124), 카운터(125a)를 포함한다.

제 1 비교기(122-1) 및 제 2 비교기(122-2) 각각은, 도 2에 도시된 비교기(122)와 동일한 구조이다. 제 1 비교기(122-1) 및 제 2 비교기(122-2) 각각은 페런트 기준 전압들(refp, refn)을 입력받는 위치들이 서로 다르다는 것을 제외하고는 동일하다. 여기서 페런트 기준 전압들(refp, refn)은, 도시되지 않았지만 디지털 아날로그 변환기로부터 발생된다.

제 1 감지 증폭기(123-1)는 클록(CLK)에 응답하여 제 1 비교기(122-1)의 출력값을 샘플링하고, 제 2 감지 증폭기(123-2)는 클록(CLK)에 응답하여 제 2 비교기(122-2)의 출력값을 샘플링 한다. 논리 회로(124)는 제 1 감지 증폭기(123-1)의 출력값과 제 2 감지 증폭기(123-2)의 출력값을 XOR 연산한다. 카운터(125a)는 논리 회로(124)의 출력값을 소정의 시간 동안 카운팅함으로써 아이 다이어그램 데이터(EOM_CNT)를 출력한다. 카운터(125a)는 리셋 신호(RSTn)에 응답하여 리셋을 수행하고, 시작/끝 신호(Start/End)에 응답하여 카운팅을 시작하거나 종료할 수 있다.

도 3에 도시된 EOM(120a)은 제 1 및 제 2 페런트 기준 전압들(refp, refn)을 서로 상보적으로(반대로) 입력하는 제 1 및 제 2 비교기들(122-1, 122-2)을 구비함으로써, 아이 다이어그램을 얻기 위하여 타겟 기준 전압(refp - refn)을 0에서부터 "+최대값"까지 스윕한다.

한편, 도 3에 도시된 제 1 및 제 2 비교기들(122-1, 122-2) 각각은 기준 전압들(refp, refn)을 서로 반대로 입력 받는다. 이를 위하여 EOM은 본 발명의 레퍼런스 브랜치들(RBRs)의 입력 전압을 선택하는 멀티플렉서를 더 포함할 수 있다.

도 4는 도 3에 도시된 비교기(122-1)의 다른 실시 예를 보여주는 도면이다. 도 4를 참조하면, 비교기(122-1a)는, 도 3에 도시된 제 1 비교기(122-1)과 비교하여 제 1 멀티플렉서(MUX1) 및 제 2 멀티플렉서(MUX2)를 더 포함한다. 제 1 및 제 2 멀티플렉서들(MUX1, MUX2) 각각은 전원 전압(VDD), 제 1 페런트 기준 전압(refp), 제 2 페런트 기준 전압(refn), 접지 전압(Vss) 중 어느 하나를 선택하고, 선택된 전압을 레퍼런스 브랜치들에 제공할 수 있다. 실시 예에 있어서, 제 1 멀티플렉서(MUX1)와 제 2 멀티플렉서(MUX2)는 상보적인 전압들을 선택하도록 구현될 수 있다. 예를 들어, 제 1 멀티플렉서(MUX1)가 제 1 페런트 기준 전압(refp)을 선택한다면, 제 2 멀티플렉서(MUX2)는 제 2 페런트 기준 전압(refn)을 선택한다.

한편, 도 2 내지 도 4에서는 비교기의 크기를 가변함으로써 기준 전압(refp - refn)의 해상도를 높이는 것에 대하여 설명하였다. 본 발명의 EOM은 여기에 제한되지 않으며, 샘플링 클록의 위상 쉬프트(phase shift)의 해상도를 높이는 것과도 결합하도록 구현될 수도 있다.

도 5는 본 발명의 실시 예에 따른 EOM에 대한 제 3 실시 예를 보여주는 도면이다. 도 5를 참조하면, EOM(120b)는 도 3에 도시된 EOM(120a)와 비교하여 샘플링하는 클록(CLK)을 발생하는 PLL(phase locked loop, 위상 고정 루프, 126)을 더 포함한다. PLL(126)는 기준 클록(RCLK)을 입력 받고, 샘플링 클록(CLK)을 발생한다. PLL(126)은 선택 비트(SEL_B)에 응답하여 샘플링 클록(CLK)의 위상을 가변할 수 있다. PLL(126)은 선택 비트(SEL_B)에 응답하여 클록(CLK)의 위상 쉬프트를 수행하는 위상 인터폴레이터(phase interpolator, PI)를 포함한다. 클록 위상 쉬프트의 해상도를 높이는 것에 대한 자세한 것은, 삼성전자에서 출원하였으며, 이 출원의 참고문헌으로 결합된 한국출원번호 10-2014-0137506(미국 출원번호 ___________)에 설명될 것이다.

한편, 아래의 도 6 내지 도 12에서는 EOM이 적용되는 실시 예들을 예시적으로 보여주는 도면들이다.

도 6은 EOM을 내장한 집적 회로에 대한 제 1 실시 예를 보여주는 도면이다. 도 6을 참조하면, 집적 회로(200)는 CTLE(continuous time linear equalizer, "연속 시간 선형 등화기", 210) 및 샘플러(215) 사이의 신호 라인들의 아이 다이어그램을 검출하는 EOM(220)을 포함한다. CTLE(210)은 직렬 데이터 신호들을 증폭 및 훈련한다. CTLE(210)은 자동 이득 제어 계수(AGCC, automatic gain control coefficient)을 입력하는 가변 이득 증폭기, 및 CTLE 피크(peak)를 입력하는 주파수 피킹(peaking) 등화기를 포함할 수 있다. 실시 예에 있어서, 자동 이득 제어 계수(AGCC)는 EOM(220)의 출력값을 이용하여 발생될 수 있다. 샘플러(215)는 CTLE(210)의 출력 신호들을 입력 받고 대응하는 데이터 및 에러를 샘플링할 수 있다.

한편, 본 발명의 직접 회로는 심볼 간 간섭(inter-symbol interference; ISI)을 줄이기 위하여 CTLE 뒷단에 DFE(decision feedback equalizer, "결정 피드백 등화기")을 더 추가할 수 있다.

도 7은 EOM을 내장한 집적 회로에 대한 제 2 실시 예를 보여주는 도면이다. 도 7을 참조하면, 집적 회로(300)는 CTLE(310), DFE(313), 샘플러(315), 및 EOM(320)을 포함한다. 집적 회로(300)는, 도 6에 도시된 집적 회로(200)와 비교하여 EOM(320)을 공유하기 위한 제 1 버퍼(312) 및 제 2 버퍼(314), 및 DFE(313)을 더 포함한다.

제 1 버퍼(312)는 CTLE(310)과 DFE(313) 사이에 신호 라인들의 전압들을 제 1 활성화 신호(EN1)에 응답하여 EOM(320)의 입력 전압들(INP, INN)로 출력할 수 있다. 제 2 버퍼(314)는 DFE(313)과 샘플러(315) 사이에 신호 라인들의 전압들을 제 2 활성화 신호(EN2)에 응답하여 EOM(320)의 입력 전압들(INP, INN)로 출력할 수 있다. 실시 예에 있어서, 제 1 활성화 신호(EN1)와 제 2 활성화 신호(EN2)는 상보적인 신호일 수 있다.

한편, 본 발명의 집적 회로(300)는 샘플러(315)의 뒷단에 CDR(clock and data recovery, "클록 데이터 복원") 회로(316)를 옵션적으로 포함할 수도 있다. 여기서 CDR 회로(316)는 샘플러(315)의 출력을 입력 받고, 데이터 신호의 엣지(edge) 및 데이터 샘플들 사이의 심볼 간 간섭(inter-symbol interference; ISI)을 보상하기 위하여 데이터와 클록을 재생한다.

한편, 본 발명의 EOM은 SERDES(serializer/deserializer, "서데스") 장치에 적용 가능하다.

도 8은 본 발명의 실시 예에 따른 SERDES 장치(500)에 대한 제 1 실시 예를예시적으로 보여주는 블록도이다. 도 8을 참조하면, SERDES 장치(500)는 수신기(510), 송신기(520), 및 위상 고정 루프 회로(PLL, 530)를 포함한다.

수신기(510)는 AFE(analog front end, "아날로그 프론트 엔드") 회로(511), DFE(512), EOM(513), CDR 회로(514) 및 역직렬화기(DES, deserializer; 515)를 포함한다. AFE 회로(511)는 아날로그의 데이터 신호(RX_P, RX_X)를 입력 받고, 내부의 신호처리부에서 처리 가능한 디지털 신호로 변환한다. DFE(512)는 AFE 회로(511)에서 출력된 디지털 신호를 등화 계수를 이용하여 등화시킨다. 여기서 등화 계수는 AFE 회로(511)의 출력 파형을 모니터링하는 EOM(513)의 출력값에 따라 결정될 수 있다. 한편, EOM(513)의 연결 위치는, 도 8에 도시된 그것에 제한되지 않을 것이다. 실시 예에 있어서, EOM(513)는 도 1 내지 도 7에 설명된 바와 같이 타겟 기준 전압(refp - refn)을 발생할 수 있다. CDR 회로(514)는 DFE(512)의 출력 데이터 및 클록을 복구한다. 역직렬화기(515)는 DFE의 출력값을 직렬로 입력 받고, 병렬 수신 데이터(RX_DATA)를 발생한다.

송신기(520)는 직렬화기(SER, serializer, 521) 및 출력 드라이버(522)를 포함한다. 직렬화기(521)는 병렬 송신 데이터(TX_DATA)과 클록(CLK)을 입력 받고 직렬 송신 데이터로 변환한다. 출력 드라이버(522)는 직렬화기(521)로부터 출력된 직렬 송신 데이터를 입력 받고, 아날로그 형태의 직렬 송신 신호들(TX_P, TX_N)으로 증폭 및 출력 할 수 있다.

위상 고정 루프 회로(530)는 기준 클록(RCLK)을 입력 받고, 수신기(510) 및 송신기(520)에서 사용할 클록(CLK)을 발생한다. 특히, 본 발명의 EOM(513)는 위상 고정 루프 회로(530)로부터 출력되는 클록(CLK)을 이용할 수 있다.

한편, 본 발명의 SERDES 장치는 클록(CLK)의 위상 쉬프트 해상도 높이기 위하여 고정 회로 루프 회로에 위상 인터폴레이터(phase interpolator)를 더 구비할 수 있다.

도 9는 본 발명의 실시 예에 따른 SERDES 장치(600)에 대한 제 2 실시 예를 예시적으로 보여주는 블록도이다. 도 9를 참조하면, SERDES 장치(600)는 수신기(610), 송신기(620), 및 위상 고정 루프 회로(630)를 포함한다. 수신기(610)는 AFE 회로(611), DFE(612), EOM(613), CDR 회로(614) 및 역직렬화기(615)를 포함한다. 송신기(620)는 직렬화기(621) 및 출력 드라이버(622)를 포함한다.

본 발명의 위상 고정 루프 회로(630)는, 도 9에 도시된 위상 고정 루프 회로(530)와 비교하여, 선택 비트(SEL_B)에 응답하여 클록(CLK)의 위상을 쉬프팅하는 위상 인터폴레이터(PI, 635)를 더 포함한다.

도 10은 도 9에 도시된 위상 고정 루프 회로(630)에 대한 실시 예를 예시적으로 보여주는 도면이다. 도 10을 참조하면, 위상 고정 루프 회로(630)는 위상 주파수 검출기(PFD, 631), 전하 펌프(CP, 632), 루프 필터(LF, 633), 전압 제어 오실레이터(VCO, 634), 위상 인터폴레이터(PI, 635), 및 분주기(DIV, 636)를 포함한다.

위상 주파수 검출기(PFD, 631)는 기준 클록(RCLK)과 분주 클록을 입력 받고, 기준 클록(RCLK)과 분주 클록 사이의 위상을 검출한다. 전하 펌프(632)는 검출된 위상만큼 전압을 발생한다. 루프 필터(LF, 632)는 전하 펌프(632)의 출력 전압을 필터링함으로써 고주파 성분을 제거하고, 제어 전압을 발생한다. 전압 제어 오실레이터(VCO, 633)는 제어 전압에 비례하는 클록(CLK)을 출력한다. 위상 인터폴레이터(PI, 635)는 선택 비트(SEL_B)에 응답하여 클록(CLK)의 위상을 쉬프트 할 수 있다. 분주기(636)는 위상 인터폴레이터(635)의 쉬프팅된 클록을 입력 받고, 쉬프딩된 클록의 주파수를 사전에 결정된 비율로 분주함으로써 분주 클록을 발생한다.

본 발명의 위상 고정 루프 회로(630)는 아이 오프닝 모니터(EOM, 613)에 필요한 클록(CLK)의 위상 쉬프트를 위하여 위상 인터폴레이터(635)를 구비함으로써, 아이 오프닝 모니터(EOM)를 위해 별도의 위상 인터폴레이터를 설계할 필요가 없으며, 그만큼 칩사이즈를 줄일 수 있다.

한편, 도 11에 도시된 위상 고정 루프 회로(630)의 위상 인터폴레이터(635)는 선택 비트(SEL_B)를 외부로부터 직접 입력 받는다. 하지만, 본 발명이 여기에 제한될 필요는 없다. 본 발명의 위상 인터폴레이터는 선택 비트(SEL_B)를 디더링(dithering)하고, 디더링된 신호를 입력 받도록 시그마-델타 변조기(sigma-delta modulator)를 더 포함할 수 있다.

도 11은 본 발명의 실시 예에 따른 SERDES 장치(700)에 대한 제 3 실시 예를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, SERDES 장치(700)는 수신기(710), 송신기(720), 및 위상 고정 루프 회로(730)를 포함한다. 수신기(710)는 AFE 회로(711), DFE(712), EOM(713), CDR 회로(714) 및 역직렬화기(715)를 포함한다. 송신기(720)는 직렬화기(721) 및 출력 드라이버(722)를 포함한다.

본 발명의 위상 고정 루프 회로(730)는, 도 9에 도시된 위상 고정 루프 회로(630)와 비교하여, 위상 인터폴레이터(PI, 735)에 디더링된 선택 비트(SEL_B)를 입력하기 위한 시그마-델타 변조기(SDM, 737)과 를 더 포함한다.

도 12는 도 11에 도시된 위상 고정 루프 회로(730)에 대한 실시 예를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 위상 고정 루프 회로(730)는 위상 주파수 검출기(PFD, 731), 전하 펌프(CP, 732), 루프 필터(LF, 733), 전압 제어 오실레이터(VCO, 734), 위상 인터폴레이터(PI, 735), 분주기(DIV, 736), 및 시그마-델타 변조기(SDM, 737)를 포함한다. 시그마-델타 변조기(737)는 사전에 결정된 값에 따라 선택 비트(SEL_B)을 디더링하고, 디더링된 선택 비트들(SEL_B_D1, SEL_B_D2, ....)을 발생 할 수 있다.

따라서, EOM(713, 도 11 참조)에서 사용되는 클록의 위상 쉬프트 해상도는, 위상 인터폴레이더(735)의 자체적인 최소 위상 정도를 시그마-델타 변조기(737)의 디더링 정도로 나눈 값으로 결정될 수 있다. 이에, 본 발명의 위상 쉬프트 해상도는 종래의 그것과 비교하여 현저하게 높아질 수 있다.

도 13은 본 발명의 실시 예에 따른 EOM의 동작 방법에 대한 제 1 실시 예를 보여주는 흐름도이다. 도 1 내지 도 13을 참조하면, EOM의 동작 방법은 다음과 같다.

EOM(120, 도 2 참조)은 페런트 기준 전압 데이터(Vref) 및 크기 정보 데이터(SZ)를 입력 받는다(S110). EOM(120)의 디지털 아날로그 변환기(121, 도 2 참조)는 기준 전압 데이터(Vref)을 입력 받고, 제 1 및 제 2 페런트 기준 전압들(refp, refn)을 발생한다. 크기 정보 데이터(SZ)에 따라 비교기(122)의 레퍼런스 브랜치들(RBRs)의 온/오프가 결정된다. 이에 따라 비교기(122)의 크기가 설정된다(S120). 여기서 활성화된 레퍼런스 브랜치들(RBRs)에 대응하도록 제 1 및 제 2 기준 전압 차(refp - refn)를 분주한 값이 비교기(122, 도 2 참조)의 타겟 기준 전압이 된다. 비교기(122)는 메인 브랜치(MBR)의 입력 전압(INP - INN)과 레퍼런스 브랜치들(RBRs)에서 출력되는 타겟 기준 전압을 비교한다. 감지 증폭기(123, 도 2 참조)는 비교 결과값을 클록(CLK)에 응답하여 샘플링 한다. 카운터(125, 도 2 참조)는 샘플링된 신호가 출력할 때까지 카운팅하여 카운팅 값(EOM_CNT)을 출력한다(S130).

본 발명의 EOM 동작 방법은, 비교기(122)의 크기를 가변함으로써, 기준 전압 해상도를 높일 수 있다.

도 14는 본 발명의 실시 예에 따른 EOM의 동작 방법에 대한 제 2 실시 예를 보여주는 흐름도이다. 도 1 내지 도 14를 참조하면, EOM의 동작 방법은 다음과 같다.

EOM(120b, 도 5 참조)는 기준 전압 데이터(Vref), 크기 정보 데이터(SZ), 및 선택 비트(SEL_B)를 입력 받는다(S210). EOM(120b)의 디지털 아날로그 변환기(미도시)는 기준 전압 데이터(Vref)를 입력 받고, 제 1 및 제 2 페런트 기준 전압들(refp, refn)을 발생한다. 크기 정보 데이터(SZ)에 따라 비교기들(122-1, 122-2, 도 5 참조)의 레퍼런스 브랜치들(RBRs)의 온/오프가 결정된다. 이에 따라 비교기(122-1, 122-2)의 크기가 설정된다. 아울러, 선택 비트(SEL_B)에 따라 클록(CLK)의 위상 쉬프트가 결정된다(S220). 비교기들(122-1, 122-2)은 메인 브랜치(MBR)의 입력 전압 차이(INP - INN)와 레퍼런스 브랜치들(RBRs)의 출력 전압 차이를 비교한다. 감지 증폭기들(123-1, 123-2, 도 5 참조) 각각 비교기들(122-1, 122-2)의 비교 결과값을 클록(CLK)에 응답하여 샘플링 한다. 논리 회로(124, 도 5 참조)는 감지 증폭기들(123-1, 123-2)의 출력값들을 XOR 연산한다. 카운터(125a, 도 5참조)는 논리 회로(124)로부터 사전에 결정된 상태의 레벨의 신호가 출력될 때까지 카운팅하여 카운팅 값(EOM_CNT)을 출력한다(S330).

본 발명의 EOM 동작 방법은, 크기 정보 데이터(SZ)에 따라 비교기(122)의 크기를 가변함으로써 기준 전압 해상도를 높이고, 선택 비트(SEL_B)에 따라 클록의 위상을 쉬프트하는 위상 인터폴레이터를 구비함으로써 위상을 가변함으로써 클록에 대한 위상 쉬프트 해상도를 높일 수 있다.

본 발명의 EOM은 데이터 통신을 수행하기 위한 PCIe(Peripheral Component Interconnect Express) 인터페이스에 적용될 수 있다.

도 15는 본 발명의 실시 예에 따른 전자 장치(1000)를 예시적으로 보여주는 블록도이다. 도 15를 참조하면, 전자 장치(1000)는 데이터를 저장하는 적어도 하나의 저장 장치(1100) 및 저장 장치(1100)를 관리하는 호스트(1200)를 포함한다. 호스트(1100)와 저장 장치(1100) 사이에는 PCIe 인터페이스 규격에 맞게 통신을 수행할 수 있다. 여기서 PCIe 인터페이스 장치들(1120, 1220) 각각은 도 1 내지 도 14에서 설명된 바와 같이 데이터 수신하는 장치에 EOM을 포함할 수 있다.

한편, 본 발명의 EOM은 고속의 통신을 수행하기 위한 어떠한 종류의 인터페이스에 적용가능하다.

도 16은 본 발명의 실시 예에 따른 모바일 장치(4000)를 예시적으로 보여주는 블록도이다. 도 16을 참조하면, 모바일 장치(4000)는 통합 프로세서(ModAP, 4100), 버퍼 메모리(4200), 디스플레이/터치 모듈(4300) 및 저장 장치(4400)를 포함한다.

통합 프로세서(4100)는 모바일 장치(4000)의 전반적인 동작 및 외부와의 유선/무선 통신을 제어하도록 구현될 수 있다. 버퍼 메모리(4200)는 모바일 장치(4000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다. 디스플레이/터치 모듈(4300)은 통합 프로세서(4100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 것이다. 저장 장치(4400)는 사용자의 데이터를 저장하도록 구현될 것이다. 저장 장치(4400)는 eMMC, SSD, UFS 장치일 수 있다.

통합 프로세서(ModAP, 4100)와 통신을 수행하기 위한 버퍼 메모리(4200), 디스플레이/터치 모듈(4300) 및 저장 장치(4400) 중 적어도 하나의 인터페이스 회로는, 도 1 내지 도 14에서 설명된 EOM를 구비할 수 있다.

본 발명의 모바일 장치(100)는 고속의 데이터 신호의 신뢰성 향상시키면서 칩사이즈 이슈를 해결한 EOM를 구비함으로써 집적화에 더욱 유리하다.

한편, 본 발명의 EOM은 수신기에만 제안되지 않으며, 아날로그 신호의 파형을 검출할 수 있는 모든 종류의 장치(예를 들어, 리피터, 송신기)에도 적용 가능하다.

한편, 상술 된 본 발명의 내용은 발명을 실시하기 위한 구체적인 실시 예들에 불과하다. 본 발명은 구체적이고 실제로 이용할 수 있는 수단 자체뿐 아니라, 장차 기술로 활용할 수 있는 추상적이고 개념적인 아이디어인 기술적 사상을 포함할 것이다.

10: 테스터
100: 집적 회로
110: 내부 회로
120: 아이 오프닝 회로
121: 디지털 아날로그 변환기
122: 비교기
Vref: 기준 전압 데이터
SZ: 크기 정보 데이터
INP, INN: 입력 전압
refp, refn: 페런트 기준 전압
MBR: 메인 브랜치
RBRs: 레퍼런스 브랜치들
CLK: 클록
RCLK: 기준 클록
PI: 위상 인터폴레이터
SDM: 시그마 델타 변조기
SEL_B: 선택 비트

Claims (20)

1. 내부 회로; 및
   상기 내부 회로의 사전에 결정된 지점의 아이 다이어그램을 측정하도록 구성된 아이 오프닝 모니터를 포함하되,
   상기 아이 오프닝 모니터는 비교기를 포함하고,
   상기 비교기는:
   상기 내부 회로로부터의 제 1 입력 전압 및 제 2 입력 전압과 제 1 페런트 기준 전압 및 제 2 페런트 기준 전압을 수신하고,
   상기 비교기의 구동 능력에 따라 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압의 차이를 분주하여 획득되는 타겟 기준 전압과 상기 제 1 입력 전압 및 상기 제 2 입력 전압을 비교하도록 구성되며,
   상기 비교기의 상기 구동 능력은 외부로부터 수신된 크기 정보 데이터에 따라 가변되고,
   상기 타겟 기준 전압들의 값들은 상기 가변된 구동 능력에 따라 변하는 집적 회로.
2. 제 1 항에 있어서,
   상기 아이 오프닝 모니터는:
   기준 전압 데이터를 수신하고, 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압을 상기 비교기로 출력하도록 구성된 디지털 아날로그 변환기를 더 포함하는 집적 회로.
3. 제 1 항에 있어서,
   클록에 응답하여 상기 비교기의 출력값을 샘플링 및 증폭하도록 구성된 감지 증폭기를 더 포함하는 집적 회로.
4. 제 3 항에 있어서,
   상기 감지 증폭기의 출력값에 응답하여 카운팅을 수행하도록 구성된 카운터를 더 포함하는 집적 회로.
5. 제 3 항에 있어서,
   기준 클록을 수신하고 상기 클록을 발생시키도록 구성된 위상 고정 루프를 더 포함하고,
   상기 위상 고정 루프는 선택 비트에 응답하여 상기 클록의 위상을 쉬프트(shift)하도록 구성된 위상 인터폴레이터를 포함하는 집적 회로.
6. 제 1 항에 있어서,
   상기 비교기는:
   제 1 노드 및 제 2 노드에서 각각 상기 제 1 입력 전압 및 상기 제 2 입력 전압을 수신하도록 구성된 메인 브랜치; 및
   복수의 레퍼런스 브랜치들을 포함하고,
   상기 복수의 레퍼런스 브랜치들 각각은 상기 제 1 노드 및 상기 제 2 노드로 각각 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압을 제공하도록 구성된 집적 회로.
7. 제 6 항에 있어서,
   상기 복수의 레퍼런스 브랜치들 각각은 상기 크기 정보 데이터에 응답하여 활성화되고,
   상기 메인 브랜치 및 상기 복수의 레퍼런스 브랜치들은 상기 메인 브랜치에 흐르는 전류의 양과 상기 복수의 레퍼런스 브랜치들 중에서 상기 활성화된 레퍼런스 브랜치들에 흐르는 전류의 양이 동일하도록 구성된 집적 회로.
8. 제 1 항에 있어서,
   상기 비교기는 제 1 비교기 및 제 2 비교기를 포함하고,
   상기 제 1 비교기 및 상기 제 2 비교기 각각은:
   제 1 노드 및 제 2 노드에서 각각 상기 제 1 입력 전압 및 상기 제 2 입력 전압을 수신하도록 구성된 메인 브랜치; 및
   복수의 레퍼런스 브랜치들을 포함하고,
   상기 복수의 레퍼런스 브랜치들 각각은 상기 제 1 노드 및 상기 제 2 노드로 각각 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압을 제공하도록 구성되며,
   상기 복수의 레퍼런스 브랜치들 각각은 상기 크기 정보 데이터에 응답하여 활성화되고,
   상기 제 1 비교기의 복수의 레퍼런스 브랜치들에 입력되는 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압과 상기 제 2 비교기의 복수의 레퍼런스 브랜치들에 입력되는 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압은 상보적인 집적 회로.
9. 직렬 데이터 신호들을 증폭하도록 구성된 연속 시간 선형 등화기;
   상기 연속 시간 선형 등화기로부터 출력되는 제 1 입력 전압 및 제 2 입력 전압을 샘플링하도록 구성된 샘플러; 및
   상기 제 1 입력 전압 및 상기 제 2 입력 전압의 아이 다이어그램을 측정하도록 구성된 아이 오프닝 모니터를 포함하되,
   상기 아이 오프닝 모니터는:
   기준 전압 데이터를 수신하고, 제 1 페런트 기준 전압 및 제 2 페런트 기준 전압을 출력하도록 구성된 디지털 아날로그 변환기; 및
   비교기를 포함하고,
   상기 비교기는:
   상기 연속 시간 선형 등화기로부터 출력되는 상기 제 1 입력 전압 및 상기 제 2 입력 전압과 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압을 수신하고,
   상기 비교기의 구동 능력에 따라 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압의 차이를 분주하여 획득되는 타겟 기준 전압과 상기 제 1 입력 전압 및 상기 제 2 입력 전압을 비교하도록 구성되며,
   상기 비교기의 상기 구동 능력은 외부로부터 수신된 크기 정보 데이터에 따라 가변되고,
   상기 타겟 기준 전압들의 값들은 상기 가변된 구동 능력에 따라 변하는 집적 회로.
10. 수신 신호들을 수신하고, 클록에 응답하여 병렬의 수신 데이터를 출력하도록 구성된 수신기;
    상기 클록에 응답하여 병렬의 송신 데이터를 수신하고, 송신 신호들을 출력하도록 구성된 송신기; 및
    기준 클록을 수신하고, 상기 클록을 발생시키도록 구성된 위상 고정 루프를 포함하되,
    상기 수신기는 상기 수신 신호들의 파형들을 검출하도록 구성된 아이 오프닝 모니터를 포함하고,
    상기 아이 오프닝 모니터는:
    기준 전압 데이터를 수신하고, 제 1 페런트 기준 전압 및 제 2 페런트 기준 전압을 출력하도록 구성된 디지털 아날로그 변환기; 및
    비교기를 포함하며,
    상기 비교기는:
    제 1 입력 전압 및 제 2 입력 전압과 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압을 수신하고,
    상기 비교기의 구동 능력에 따라 상기 제 1 페런트 기준 전압 및 상기 제 2 페런트 기준 전압의 차이를 분주하여 획득되는 타겟 기준 전압과 상기 제 1 입력 전압 및 상기 제 2 입력 전압을 비교하도록 구성되며,
    상기 비교기의 상기 구동 능력은 외부로부터 수신된 크기 정보 데이터에 따라 가변되고,
    상기 타겟 기준 전압들의 값들은 상기 가변된 구동 능력에 따라 변하는 서데스(SERDES, serializer/deserializer) 장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images