KR20220070613A - 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템 - Google Patents

호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템 Download PDF

Info

Publication number
KR20220070613A
KR20220070613A KR1020200157332A KR20200157332A KR20220070613A KR 20220070613 A KR20220070613 A KR 20220070613A KR 1020200157332 A KR1020200157332 A KR 1020200157332A KR 20200157332 A KR20200157332 A KR 20200157332A KR 20220070613 A KR20220070613 A KR 20220070613A
Authority
KR
South Korea
Prior art keywords
eom
memory device
memory
data
host device
Prior art date
Application number
KR1020200157332A
Other languages
English (en)
Inventor
강영산
허정
전진완
박광원
이경백
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200157332A priority Critical patent/KR20220070613A/ko
Priority to US17/400,368 priority patent/US11699469B2/en
Priority to EP21202412.9A priority patent/EP4002374A1/en
Priority to CN202111286678.7A priority patent/CN114530190A/zh
Publication of KR20220070613A publication Critical patent/KR20220070613A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템이 제공된다. 호스트 장치의 구동 방법은, EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고, EOM 동작 수행에 필요한 파라미터를 메모리 장치에 전송하고, EOM 동작 수행에 필요한 패턴 데이터를 메모리 장치에 전송하고, 메모리 장치로부터 EOM 동작 수행 결과를 포함하는 제1 응답 신호를 수신하는 것을 포함한다.

Description

호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템{Method for operating host device and memory device, and memory system comprising the devices}
본 발명은 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템에 관한 것이다.
채널에 송수신되는 신호의 품질 특성을 파악하기 위해 EOM(Eye Open Monitor)가 사용되고 있다. 메모리 시스템의 신호 수신단(예를 들어, 메모리 장치의 수신기)에 수신된 신호의 아이(eye)를 측정하는 방법으로 메모리 장치와 다른 외부 장치를 이용하여 메모리 장치에 수신되는 신호의 아이를 측정하는 방법이 있다.
그런데, 이 경우 측정이 수행되는 신호 라인과 실제 메모리 장치가 신호를 수신하는 신호 라인이 달라 측정 결과가 부정확할 수 있으며, 그 측정 방법 또한 용이하지 못하다. 이에 따라 이를 개선하기 위한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 용이하면서도 신뢰성 높은 EOM 동작 수행이 가능한 호스트 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 용이하면서도 신뢰성 높은 EOM 동작 수행이 가능한 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 용이하면서도 신뢰성 높은 EOM 동작 수행이 가능한 메모리 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 호스트 장치의 구동 방법은, EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고, EOM 동작 수행에 필요한 파라미터를 메모리 장치에 전송하고, EOM 동작 수행에 필요한 패턴 데이터를 메모리 장치에 전송하고, 메모리 장치로부터 EOM 동작 수행 결과를 포함하는 제1 응답 신호를 수신하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 메모리 장치의 구동 방법은, 호스트 장치로부터 EOM 동작 수행을 요청하는 커맨드를 수신하고, 호스트 장치로부터 EOM 동작 수행에 필요한 파라미터를 수신하고, 호스트 장치로부터 EOM 동작 수행에 필요한 패턴 데이터를 수신하고, 수신된 파라미터 및 패턴 데이터에 기초하여 EOM 동작을 수행하고, 그 수행 결과를 포함하는 제1 응답 신호를 호스트 장치에 전송하는 것을 포함한다.
상기 또 다른 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 메모리 시스템은, 호스트 컨트롤러를 포함하는 호스트 장치, 및 디바이스 컨트롤러와 EOM(Eye Open Monitor)을 포함하는 메모리 장치를 포함하되, 호스트 컨트롤러는, 메모리 장치에 EOM의 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고, EOM의 동작 수행에 필요한 파라미터를 메모리 장치에 전송하고, EOM의 동작 수행에 필요한 패턴 데이터를 메모리 장치에 전송하고, 메모리 장치로부터 EOM 동작 수행 결과를 포함하는 제1 응답 신호를 수신한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다.
도 2는 도 1의 MIPI M-PHY를 도시한 도면이다.
도 3 및 도 4는 도 2의 EOM을 설명하기 위한 도면들이다.
도 5는 도 1의 UFS 디바이스 컨트롤러, 스토리지 인터페이스 및 비휘발성 스토리지를 재구성하여 도시한 도면이다.
도 6은 도 5의 스토리지 장치를 나타내는 예시적인 블록도이다.
도 7은 몇몇 실시예에 따른 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
도 8은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 9 내지 도 14는 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면들이다.
도 15는 다른 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 16은 또 다른 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다. 도 2는 도 1의 MIPI M-PHY를 도시한 도면이다. 도 3 및 도 4는 도 2의 EOM을 설명하기 위한 도면들이다.
이하에서는, 본 발명의 기술적 사상에 따른 메모리 시스템을 JEDEC(Joint Electron Device Engineering Council)에서 발표하는 UFS(Universal Flash Storage) 표준(standard)을 따르는 시스템을 예로 들어 설명할 것이나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니며, 동일한 기술적 사상의 범위 내에서 실시되는 메모리 시스템의 양태는 얼마든지 다르게 변형되어 실시될 수 있다.
도 1을 참조하면, UFS 시스템(1)은 호스트 장치(100), 메모리 장치(200) 및 UFS 인터페이스(300)를 포함할 수 있다.
호스트 장치(100)와 메모리 장치(200)는 UFS 인터페이스(300)를 통해 상호 연결될 수 있다. 몇몇 실시예에서, 호스트 장치(100)는 애플리케이션 프로세서(application processor)의 일부로서 구현될 수 있다.
호스트 장치(100)는 UFS 호스트 컨트롤러(110), 애플리케이션(120), UFS 드라이버(130), 호스트 메모리(140) 및 UIC(UFS interconnect) 레이어(150)를 포함할 수 있다.
메모리 장치(200)는 UFS 디바이스 컨트롤러(210), 비휘발성 스토리지(220), 스토리지 인터페이스(230), 디바이스 메모리(240), UIC 레이어(250) 및 레귤레이터(260)를 포함할 수 있다.
비휘발성 스토리지(220)는 복수의 스토리지 유닛(221)으로 구성될 수 있으며, 이와 같은 스토리지 유닛(221)은 2D 구조 혹은 3D 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
UFS 디바이스 컨트롤러(210)와 비휘발성 스토리지(220)는 스토리지 인터페이스(230)를 통해 서로 연결될 수 있다. 스토리지 인터페이스(230)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다. 토글을 이용한 UFS 디바이스 컨트롤러(210)와 비휘발성 스토리지(220) 간의 동작에 대해서는 후술한다.
애플리케이션(120)은 메모리 장치(200)의 기능을 이용하기 위해 메모리 장치(200)와의 통신을 원하는 프로그램을 의미할 수 있다. 애플리케이션(120)은 메모리 장치(200)에 대한 입출력을 위해 입출력 요청(input-output request, IOR)을 UFS 드라이버(130)로 전송할 수 있다. 입출력 요청(IOR)은 데이터의 리드(read) 요청, 라이트(write) 요청 및/또는 소거(erase) 요청 등을 의미할 수 있으나, 반드시 이에 제한되는 것은 아니다.
UFS 드라이버(130)는 UFS-HCI(host controller interface)를 통해 UFS 호스트 컨트롤러(110)를 관리할 수 있다. UFS 드라이버(130)는 애플리케이션(120)에 의해 생성된 입출력 요청을 UFS 표준에 의해 정의된 UFS 명령으로 변환하고, 변환된 UFS 명령을 UFS 호스트 컨트롤러(110)로 전달할 수 있다. 하나의 입출력 요청은 복수의 UFS 명령으로 변환될 수 있다. UFS 명령은 기본적으로 SCSI 표준에 의해 정의된 명령일 수 있지만, UFS 표준 전용 명령일 수도 있다.
UFS 호스트 컨트롤러(110)는 UFS 드라이버(130)에 의해 변환된 UFS 명령을 UIC 레이어(150)와 UFS 인터페이스(300)를 통해 메모리 장치(200)의 UIC 레이어(250)로 전송할 수 있다. 이 과정에서, UFS 호스트 컨트롤러(110)의 UFS 호스트 레지스터(111)는 명령 큐(command queue, CQ)로서의 역할을 수행할 수 있다.
호스트 장치(100) 측의 UIC 레이어(150)는 MIPI M-PHY(151)와 MIPI UniPro(152)를 포함할 수 있으며, 메모리 장치(200) 측의 UIC 레이어(250) 또한 MIPI M-PHY(251)와 MIPI UniPro(252)을 포함할 수 있다.
도 2를 참조하면, MIPI M-PHY(251)는 EOM(Eye Open Monitor, 251a)과 SFR(Special Function Register, 251b)을 포함할 수 있다.
EOM(251a)은 SFR(251b)를 이용하여 특정 오프셋(offset) 조건 하에서 호스트 장치(100)로부터 수신된 신호의 품질을 측정할 수 있다.
구체적으로 도 2 내지 도 4를 참조하면, EOM(251a)은 도 3에 실선으로 표시된 메인 패스(main path)와 도 3에 점선으로 표시된 EOM 패스를 포함할 수 있다.
메인 패스는, 호스트 장치(100)로부터 수신되어 이퀄라이저(EQ)를 통과한 신호(S)로부터 클럭 복원 회로(CDR)를 이용하여 클럭을 복원하고, 복원된 클럭(RCK)을 이용하여 신호(S)의 데이터를 추출함으로써 메인 패스 신호(MS)를 생성한 후, 이를 비교기(COMP)에 전달할 수 있다.
EOM 패스는, 호스트 장치(100)로부터 수신되어 이퀄라이저(EQ)를 통과한 신호(S)로부터 복원된 클럭(RCK)에 특정 오프셋 값(dX)을 반영한 클럭(dxRCK)을 생성하고, 이를 이용하여 특정 오프셋 값(dY)를 반영하여 신호(S)의 데이터를 추출함으로써 EOM 패스 신호(ES)를 생성한 후, 이를 비교기(COMP)에 전달할 수 있다.
예를 들어, 메인 패스 신호(MS)는 도 4의 레퍼런스 조건(XR, YR)에서 추출된 데이터이고, EOM 패스 신호(ES)는 도 4의 오프셋 조건(dX, dY)에서 추출된 데이터일 수 있다.
비교기(COMP)는 EOM 패스 신호(ES)가 메인 패스 신호(MS)와 동일한 신호로 인식되는 경우, 에러 카운트 신호(EC)를 출력하지 않고, EOM 패스 신호(ES)가 메인 패스 신호(MS)와 동일한 신호로 인식되지 않으면, 에러 카운트 신호(EC)를 출력할 수 있다. 그리고, 비교기(COMP)는 이러한 샘플링이 한 번 수행될 때 마다 샘플링 카운트 신호(SC)를 출력할 수 있다.
몇몇 실시예에서, 오프셋 값(dX)은 시간(time) 오프셋 값, 페이즈(phase) 오프셋 값 등을 포함할 수 있고, 오프셋 값(dY)은 전압(voltage) 오프셋 등을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 오프셋(dX), 오프셋(dY), 에러 카운트 신호(EC)에 따른 에러 카운트 값 및 샘플링 카운트 신호(SC)에 따른 샘플링 횟수 정보 등은 SFR(251b)에 저장될 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 이러한 EOM(251a)의 구체적인 동작에 대해서는 후술한다.
다시 도 1을 참조하면, UFS 인터페이스(300)는 기준 클락(REF_CLK)을 전송하는 라인, 메모리 장치(200)에 대한 하드웨어 리셋 신호(RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인을 포함할 수 있다.
호스트 장치(100)로부터 메모리 장치(200)로 제공되는 기준 클락의 주파수 값은 19.2MHz, 26MHz, 38.4MHz 및 52MHz의 네 개의 값 중 하나일 수 있으나, 반드시 이에 제한되지는 않는다. 호스트 장치(100)는 동작 중에도, 즉 호스트 장치(100)와 메모리 장치(200) 사이에서 데이터 송수신이 수행되는 중에도 기준 클락의 주파수 값을 변경할 수 있다.
메모리 장치(200)는 위상 동기 루프(phase-locked loop, PLL) 등을 이용하여, 호스트 장치(100)로부터 제공받은 기준 클락으로부터 다양한 주파수의 클락을 생성할 수 있다. 또한, 호스트 장치(100)는 기준 클락의 주파수 값을 통해 호스트 장치(100)와 메모리 장치(200) 간의 데이터 레이트(data rate)의 값을 설정할 수도 있다. 즉, 상기 데이터 레이트의 값은 기준 클락의 주파수 값에 의존하여 결정될 수 있다.
UFS 인터페이스(300)는 복수의 레인들(multiple lanes)을 지원할 수 있으며, 각 레인은 차동(differential) 쌍으로 구현될 수 있다. 예컨대, UFS 인터페이스(300)는 하나 이상의 수신 레인(receive lane)과 하나 이상의 송신 레인(transmit lane)을 포함할 수 있다. 도 1에서, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라인은 수신 레인을, 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인은 송신 레인을 각각 구성할 수 있다. 도 1에서는 하나의 송신 레인과 하나의 수신 레인을 도시하였지만, 송신 레인과 수신 레인의 수는 변형되어 실시될 수 있다.
수신 레인 및 송신 레인은 직렬 통신(serial communication) 방식으로 데이터를 전송할 수 있으며, 수신 레인과 송신 레인이 분리된 구조에 의해 호스트 장치(100)와 메모리 장치(200) 간의 풀 듀플렉스(full-duplex) 방식의 통신이 가능하다. 즉, 메모리 장치(200)는 수신 레인을 통해 호스트 장치(100)로부터 데이터를 수신받는 동안에도, 송신 레인을 통해 호스트 장치(100)로 데이터를 송신할 수 있다. 또한, 호스트 장치(100)로부터 메모리 장치(200)로의 명령과 같은 제어 데이터와, 호스트 장치(100)가 메모리 장치(200)의 비휘발성 스토리지(220)에 저장하고자 하거나 비휘발성 스토리지(220)로부터 리드하고자 하는 사용자 데이터는 동일한 레인을 통해 전송될 수 있다. 이에 따라, 호스트 장치(100)와 메모리 장치(200) 간에는 한 쌍의 수신 레인과 한 쌍의 송신 레인 외에 데이터 전송을 위한 별도의 레인이 더 구비될 필요가 없다.
메모리 장치(200)의 UFS 디바이스 컨트롤러(210)는 메모리 장치(200)의 동작을 전반적으로 제어할 수 있다.
UFS 디바이스 컨트롤러(210)는 논리적인 데이터 저장 단위인 LU(logical unit)(211)를 통해 비휘발성 스토리지(220)를 관리할 수 있다. LU(211)의 개수는 예를 들어, 8개일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
UFS 디바이스 컨트롤러(210)는 플래시 변환 계층(flash translation layer, FTL)을 포함할 수 있으며, FTL의 어드레스 매핑(address mapping) 정보를 이용하여 호스트 장치(100)로부터 전달된 논리적인 데이터 주소, 예컨대 LBA(logical block address)를 물리적인 데이터 주소로, 예컨대 PBA(physical block address) 또는 PPN(physical page number)로 변환할 수 있다. UFS 시스템(1)에서, 사용자 데이터(user data)의 저장을 위한 논리 블록(logical block)은 소정 범위의 크기를 가질 수 있다. 예를 들어, 논리 블록의 최소 크기는 4Kbyte로 설정될 수 있다.
호스트 장치(100)로부터의 명령이 UIC 레이어(250)를 통해 메모리 장치(200)로 입력되면, UFS 디바이스 컨트롤러(210)는 입력된 명령에 따른 동작을 수행하고, 상기 동작이 완료되면 완료 응답을 호스트 장치(100)로 전송할 수 있다.
예를 들어, 호스트 장치(100)가 메모리 장치(200)에 사용자 데이터를 저장하고자 할 경우, 호스트 장치(100)는 데이터 라이트 커맨드를 메모리 장치(200)로 전송할 수 있다. 사용자 데이터를 전송받을 준비가 되었다(ready-to-transfer)는 응답을 메모리 장치(200)로부터 수신하면, 호스트 장치(100)는 사용자 데이터를 메모리 장치(200)로 전송할 수 있다. UFS 디바이스 컨트롤러(210)는 전송받은 사용자 데이터를 디바이스 메모리(240) 내에 임시로 저장하고, FTL의 어드레스 매핑 정보에 기초하여 디바이스 메모리(240)에 임시로 저장된 사용자 데이터를 비휘발성 스토리지(220)의 선택된 위치에 저장할 수 있다.
또 다른 예로서, 호스트 장치(100)가 메모리 장치(200)에 저장된 사용자 데이터를 리드하고자 할 경우, 호스트 장치(100)는 데이터 리드 커맨드를 메모리 장치(200)로 전송할 수 있다. 명령을 수신한 UFS 디바이스 컨트롤러(210)는 상기 데이터 리드 명령에 기초하여 비휘발성 스토리지(220)로부터 사용자 데이터를 리드하고, 리드된 사용자 데이터를 디바이스 메모리(240) 내에 임시로 저장할 수 있다. 이러한 리드 과정에서, UFS 디바이스 컨트롤러(210)는 내장된 ECC(error correction code) 회로(미도시)를 이용하여, 리드된 사용자 데이터의 에러를 검출하고 정정할 수 있다. 그리고, UFS 디바이스 컨트롤러(210)는 디바이스 메모리(240) 내에 임시로 저장된 사용자 데이터를 호스트 장치(100)로 전송할 수 있다.
아울러, UFS 디바이스 컨트롤러(210)는 AES(advanced encryption standard) 회로(미도시)를 더 포함할 수 있으며, AES 회로는 UFS 디바이스 컨트롤러(210)로 입력되는 데이터를 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 암호화(encryption)하거나 복호화(decryption)할 수 있다.
호스트 장치(100)는 명령 큐로 기능할 수 있는 UFS 호스트 레지스터(111)에 메모리 장치(200)로 송신될 명령들을 순서에 따라 저장하고, 상기 순서대로 메모리 장치(200)에 명령을 송신할 수 있다. 이 때, 호스트 장치(100)는 이전에 송신된 명령이 아직 메모리 장치(200)에 의해 처리 중인 경우에도, 즉 이전에 송신된 명령이 메모리 장치(200)에 의해 처리가 완료되었다는 통지를 받기 전에도 명령 큐에 대기 중인 다음 명령을 메모리 장치(200)로 송신할 수 있으며, 이에 따라 메모리 장치(200) 역시 이전에 송신된 명령을 처리하는 중에도 다음 명령을 호스트 장치(100)로부터 수신할 수 있다. 이와 같은 명령 큐에 저장될 수 있는 명령의 최대 개수(queue depth)는 예를 들어, 32개일 수 있다. 또한, 명령 큐는 헤드 포인터(head point)와 테일 포인터(tail pointer)를 통해 큐에 저장된 명령 열의 시작과 끝을 각각 나타내는 원형 큐(circular queue) 타입으로 구현될 수 있다.
복수의 스토리지 유닛(221) 각각은 메모리 셀 어레이(미도시)와 상기 메모리 셀 어레이의 작동을 제어하는 제어 회로(미도시)를 포함할 수 있다. 상기 메모리 셀 어레이는 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 셀을 포함하며, 각각의 메모리 셀은 1비트의 정보를 저장하는 셀(single level cell, SLC)일 수도 있지만, MLC(multi level cell), TLC(triple level cell), QLC(quadruple level cell)와 같이 2비트 이상의 정보를 저장하는 셀일 수도 있다. 3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다. 이와 관련한 보다 구체적은 설명은 후술한다.
메모리 장치(200)에는 전원 전압으로서 VCC, VCCQ1, VCCQ2 등이 입력될 수 있다. VCC는 메모리 장치(200)를 위한 주 전원 전압으로서, 예를 들어, 2.4~3.6V의 값을 가질 수 있다. VCCQ1은 낮은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 UFS 디바이스 컨트롤러(210)를 위한 것이며. 예를 들어, 1.14~1.26V의 값을 가질 수 있다. VCCQ2는 VCC보다는 낮지만 VCCQ1보다는 높은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 MIPI M-PHY(251)와 같은 입출력 인터페이스를 위한 것이며, 예를 들어, 1.7~1.95V의 값을 가질 수 있다. 상기 전원 전압들은 레귤레이터(260)를 거쳐 메모리 장치(200)의 각 구성 요소들을 위해 공급될 수 있다. 레귤레이터(260)는 전술한 전원 전압들 중 서로 다른 것에 각각 연결되는 단위 레귤레이터의 집합으로 구현될 수 있다.
도 5는 도 1의 UFS 디바이스 컨트롤러, 스토리지 인터페이스 및 비휘발성 스토리지를 재구성하여 도시한 도면이다.
도 1의 스토리지 인터페이스(230)는 도 5의 컨트롤러 인터페이스 회로(230a)와 메모리 인터페이스 회로(230b)를 포함할 수 있다. 몇몇 실시예에서, 도 5에 도시된 스토리지 장치(224)는 도 1의 하나의 스토리지 유닛(221)에 대응될 수 있다. 또한, 몇몇 실시예에서, 스토리지 장치(224)는 도 1의 비휘발성 스토리지(220)에 대응될 수 있다.
스토리지 장치(224)는 제1 내지 제8 핀들(P11~P18), 메모리 인터페이스 회로(230b), 제어 로직 회로(510), 및 메모리 셀 어레이(520)를 포함할 수 있다.
메모리 인터페이스 회로(230b)는 제1 핀(P11)을 통해 디바이스 컨트롤러(210)로부터 칩 인에이블 신호(nCE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 칩 인에이블 신호(nCE)에 따라 제2 내지 제8 핀들(P12~P18)을 통해 디바이스 컨트롤러(210)와 신호들을 송수신할 수 있다. 예를 들어, 칩 인에이블 신호(nCE)가 인에이블 상태(예를 들어, 로우 레벨)인 경우, 메모리 인터페이스 회로(230b)는 제2 내지 제8 핀들(P12~P18)을 통해 디바이스 컨트롤러(210)와 신호들을 송수신할 수 있다.
메모리 인터페이스 회로(230b)는 제2 내지 제4 핀들(P12~P14)을 통해 디바이스 컨트롤러(210)로부터 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 제7 핀(P17)을 통해 디바이스 컨트롤러(210)로부터 데이터 신호(DQ)를 수신하거나, 디바이스 컨트롤러(210)로 데이터 신호(DQ)를 전송할 수 있다. 데이터 신호(DQ)를 통해 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)가 전달될 수 있다. 예를 들어, 데이터 신호(DQ)는 복수의 데이터 신호 라인들을 통해 전달될 수 있다. 이 경우, 제7 핀(P17)은 복수의 데이터 신호들에 대응하는 복수개의 핀들을 포함할 수 있다.
메모리 인터페이스 회로(230b)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드 래치 인에이블 신호(CLE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 커맨드(CMD)를 획득할 수 있다. 메모리 인터페이스 회로(230b)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 어드레스 래치 인에이블 신호(ALE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 어드레스(ADDR)를 획득할 수 있다.
몇몇 실시 예에서, 쓰기 인에이블 신호(nWE)는 고정된(static) 상태(예를 들어, 하이(high) 레벨 또는 로우(low) 레벨)를 유지하다가 하이 레벨과 로우 레벨 사이에서 토글할 수 있다. 예를 들어, 쓰기 인에이블 신호(nWE)는 커맨드(CMD) 또는 어드레스(ADDR)가 전송되는 구간에서 토글할 수 있다. 이에 따라, 메모리 인터페이스 회로(230b)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드(CMD) 또는 어드레스(ADDR)를 획득할 수 있다.
메모리 인터페이스 회로(230b)는 제5 핀(P15)을 통해 디바이스 컨트롤러(210)로부터 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 제6 핀(P16)을 통해 디바이스 컨트롤러(210)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 디바이스 컨트롤러(210)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
스토리지 장치(224)의 데이터(DATA) 출력 동작에서, 메모리 인터페이스 회로(230b)는 데이터(DATA)를 출력하기 전에 제5 핀(P15)을 통해 토글하는 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 읽기 인에이블 신호(nRE)의 토글링에 기초하여 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 메모리 인터페이스 회로(230b)는 읽기 인에이블 신호(nRE)의 토글링 시작 시간을 기준으로 미리 정해진 딜레이(예를 들어, tDQSRE) 이후에 토글하기 시작하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 메모리 인터페이스 회로(230b)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 전송할 수 있다. 이에 따라, 데이터(DATA)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 정렬되어 디바이스 컨트롤러(210)로 전송될 수 있다.
스토리지 장치(224)의 데이터(DATA) 입력 동작에서, 디바이스 컨트롤러(210)로부터 데이터(DATA)를 포함하는 데이터 신호(DQ)이 수신되는 경우, 메모리 인터페이스 회로(230b)는 디바이스 컨트롤러(210)로부터 데이터(DATA)와 함께 토글하는 데이터 스트로브 신호(DQS)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다. 예를 들어, 메모리 인터페이스 회로(230b)는 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지에서 데이터 신호(DQ)를 샘플링함으로써 데이터(DATA)를 획득할 수 있다.
메모리 인터페이스 회로(230b)는 제8 핀(P18)을 통해 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 메모리 인터페이스 회로(230b)는 레디/비지 출력 신호(nR/B)를 통해 스토리지 장치(224)의 상태 정보를 디바이스 컨트롤러(210)로 전송할 수 있다. 스토리지 장치(224)가 비지 상태인 경우(즉, 스토리지 장치(224) 내부 동작들이 수행 중인 경우), 메모리 인터페이스 회로(230b)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 스토리지 장치(224)가 레디 상태인 경우(즉, 스토리지 장치(224) 내부 동작들이 수행되지 않거나 완료된 경우), 메모리 인터페이스 회로(230b)는 레디 상태를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 예를 들어, 스토리지 장치(224)가 페이지 리드 명령에 응답하여 메모리 셀 어레이(520)로부터 데이터(DATA)를 리드하는 동안, 메모리 인터페이스 회로(230b)는 비지 상태(예를 들어, 로우 레벨)를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 예를 들어, 스토리지 장치(224)가 프로그램 명령에 응답하여 메모리 셀 어레이(520)로 데이터(DATA)를 프로그램하는 동안, 메모리 인터페이스 회로(230b)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다.
제어 로직 회로(510)는 스토리지 장치(224)의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(510)는 메모리 인터페이스 회로(230b)로부터 획득된 커맨드/어드레스(CMD/ADDR)를 수신할 수 있다. 제어 로직 회로(510)는 수신된 커맨드/어드레스(CMD/ADDR)에 따라 스토리지 장치(224)의 다른 구성 요소들을 제어하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 로직 회로(510)는 메모리 셀 어레이(520)에 데이터(DATA)를 프로그램하거나, 또는 메모리 셀 어레이(520)로부터 데이터(DATA)를 리드하기 위한 각종 제어 신호들을 생성할 수 있다.
메모리 셀 어레이(520)는 제어 로직 회로(510)의 제어에 따라 메모리 인터페이스 회로(230b)로부터 획득된 데이터(DATA)를 저장할 수 있다. 메모리 셀 어레이(520)는 제어 로직 회로(510)의 제어에 따라 저장된 데이터(DATA)를 메모리 인터페이스 회로(230b)로 출력할 수 있다.
메모리 셀 어레이(520)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 셀들은 RRAM(Resistive Random Access Memory) 셀, FRAM(Ferroelectric Random Access Memory) 셀, PRAM(Phase Change Random Access Memory) 셀, TRAM(Thyristor Random Access Memory) 셀, MRAM(Magnetic Random Access Memory) 셀들일 수 있다. 이하에서는, 메모리 셀들이 낸드(NAND) 플래시 메모리 셀들인 실시 예를 중심으로 본 발명의 실시 예들이 설명될 것이다.
디바이스 컨트롤러(210)는 제1 내지 제8 핀들(P21~P28), 및 컨트롤러 인터페이스 회로(230a)를 포함할 수 있다. 제1 내지 제8 핀들(P21~P28)은 스토리지 장치(224)의 제1 내지 제8 핀들(P11~P18)에 대응할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제1 핀(P21)을 통해 스토리지 장치(224)로 칩 인에이블 신호(nCE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 칩 인에이블 신호(nCE)를 통해 선택한 스토리지 장치(224)와 제2 내지 제8 핀들(P22~P28)을 통해 신호들을 송수신할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제2 내지 제4 핀들(P22~P24)을 통해 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 스토리지 장치(224)로 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 제7 핀(P27)을 통해 스토리지 장치(224)로 데이터 신호(DQ)를 전송하거나, 스토리지 장치(224)로부터 데이터 신호(DQ)를 수신할 수 있다.
컨트롤러 인터페이스 회로(230a)는 토글하는 쓰기 인에이블 신호(nWE)와 함께 커맨드(CMD) 또는 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 인에이블 상태를 가지는 커맨드 래치 인에이블 신호(CLE)를 전송함에 따라 커맨드(CMD)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송하고, 인에이블 상태를 가지는 어드레스 래치 인에이블 신호(ALE)를 전송함에 따라 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제5 핀(P25)을 통해 스토리지 장치(224)로 읽기 인에이블 신호(nRE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 제6 핀(P26)을 통해 스토리지 장치(224)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 스토리지 장치(224)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
스토리지 장치(224)의 데이터(DATA) 출력 동작에서, 컨트롤러 인터페이스 회로(230a)는 토글하는 읽기 인에이블 신호(nRE)를 생성하고, 읽기 인에이블 신호(nRE)를 스토리지 장치(224)로 전송할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(230a)는 데이터(DATA)가 출력되기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 읽기 인에이블 신호(nRE)를 생성할 수 있다. 이에 따라, 스토리지 장치(224)에서 읽기 인에이블 신호(nRE)에 기초하여 토글하는 데이터 스트로브 신호(DQS)가 생성될 수 있다. 컨트롤러 인터페이스 회로(230a)는 스토리지 장치(224)로부터 토글하는 데이터 스트로브 신호(DQS)와 함께 데이터(DATA)를 포함하는 데이터 신호(DQ)를 수신할 수 있다. 컨트롤러 인터페이스 회로(230a)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다.
스토리지 장치(224)의 데이터(DATA) 입력 동작에서, 컨트롤러 인터페이스 회로(230a)는 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(230a)는 데이터(DATA)를 전송하기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 컨트롤러 인터페이스 회로(230a)는 데이터 스트로브 신호(DQS)의 토글 타이밍들에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제8 핀(P28)을 통해 스토리지 장치(224)로부터 레디/비지 출력 신호(nR/B)를 수신할 수 있다. 컨트롤러 인터페이스 회로(230a)는 레디/비지 출력 신호(nR/B)에 기초하여 스토리지 장치(224)의 상태 정보를 판별할 수 있다.
도 6은 도 5의 스토리지 장치를 나타내는 예시적인 블록도이다.
도 6을 참조하면, 스토리지 장치(224)는 제어 로직 회로(510), 메모리 셀 어레이(520), 페이지 버퍼부(550), 전압 생성기(530), 및 로우 디코더(540)를 포함할 수 있다. 도 6에는 도시되지 않았으나, 스토리지 장치(224)는 도 5에 도시된 메모리 인터페이스 회로(230b)를 더 포함할 수 있고, 또한 컬럼 로직, 프리-디코더, 온도 센서, 커맨드 디코더, 어드레스 디코더 등을 더 포함할 수 있다.
제어 로직 회로(510)는 스토리지 장치(224) 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(510)는 메모리 인터페이스 회로(230b)로부터의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출력할 수 있다. 예를 들어, 제어 로직 회로(510)는 전압 제어 신호(CTRL_vol), 로우 어드레스(X-ADDR), 및 컬럼 어드레스(Y-ADDR)를 출력할 수 있다.
메모리 셀 어레이(520)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있고(z는 양의 정수), 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(520)는 비트 라인들(BL)을 통해 페이지 버퍼부(550)에 연결될 수 있고, 워드 라인들(WL), 스트링 선택 라인들(SSL), 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더(540)에 연결될 수 있다.
예시적인 실시 예에서, 메모리 셀 어레이(520)는 3차원 메모리 셀 어레이를 포함할 수 있고, 3차원 메모리 셀 어레이는 복수의 낸드 스트링들을 포함할 수 있다. 각 낸드 스트링은 기판 위에 수직으로 적층된 워드 라인들에 각각 연결된 메모리 셀들을 포함할 수 있다. 미국 특허공개공보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 본 명세서에 인용 형식으로 결합된다. 예시적인 실시 예에서, 메모리 셀 어레이(520)는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다.
페이지 버퍼부(550)는 복수의 페이지 버퍼들(PB1 내지 PBn)을 포함할 수 있고(n은 3 이상의 정수), 복수의 페이지 버퍼들(PB1 내지 PBn)은 복수의 비트 라인들(BL)을 통해 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼부(550)는 컬럼 어드레스(Y-ADDR)에 응답하여 비트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼부(550)는 동작 모드에 따라 기입 드라이버 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 프로그램 동작 시, 페이지 버퍼부(550)는 선택된 비트 라인으로 프로그램될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 리드 동작 시, 페이지 버퍼부(550)는 선택된 비트 라인의 전류 또는 전압을 감지하여 메모리 셀에 저장된 데이터를 감지할 수 있다.
전압 생성기(530)는 전압 제어 신호(CTRL_vol)를 기반으로 프로그램, 리드, 및 소거 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기(530)는 워드 라인 전압(VWL)으로서 프로그램 전압, 리드 전압, 프로그램 검증 전압, 소거 전압 등을 생성할 수 있다.
로우 디코더(540)는 로우 어드레스(X-ADDR)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있고, 복수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다. 예를 들어, 프로그램 동작 시, 로우 디코더(540)는 선택된 워드 라인으로 프로그램 전압 및 프로그램 검증 전압을 인가하고, 리드 동작 시, 선택된 워드 라인으로 리드 전압을 인가할 수 있다.
도 7은 몇몇 실시예에 따른 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
UFS 장치의 스토리지 모듈이 3D V-NAND 타입의 플래시 메모리로 구현될 경우, 스토리지 모듈을 구성하는 복수의 메모리 블록 각각은 도 7에 도시된 바와 같은 등가 회로로 표현될 수 있다.
도 7에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 7을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 7에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 7에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 8은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다. 도 9 내지 도 14는 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면들이다.
먼저, 도 8을 참조하면, 호스트 장치(100)가 EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송한다(S110).
몇몇 실시예에서, 이러한 요청 커맨드는 JEDEC UFS 표준에 따른 도 9에 도시된 WRITE BUFFER COMMAND 형태로 구현될 수 있다. 도 9는 JEDEC UFS 표준에 따른 WRITE BUFFER COMMAND의 CDB(Command Descriptor Block)를 도시한 도면이고, 도 10은 WRITE BUFFER COMMAND의 모드(MODE) 필드 설정 값들에 대한 설명을 도시한 도면이다.
구체적으로 도 1, 도 9 및 도 10을 참조하면, 호스트 장치(100)의 UFS 호스트 컨트롤러(110)는 WRITE BUFFER COMMAND의 모드(MODE) 필드를 1F로 설정하여 메모리 장치(200)의 UFS 디바이스 컨트롤러(210)에 EOM 동작 수행을 요청할 수 있다. 그리고, 이를 수신한 UFS 디바이스 컨트롤러(210)는 EOM 동작을 준비할 수 있다.
몇몇 실시예에서, UFS 호스트 컨트롤러(110)의 동작들과 UFS 디바이스 컨트롤러(210)의 동작들은 소정의 펌웨어(firm ware)에 의해 UFS 호스트 컨트롤러(110)와 UFS 디바이스 컨트롤러(210)가 제어됨으로써 수행되는 것일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 10을 참조하면, 도 10에는 WRITE BUFFER COMMAND의 모드(MODE) 필드의 설정 값이 1F일 경우, EOM 동작을 요청하는 실시예가 도시되어 있으나, 실시예가 도시된 예에 제한되는 것은 아니다. 필요에 따라, EOM 동작을 요청하는 모드(MODE) 필드의 설정 값은 다른 설정 값(예를 들어, 1D, 1E 등 표준 스펙에 Reserved로 설정된 다른 설정 값들)으로 변형되어 실시되는 것도 가능하다.
한편, 도 1 및 도 9를 참조하면, UFS 호스트 컨트롤러(110)는 WRITE BUFFER COMMAND의 파라미터 리스트 랭스(PARAMETER LIST LENGTH) 필드를 이용하여 후술할 EOM 데이터의 크기를 UFS 디바이스 컨트롤러(210)에 전달할 수 있다.
다음, 도 8을 참조하면, 메모리 장치(200)가 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 전송한다(S120).
몇몇 실시예에서, 이러한 응답은 메모리 장치(200)가 수신 가능한 데이터 용량 정보를 포함할 수 있다. 즉, 메모리 장치(200)가 응답으로 예를 들어, k(k는 자연수) byte를 호스트 장치(100)에 응답한 경우, 호스트 장치(100)는 이후 메모리 장치(200)에 전송해야할 데이터(예를 들어, EOM 동작 수행에 필요한 데이터)를 k byte 단위로 구분하여 전송할 수 있다.
다음, 도 8을 참조하면, 호스트 장치(100)가 생성된 EOM 데이터를 메모리 장치(200)에 전송하고, 메모리 장치(200)는 EOM 데이터 수신에 대한 응답을 호스트 장치(100)에 전송한다(S130, S140).
본 실시예에서, 호스트 장치(100)는 메모리 장치(200)에서 수행될 EOM 동작에 필요한 EOM 데이터를 생성할 수 있다.
이러한 EOM 데이터의 생성 시점은, 호스트 장치(100)가 EOM 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송하는 시점(S110)보다 이전 시점일 수도 있고, 메모리 장치(200)로부터 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 수신한 시점(S120)보다 이후 시점일 수도 있다.
또한, 몇몇 실시예에서, EOM 데이터의 생성 시점은, 호스트 장치(100)가 EOM 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송하는 시점(S110)과 메모리 장치(200)로부터 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 수신한 시점(S120) 사이의 시점일 수도 있다. 즉, 호스트 장치(100)가 메모리 장치(200)에서 수행될 EOM 동작에 필요한 EOM 데이터를 생성하는 타이밍은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 호스트 장치(100)가 생성하는 EOM 데이터는 EOM 동작 수행에 필요한 파라미터와 EOM 동작 수행에 필요한 패턴 데이터를 포함할 수 있다.
몇몇 실시예에서, EOM 동작 수행에 필요한 파라미터는, 메모리 장치(100)의 EOM(251a)이 앞서 도 3 및 도 4를 참조하여 설명한 동작을 수행하는데 필요한 오프셋 값들(dX, dY)을 포함할 수 있다.
오프셋 값(dX)은 시간(time) 오프셋 값, 페이즈(phase) 오프셋 값 등을 포함할 수 있고, 오프셋 값(dY)은 전압(voltage) 오프셋 값 등을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
또한, EOM 동작 수행에 필요한 파라미터는, 페이즈 레졸루션(phase resolution) 정보를 포함할 수 있다. 이러한 페이즈 레졸루션 정보는 메모리 장치(200)가 호스트 장치(100)로부터 패턴 데이터를 수신하는데 이용될 수 있다.
몇몇 실시예에서, EOM 동작 수행에 필요한 패턴 데이터는, 메모리 장치(100)의 EOM(251a)이 앞서 도 3 및 도 4를 참조하여 설명한 동작을 수행하는데 필요한 호스트 장치(100)로부터 제공되는 신호(S)일 수 있다.
몇몇 실시예에서, 호스트 장치(100)는 복수의 패턴 데이터를 생성할 수 있으며, 이러한 복수의 패턴 데이터는 가능한한 다양한 비트 시퀀스의 조합으로 생성되고, EOM 동작 수행 결과가 일관성이 있는 데이터 패턴을 사용하여 생성될 수 있다.
이러한 패턴 데이터의 예로는, PRBS(pseudorandom binary sequence) 데이터, CRPAT(Compliant Random Test Pattern) 데이터, CJTPAT(Compliant jitter tolerance pattern) 데이터 등을 들 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 11은 몇몇 실시예에 따른 호스트 장치(100)가 메모리 장치(200)에 전송하는 EOM 데이터의 구조를 도시한 도면이다.
도 11을 참조하면, EOM 데이터는 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 포함할 수 있다.
EOM 데이터 헤더(EDH)는 EOM 동작 수행에 필요한 파라미터를 포함할 수 있다. 예를 들어, 페이즈 선택 필드(PHASE SELELCT)는 메모리 장치(200)에 전달될 시간 오프셋 값, 또는 페이즈 오프셋 값을 포함하고, 레퍼런스 전압 제어 필드(VREF CONTROL)는 메모리 장치(200)에 전달될 전압 오프셋 값을 포함할 수 있다.
즉, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 시간 오프셋 값, 또는 페이즈 오프셋 값은 페이즈 선택 필드(PHASE SELELCT)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다. 또한, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 전압 오프셋 값은 레퍼런스 전압 제어 필드(VREF CONTROL)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
한편, 메모리 장치(200)가 호스트 장치(100)로부터 패턴 데이터를 수신하는데 참조하는 페이즈 레졸루션 정보(기어(gear) 정보)는 페이즈 레졸루션 필드(PHASE RESOLUTION)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
그리고, 메모리 장치(200)가 EOM 동작을 수행하면서 실행하는 샘플링 횟수는 샘플링 횟수 필드(NUMBER OF SAMPLING)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
또한, 메모리 장치(200)가 호스트 장치(100)로부터 수신할 패턴 데이터의 크기는 데이터 길이 필드(EOM DATA LENGTH)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
비록 도 11에는 12 byte로 이루어진 EOM 데이터 헤더(EDH)의 예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니며, EOM 데이터 헤더(EDH)의 크기는 얼마든지 변형되어 실시될 수 있다.
EOM 데이터 패턴(EDP)은 EOM 동작 수행에 필요한 패턴 데이터를 포함할 수 있다. 도 11에 도시된 것과 같이 EOM 데이터 패턴(EDP)은 복수의 패턴 데이터를 포함할 수 있다. 몇몇 실시예에서, 도 11에 도시된 N은 12보다 큰 자연수일 수 있다.
도 12를 참조하면, EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)은 복수 회에 걸쳐 호스트 장치(100)로부터 메모리 장치(200)에 전송될 수 있다. 이 때, 호스트 장치(100)가 메모리 장치(200)에 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 전송하는 방법을 결정하는 데에는 앞서 도 8의 S110 단계에서 메모리 장치(200)가 호스트 장치(100)에 응답한 수신 가능한 데이터 용량 정보가 고려될 수 있다.
예를 들어, 앞서 도 8의 S110 단계에서 메모리 장치(200)가 호스트 장치(100)에 응답한 수신 가능한 데이터 용량 정보가 12 byte였다고 하면, 호스트 장치(100)는 도 12에 도시된 것과 같은 방법으로 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 메모리 장치(200)에 전송할 수 있다.
구체적으로, 호스트 장치(100)가 12 byte 크기를 갖는 EOM 데이터 헤더(EDH)를 먼저 메모리 장치(200)에 전송한다(S130a). 그리고, 메모리 장치(200)는 EOM 데이터 헤더(EDH)를 수신하였음을 호스트 장치(100)에 응답한다(S140a).
이어서, 호스트 장치(100)가 EOM 데이터 패턴(EDP) 중 12 byte 크기의 EOM 데이터 패턴(EDP)을 메모리 장치(200)에 전송한다(S130b). 그리고, 메모리 장치(200)는 EOM 데이터 패턴(EDP)을 수신하였음을 호스트 장치(100)에 응답한다(S140b). 그리고, 호스트 장치(100)가 EOM 데이터 패턴(EDP) 중 후속하는 12 byte 크기의 EOM 데이터 패턴(EDP)을 메모리 장치(200)에 전송한다(S130c). 그리고, 메모리 장치(200)는 EOM 데이터 패턴(EDP)을 수신하였음을 호스트 장치(100)에 응답한다(S140c). 이와 같은 방식을 반복하여 도 11에 도시된 모든 EOM 데이터 패턴(EDP)이 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
한편, 호스트 장치(100)가 메모리 장치(200)에 전송하는 EOM 데이터의 구조가 도 11에 도시된 예에 제한되는 것은 아니다.
도 13은 다른 몇몇 실시예에 따른 호스트 장치(100)가 메모리 장치(200)에 전송하는 EOM 데이터의 구조를 도시한 도면이다.
도 13을 참조하면, EOM 데이터는 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 포함할 수 있다.
EOM 데이터 헤더(EDH)는 EOM 동작 수행에 필요한 파라미터를 포함할 수 있다.
예를 들어, 타이밍 옵셋 필드(Timing Offset)와 타이밍 스텝 필드(Timing Step)는 메모리 장치(200)에 전달될 시간 오프셋 값, 또는 페이즈 오프셋 값을 포함하고, 전압 옵셋 필드(Voltage Offset)와 전압 스텝 필드(Voltage Step)는 메모리 장치(200)에 전달될 전압 오프셋 값을 포함할 수 있다.
즉, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 시간 오프셋 값, 또는 페이즈 오프셋 값은 타이밍 옵셋 필드(Timing Offset)와 타이밍 스텝 필드(Timing Step)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다. 또한, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 전압 오프셋 값은 전압 옵셋 필드(Voltage Offset)와 전압 스텝 필드(Voltage Step)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
즉, 본 실시예에서는 도 3 및 도 4에 도시된 오프셋 값(dX)과 오프셋 값(dY)을 도 11에 도시된 실시예와 같이 1개의 값으로 표시하는 것이 아니라, 기준 값(기준 페이즈 또는 기준 전압)과 기준 값에 대한 오프셋 값(옵셋 페이즈 값 또는 옵셋 전압 값)의 두 개의 필드로 표현한다.
한편, 메모리 장치(200)가 EOM 동작을 수행하면서 실행하는 샘플링 횟수는 샘플링 횟수 필드(Number of Sampling)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
또한, 메모리 장치(200)가 호스트 장치(100)로부터 수신할 패턴 데이터의 크기는 데이터 길이 필드(Total Data Length)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
다시 도 8을 참조하면, EOM 데이터를 제공받은 메모리 장치(200)는 EOM 동작을 수행한다(S150).
몇몇 실시예에서, 이러한 EOM 동작은, EOM 데이터 헤더(도 12의 EDH)가 수신된 후, EOM 데이터 패턴(도 12의 EDP)이 수신되는 도중에 수행될 수 있다. 하지만, 실시예가 이에 제한되는 것은 아니며, EOM 동작은, EOM 데이터 패턴(도 12의 EDP)이 모두 수신된 후 수행될 수도 있다.
도 1 내지 도 4를 참조하면, EOM(251a)은 호스트 장치(100)로부터 1개의 패턴 데이터가 수신될 때마다, 앞서 도 3과 도 4를 참조하여 설명한 동작을 수행할 수 있다. 즉, 수신된 패턴 데이터 마다 에러 카운트 신호(EC)와 샘플링 카운트 신호(SC)를 출력할 수 있다.
샘플링 카운트 신호(SC)는 호스트 장치(100)로부터 메모리 장치(200)에 제공된 샘플링 횟수 필드(NUMBER OF SAMPLING)의 샘플링 횟수와 메모리 장치(200)가 수행한 샘플링 횟수가 동일한지 판단하는데 이용될 수 있다.
에러 카운트 신호(EC)는 호스트 장치(100)로부터 수신된 모든 패턴 데이터에 대해, 페이즈 선택 필드(PHASE SELELCT)를 통해 제공된 페이즈 오프셋 값과, 레퍼런스 전압 제어 필드(VREF CONTROL)를 통해 제공된 전압 오프셋 값에 대응하는 에러 카운트 값을 계산하는데 이용될 수 있다.
예를 들어, 호스트 장치(100)에서 메모리 장치(200)의 EOM 동작 수행을 위해 100개의 패턴 데이터를 전송하였고, 이러한 100개의 패턴 데이터를 수신하여 EOM(251a)이 출력한 에러 카운트 신호(EC)의 개수가 30개라면, 이 30개가 EOM 동작 수행에 따른 에러 카운트 값이 될 수 있다. 이러한 에러 카운트 값은 에러율(본 예예서는 30%)을 계산하는데 이용될 수 있다.
다시 도 8을 참조하면, EOM 동작을 수행한 메모리 장치(200)가 EOM 동작 수행 결과를 포함하는 응답 신호를 호스트 장치(100)에 전송한다(S160).
이 때, 응답 신호는, EOM 동작 수행의 성공 여부와, 페이즈 오프셋 값과 전압 오프셋 값에 대응하는 에러 카운트 값을 포함할 수 있다.
예를 들어, 메모리 장치(200)는 호스트 장치(100)로부터 메모리 장치(200)에 제공된 샘플링 횟수 필드(NUMBER OF SAMPLING)의 샘플링 횟수와 메모리 장치(200)의 EOM(251a)이 출력한 샘플링 카운트 신호(SC)의 수가 동일하면, EOM 동작 수행이 완료된 것으로 판단하고 완료(complete) 정보를 호스트 장치(100)에 전송할 수 있다.
이와 반대로, 호스트 장치(100)로부터 메모리 장치(200)에 제공된 샘플링 횟수 필드(NUMBER OF SAMPLING)의 샘플링 횟수와 메모리 장치(200)의 EOM(251a)이 출력한 샘플링 카운트 신호(SC)의 수가 다르면, 메모리 장치(200)는 EOM 동작 수행이 완료되지 않은 것으로 판단하고 실패(failure) 정보를 호스트 장치(100)에 전송할 수 있다.
몇몇 실시예에서, EOM 동작 수행의 성공 여부는, 예를 들어 도 14에 도시된 응답 필드(Response)를 통해 호스트 장치(100)에 제공될 수 있으나 실시예가 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 앞서 설명한 에러 카운트 값은, 예를 들어 도 14에 도시된 4개의 센스 데이터 필드(Sense Data[0], Sense Data[1], Sense Data[2], Sense Data[3])를 통해 호스트 장치(100)에 제공될 수 있으나, 실시예가 이에 제한되는 것은 아니다.
이렇게 생성된 EOM 동작 수행 결과는, 호스트 장치(100)의 신호 드라이빙 특성을 변경하거나, 메모리 장치(200)의 신호 수신 특성을 변경하는데 참조되어 이용될 수 있다.
이상에서 설명한 메모리 시스템에서는, 호스트 장치(100)와 메모리 장치(200) 사이에서 송수신되는 신호의 품질 특성을 파악하는데 별도의 외부 장치가 필요 없다. 나아가, EOM 동작이 수행되는 신호 라인과 실제 호스트 장치(100)와 메모리 장치(200)가 신호를 주고받는 신호 라인도 동일하다. 이에 따라, 용이하면서도 신뢰성 높은 EOM 동작 수행이 가능하다.
도 15는 다른 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
이하에서는 앞서 설명한 실시예와 중복된 설명은 최대한 생략하고 차이점을 위주로 설명한다.
도 15를 참조하면, 호스트 장치(100)가 EOM 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송한다(S200). 그리고, 메모리 장치(200)가 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 전송한다(S210).
이어서, 메모리 장치(200)가 EOM 동작 수행에 필요한 패턴 데이터를 호스트 장치(100)에 전송한다(S220).
도 1을 참조하면, 몇몇 실시예에서, 이러한 EOM 동작 수행에 필요한 패턴 데이터는 메모리 장치(200)의 비휘발성 메모리(220)에 저장되어 있다가 호스트 장치(100)에 전송될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
즉, 본 실시예에서는 앞서 도 8을 참조하여 설명한 실시예와 달리, 호스트 장치(100)가 EOM 동작 수행에 필요한 패턴 데이터를 생성하는 것이 아니라, 메모리 장치(200)에 저장되어 있는 패턴 데이터를 EOM 동작 수행에 사용한다.
이후, 호스트 장치(100)가 EOM 동작 수행에 필요한 파라미터와 메모리 장치(200)로부터 수신한 패턴 데이터를 포함하는 EOM 데이터를 메모리 장치(200)에 전송한다(S230). 그리고, 메모리 장치(200)는 EOM 데이터 수신에 대한 응답을 호스트 장치(100)에 전송한다(S240). EOM 데이터를 제공받은 메모리 장치(200)는 EOM 동작을 수행하고(S250), EOM 동작을 수행한 메모리 장치(200)가 EOM 동작 수행 결과를 포함하는 응답 신호를 호스트 장치(100)에 전송한다(S260).
도 16은 또 다른 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 16을 참조하면, 최초 오프셋 값을 셋팅한다(S300).
예를 들어, 도 1 및 도 11을 참조하면, 호스트 장치(100)는 EOM 데이터 헤더(EDH)에 포함될 오프셋 값들(예를 들어, 페이즈 선택 필드(PHASE SELELCT)에 포함될 값 및/또는 레퍼런스 전압 제어 필드(VREF CONTROL)에 포함될 값 등)을 셋팅할 수 있다.
다음, 셋팅된 오프셋 값으로 EOM 동작을 수행한다(S310). 그리고, EOM 결과를 확인한다(S320).
예를 들어, 호스트 장치(100)와 메모리 장치(200)는 앞서 도 8 또는 도 15를 참조하여 설명한 동작들을 통해 EOM 동작을 수행하고 그 결과를 확인할 수 있다.
만약, 모든 오프셋 값에 대한 EOM 동작이 수행되지 않았다면(S330-N), 오프셋 값을 변경하고(S340), EOM 동작을 수행하여 그 결과를 확인한다(S310, S320). 즉, 호스트 장치(100)와 메모리 장치(200) 사이에서 송수신되는 신호의 품질 특성을 파악하기에 충분한 수의 오프셋 값들에 대해 EOM 동작이 수행될 수 있다.
만약, 모든 오프셋 값에 대한 EOM 동작이 수행되었다면(S330-Y), EOM 결과를 기초로 호스트 장치(100)와 메모리 장치(200)의 송신단 및 수신단에 대한 파라미터를 셋팅한다(S350).
예를 들어, 호스트 장치(100)는 EOM 결과를 기초로 신호 드라이빙 또는 수신에 관련된 파라미터를 셋팅할 수 있고, 메모리 장치(200)도 신호 드라이빙 또는 수신에 관련된 파라미터를 셋팅할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 호스트 장치
200: 메모리 장치
251a: EOM(Eye Open Monitor)
251b: SFR(Special Function Register)

Claims (20)

  1. EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고,
    상기 EOM 동작 수행에 필요한 파라미터를 상기 메모리 장치에 전송하고,
    상기 EOM 동작 수행에 필요한 패턴 데이터를 상기 메모리 장치에 전송하고,
    상기 메모리 장치로부터 상기 EOM 동작 수행 결과를 포함하는 제1 응답 신호를 수신하는 것을 포함하는 호스트 장치의 구동 방법.
  2. 제1항에 있어서,
    상기 EOM 동작 수행을 요청하는 커맨드는 WRITE BUFFER COMMAND를 포함하는 호스트 장치의 구동 방법.
  3. 제2항에 있어서,
    상기 WRITE BUFFER COMMAND의 모드(MODE) 필드는 1F로 설정되는 호스트 장치의 구동 방법.
  4. 제1항에 있어서,
    상기 EOM 동작 수행을 요청하는 커맨드에 응답하여 상기 메모리 장치가 전송한 제2 응답 신호를 수신하는 것을 더 포함하고,
    상기 제2 응답 신호는 상기 메모리 장치가 수신 가능한 데이터 용량 정보를 포함하고,
    상기 EOM 동작 수행에 필요한 파라미터 및 패턴 데이터는, 상기 메모리 장치가 수신 가능한 데이터 용량 정보에 기초하여 상기 메모리 장치에 전송되는 호스트 장치의 구동 방법.
  5. 제1항에 있어서,
    상기 EOM 동작 수행에 필요한 파라미터는 상기 EOM 동작 수행에 필요한 페이즈 오프셋(phase offset) 값, 전압 오프셋(voltage offset) 값 및 페이즈 레졸루션(phase resolution) 정보를 포함하는 호스트 장치의 구동 방법.
  6. 제5항에 있어서,
    상기 제1 응답 신호는, 상기 EOM 동작 수행의 성공 여부와, 상기 페이즈 오프셋 값과 상기 전압 오프셋 값에 대응하는 에러 카운트 값을 포함하는 호스트 장치의 구동 방법.
  7. 제1항에 있어서,
    상기 호스트 장치가 상기 EOM 동작 수행에 필요한 패턴 데이터를 생성하는 것을 더 포함하는 호스트 장치의 구동 방법.
  8. 제1항에 있어서,
    상기 메모리 장치로부터 상기 EOM 동작 수행에 필요한 패턴 데이터를 수신하는 것을 더 포함하는 호스트 장치의 구동 방법.
  9. 호스트 장치로부터 EOM 동작 수행을 요청하는 커맨드를 수신하고,
    상기 호스트 장치로부터 상기 EOM 동작 수행에 필요한 파라미터를 수신하고,
    상기 호스트 장치로부터 상기 EOM 동작 수행에 필요한 패턴 데이터를 수신하고,
    상기 수신된 파라미터 및 패턴 데이터에 기초하여 EOM 동작을 수행하고, 그 수행 결과를 포함하는 제1 응답 신호를 상기 호스트 장치에 전송하는 것을 포함하는 메모리 장치의 구동 방법.
  10. 제9항에 있어서,
    상기 EOM 동작 수행을 요청하는 커맨드는 WRITE BUFFER COMMAND를 포함하는 메모리 장치의 구동 방법.
  11. 제10항에 있어서,
    상기 WRITE BUFFER COMMAND의 모드(MODE) 필드는 1F로 설정되는 메모리 장치의 구동 방법.
  12. 제9항에 있어서,
    상기 EOM 동작 수행을 요청하는 커맨드에 응답하여 상기 호스트 장치에 제2 응답 신호를 전송하는 것을 더 포함하고,
    상기 제2 응답 신호는 상기 호스트 장치로부터 수신 가능한 데이터 용량 정보를 포함하고,
    상기 EOM 동작 수행에 필요한 파라미터 및 패턴 데이터는, 상기 수신 가능한 데이터 용량 정보에 기초하여 상기 호스트 장치로부터 수신되는 메모리 장치의 구동 방법.
  13. 제9항에 있어서,
    상기 EOM 동작 수행에 필요한 파라미터는 상기 EOM 동작 수행에 필요한 페이즈 오프셋, 전압 오프셋 및 페이즈 레졸루션 정보를 포함하는 메모리 장치의 구동 방법.
  14. 제13항에 있어서,
    상기 제1 응답 신호는, 상기 EOM 동작 수행의 성공 여부와, 상기 페이즈 오프셋과 상기 전압 오프셋에 대응하는 에러 카운트를 포함하는 메모리 장치의 구동 방법.
  15. 제9항에 있어서,
    상기 호스트 장치가 상기 EOM 동작 수행에 필요한 패턴 데이터를 생성하는 것을 더 포함하는 메모리 장치의 구동 방법.
  16. 제9항에 있어서,
    상기 메모리 장치가 상기 EOM 동작 수행에 필요한 패턴 데이터를 상기 호스트 장치에 전송하는 것을 더 포함하는 메모리 장치의 구동 방법.
  17. 호스트 컨트롤러를 포함하는 호스트 장치; 및
    디바이스 컨트롤러와 EOM(Eye Open Monitor)을 포함하는 메모리 장치를 포함하되,
    상기 호스트 컨트롤러는,
    상기 메모리 장치에 상기 EOM의 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고,
    상기 EOM의 동작 수행에 필요한 파라미터를 상기 메모리 장치에 전송하고,
    상기 EOM의 동작 수행에 필요한 패턴 데이터를 상기 메모리 장치에 전송하고,
    상기 메모리 장치로부터 상기 EOM 동작 수행 결과를 포함하는 제1 응답 신호를 수신하는 메모리 시스템.
  18. 제17항에 있어서,
    상기 EOM은 상기 메모리 장치의 UIC(UFS interconnect) 레이어에 포함되는 메모리 시스템.
  19. 제18항에 있어서,
    상기 UIC 레이어는 SFR(Special Function Register)을 더 포함하고,
    상기 EOM의 동작 수행에 필요한 파라미터 및 패턴 데이터는 상기 SFR에 저장되는 메모리 시스템.
  20. 제17항에 있어서,
    상기 EOM 동작 수행을 요청하는 커맨드는, 그 모드(MODE) 필드가 1F로 설정된 WRITE BUFFER COMMAND를 포함하는 메모리 시스템.
KR1020200157332A 2020-11-23 2020-11-23 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템 KR20220070613A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200157332A KR20220070613A (ko) 2020-11-23 2020-11-23 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템
US17/400,368 US11699469B2 (en) 2020-11-23 2021-08-12 Operating method of host device and memory device and memory system
EP21202412.9A EP4002374A1 (en) 2020-11-23 2021-10-13 Memory device with eye-opening monitor
CN202111286678.7A CN114530190A (zh) 2020-11-23 2021-11-02 操作主机装置和存储器装置的方法以及存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200157332A KR20220070613A (ko) 2020-11-23 2020-11-23 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20220070613A true KR20220070613A (ko) 2022-05-31

Family

ID=78179269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200157332A KR20220070613A (ko) 2020-11-23 2020-11-23 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템

Country Status (4)

Country Link
US (1) US11699469B2 (ko)
EP (1) EP4002374A1 (ko)
KR (1) KR20220070613A (ko)
CN (1) CN114530190A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144093A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475210A (en) 1982-02-26 1984-10-02 International Telephone And Telegraph Corporation Data eye monitor
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8990491B1 (en) 2013-06-04 2015-03-24 Inphi Corporation Eye scan for asymmetric shaped communication signal
KR102275636B1 (ko) 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
TWI558150B (zh) 2015-07-28 2016-11-11 群聯電子股份有限公司 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法
US10083736B1 (en) 2016-06-23 2018-09-25 Apple Inc. Adaptive calibration scheduling for a memory subsystem based on calibrations of delay applied to data strobe and calibration of reference voltage
US10969960B2 (en) 2016-09-01 2021-04-06 Samsung Electronics Co., Ltd. Storage device and host for the same
KR102353027B1 (ko) 2017-07-03 2022-01-20 삼성전자주식회사 스토리지 장치의 데이터 트레이닝 방법
KR102395190B1 (ko) * 2017-07-31 2022-05-06 삼성전자주식회사 호스트와 인터페이스를 수행하는 스토리지 장치, 호스트 및 스토리지 장치의 동작방법
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
TWI659359B (zh) 2018-04-27 2019-05-11 慧榮科技股份有限公司 控制儲存裝置之方法
US10891078B2 (en) 2018-06-22 2021-01-12 Western Digital Technologies, Inc. Storage device with a callback response

Also Published As

Publication number Publication date
EP4002374A1 (en) 2022-05-25
US20220165314A1 (en) 2022-05-26
US11699469B2 (en) 2023-07-11
CN114530190A (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
KR102353027B1 (ko) 스토리지 장치의 데이터 트레이닝 방법
KR20190029056A (ko) 불휘발성 메모리 장치의 동작 방법 및 메모리 컨트롤러의 동작 방법
US8743632B2 (en) Nonvolatile memory device, operating method thereof, and data storage device having the same
KR20150031381A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
EP4099172B1 (en) Method of operating host device and memory device, and memory system comprising the host device and memory device
EP3985517B1 (en) Memory device, host device and memory system comprising the memory device and host device
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
KR20130134608A (ko) 가변 저항 메모리 장치 및 그것을 포함하는 데이터 저장 장치
CN113064840A (zh) 存储设备及其操作方法
KR20140001479A (ko) 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
EP4002374A1 (en) Memory device with eye-opening monitor
KR20130068481A (ko) 상 변화 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
CN114115713A (zh) 用于执行高速链路启动的存储设备和包括其的存储系统
KR20220144091A (ko) 호스트 장치 및 메모리 장치의 구동 방법, 상기 호스트 장치와 메모리 장치를 포함하는 차량
KR20180032434A (ko) 반도체 메모리 장치
US11726871B2 (en) Storage controller for selecting a gear level of a storage device and storage system including the same
KR20220144093A (ko) 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법
US11797210B2 (en) Method of operating memory device and host device, and memory system including partitioning purge region responsive to purge information
KR20220035814A (ko) 메모리 장치, 호스트 장치의 구동 방법 및 메모리 시스템
KR20240003140A (ko) 비휘발성 메모리 장치 및 그 동작 방법
KR20220167947A (ko) 신호 수신 장치
KR20240028856A (ko) 스토리지 장치, 비휘발성 메모리 장치 및 그 동작 방법
KR20220106307A (ko) 스토리지 장치 및 그 구동 방법
CN118335158A (zh) 快闪存储器控制器、快闪存储器装置及快闪存储器装置的方法
CN118335157A (zh) 快闪存储器控制器、快闪存储器装置及快闪存储器装置的方法