KR20220144093A - 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법 - Google Patents

메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법 Download PDF

Info

Publication number
KR20220144093A
KR20220144093A KR1020210050328A KR20210050328A KR20220144093A KR 20220144093 A KR20220144093 A KR 20220144093A KR 1020210050328 A KR1020210050328 A KR 1020210050328A KR 20210050328 A KR20210050328 A KR 20210050328A KR 20220144093 A KR20220144093 A KR 20220144093A
Authority
KR
South Korea
Prior art keywords
data
signal
eom
bit
symbol
Prior art date
Application number
KR1020210050328A
Other languages
English (en)
Inventor
강영산
전진완
조예진
홍성택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210050328A priority Critical patent/KR20220144093A/ko
Priority to US17/539,898 priority patent/US11740966B2/en
Priority to EP22158210.9A priority patent/EP4080513A1/en
Priority to CN202210251717.8A priority patent/CN115223647A/zh
Publication of KR20220144093A publication Critical patent/KR20220144093A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry

Abstract

메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법이 제공된다. 메모리 장치의 구동 방법은, 호스트 장치로부터 EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 수신하고, 호스트 장치로부터 데이터와 비데이터(non-data)를 포함하는 패턴 데이터를 수신하고, 데이터에 대응하여 에러 카운트를 수행하고, 비데이터에 대응하여 에러 카운트를 수행하지 않는 EOM 동작을 수행하고, 에러 카운트 결과를 포함하는 EOM 응답 신호를 호스트 장치에 전송하는 것을 포함한다.

Description

메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법{Memory device and operating method of the memory device and host device}
본 발명은 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법에 관한 것이다.
채널에 송수신되는 신호의 품질 특성을 파악하기 위해 EOM(Eye Open Monitor)이 사용되고 있다. 예를 들어, 메모리 시스템에서 신호 수신단(예를 들어, 메모리 장치의 수신기)에 수신된 신호의 아이(eye)를 측정하여 메모리 장치와 호스트 장치 간의 신호 송수신 품질을 향상시킬 수 있다.
EOM은 패턴 데이터를 수신 받고, 수신된 패턴 데이터를 이용하여 수행하게 되는데, 이 때 패턴 데이터는, 정보 전달에 이용되는 데이터 심볼(data symbol)과, 신호 송수신을 제어하는 컨트롤 심볼(control symbol) 및 수신단의 PLL(Phase Lock Loop)의 록킹(locking)을 유지하기 위한 필러 심볼 등을 포함한다.
컨트롤 심볼과 필러 심볼과 같은 비데이터 심볼을 기초로 EOM을 수행하는 경우, EOM 결과가 실제 채널 특성을 제대로 반영하지 못해 EOM 결과의 신뢰성이 떨어질 수 있다. 이에 따라, 이를 개선하기 위한 연구가 필요하다.
본 발명이 해결하고자 하는 기술적 과제는 EOM 결과의 신뢰성을 향상시킬 수 있는 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 EOM 결과의 신뢰성을 향상시킬 수 있는 호스트 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 EOM 결과의 신뢰성이 향상된 메모리 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 메모리 장치의 구동 방법은, 호스트 장치로부터 EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 수신하고, 호스트 장치로부터 데이터와 비데이터(non-data)를 포함하는 패턴 데이터를 수신하고, 데이터에 대응하여 에러 카운트를 수행하고, 비데이터에 대응하여 에러 카운트를 수행하지 않는 EOM 동작을 수행하고, 에러 카운트 결과를 포함하는 EOM 응답 신호를 호스트 장치에 전송하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 호스트 장치의 구동 방법은, EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고, 데이터와 비데이터(non-data)를 포함하는 패턴 데이터를 메모리 장치에 전송하고, 패턴 데이터에 대한 에러 카운트 결과를 포함하는 EOM 응답 신호를 메모리 장치로부터 수신하는 것을 포함하되, EOM 응답 신호에 포함된 에러 카운트 결과는, 비데이터에 대해서는 에러 카운트가 수행되지 않고, 데이터에 대해서는 에러 카운트가 수행되어 생성된다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 메모리 장치는, 인터페이싱 장치, 및 인터페이싱 장치의 동작을 제어하는 디바이스 컨트롤러를 포함하되, 인터페이싱 장치는, EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 수신하고, 호스트 장치로부터 데이터 심볼과 비데이터(non-data) 심볼을 포함하는 패턴 데이터를 수신하고, 데이터 심볼에 대응하여 에러 카운트를 수행하고, 비데이터 심볼에 대응하여 에러 카운트를 수행하지 않는 EOM 동작을 수행하고, 에러 카운트 결과를 포함하는 EOM 응답 신호를 호스트 장치에 전송한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다.
도 2는 도 1의 UIC(UFS interconnect) 레이어를 도시한 도면이다.
도 3은 도 2의 CDR 블록을 도시한 도면이다.
도 4는 EOM 동작을 설명하기 위한 도면이다.
도 5는 도 3의 비데이터 심볼 검출기를 도시한 도면이다.
도 6은 도 1의 UFS 디바이스 컨트롤러, 스토리지 인터페이스 및 비휘발성 스토리지를 재구성하여 도시한 도면이다.
도 7은 도 6의 스토리지 장치를 나타내는 예시적인 블록도이다.
도 8은 몇몇 실시예에 따른 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
도 9는 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 10 내지 도 16은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면들이다.
도 17은 다른 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 18은 다른 몇몇 실시예에 따른 비데이터 심볼 검출기를 도시한 도면이다.
도 19는 다른 몇몇 실시예에 따른 UIC 레이어를 도시한 도면이다.
도 20은 다른 몇몇 실시예에 따른 UIC 레이어의 동작을 설명하기 위한 도면이다.
도 21은 또 다른 몇몇 실시예에 따른 UIC 레이어를 도시한 도면이다.
도 22 및 도 23은 몇몇 실시예에 따른 EOM 동작 수행 방법을 설명하기 위한 도면들이다.
도 24는 다른 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다.
도 25는 또 다른 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다.
도 26은 몇몇 실시예에 따른 데이터 송수신 시스템을 도시한 도면이다.
도 27은 몇몇 실시예에 따른 EOM 수행 동작을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다. 도 2는 도 1의 UIC(UFS interconnect) 레이어를 도시한 도면이다. 도 3은 도 2의 CDR 블록을 도시한 도면이다. 도 4는 EOM 동작을 설명하기 위한 도면이다. 도 5는 도 3의 비데이터 심볼 검출기를 도시한 도면이다.
이하에서는, 본 발명의 기술적 사상에 따른 메모리 시스템을 JEDEC(Joint Electron Device Engineering Council)에서 발표하는 UFS(Universal Flash Storage) 표준(standard)을 따르는 시스템을 예로 들어 설명할 것이나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니며, 동일한 기술적 사상의 범위 내에서 실시되는 메모리 시스템의 양태는 얼마든지 다르게 변형되어 실시될 수 있다.
도 1을 참조하면, UFS 시스템(1)은 호스트 장치(100), 메모리 장치(200) 및 UFS 인터페이스(300)를 포함할 수 있다.
호스트 장치(100)와 메모리 장치(200)는 UFS 인터페이스(300)를 통해 상호 연결될 수 있다. 몇몇 실시예에서, 호스트 장치(100)는 애플리케이션 프로세서(application processor)의 일부로서 구현될 수 있다.
호스트 장치(100)는 UFS 호스트 컨트롤러(110), 애플리케이션(120), UFS 드라이버(130), 호스트 메모리(140) 및 UIC(UFS interconnect) 레이어(150)를 포함할 수 있다.
메모리 장치(200)는 UFS 디바이스 컨트롤러(210), 비휘발성 스토리지(220), 스토리지 인터페이스(230), 디바이스 메모리(240), UIC 레이어(250) 및 레귤레이터(260)를 포함할 수 있다.
비휘발성 스토리지(220)는 복수의 스토리지 유닛(221)으로 구성될 수 있으며, 이와 같은 스토리지 유닛(221)은 2D 구조 혹은 3D 구조의 V-NAND 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
UFS 디바이스 컨트롤러(210)와 비휘발성 스토리지(220)는 스토리지 인터페이스(230)를 통해 서로 연결될 수 있다. 스토리지 인터페이스(230)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다. 토글을 이용한 UFS 디바이스 컨트롤러(210)와 비휘발성 스토리지(220) 간의 동작에 대해서는 후술한다.
애플리케이션(120)은 메모리 장치(200)의 기능을 이용하기 위해 메모리 장치(200)와의 통신을 원하는 프로그램을 의미할 수 있다. 애플리케이션(120)은 메모리 장치(200)에 대한 입출력을 위해 입출력 요청(input-output request, IOR)을 UFS 드라이버(130)로 전송할 수 있다. 입출력 요청(IOR)은 데이터의 리드(read) 요청, 라이트(write) 요청 및/또는 소거(erase) 요청 등을 의미할 수 있으나, 반드시 이에 제한되는 것은 아니다.
UFS 드라이버(130)는 UFS-HCI(host controller interface)를 통해 UFS 호스트 컨트롤러(110)를 관리할 수 있다. UFS 드라이버(130)는 애플리케이션(120)에 의해 생성된 입출력 요청을 UFS 표준에 의해 정의된 UFS 명령으로 변환하고, 변환된 UFS 명령을 UFS 호스트 컨트롤러(110)로 전달할 수 있다. 하나의 입출력 요청은 복수의 UFS 명령으로 변환될 수 있다. UFS 명령은 기본적으로 SCSI(Small Computer System Interface) 표준에 의해 정의된 명령일 수 있지만, UFS 표준 전용 명령일 수도 있다.
UFS 호스트 컨트롤러(110)는 UFS 드라이버(130)에 의해 변환된 UFS 명령을 UIC 레이어(150)와 UFS 인터페이스(300)를 통해 메모리 장치(200)의 UIC 레이어(250)로 전송할 수 있다. 이 과정에서, UFS 호스트 컨트롤러(110)의 UFS 호스트 레지스터(111)는 명령 큐(command queue, CQ)로서의 역할을 수행할 수 있다.
호스트 장치(100) 측의 UIC 레이어(150)는 MIPI M-PHY와 MIPI UniPro를 포함할 수 있으며, 메모리 장치(200) 측의 UIC 레이어(250) 또한 MIPI M-PHY와 MIPI UniPro를 포함할 수 있다.
UFS 인터페이스(300)는 기준 클락(REF_CLK)을 전송하는 라인, 메모리 장치(200)에 대한 하드웨어 리셋 신호(RESET_n)를 전송하는 라인, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라인 및 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인을 포함할 수 있다.
호스트 장치(100)로부터 메모리 장치(200)로 제공되는 기준 클락의 주파수 값은 19.2MHz, 26MHz, 38.4MHz 및 52MHz의 네 개의 값 중 하나일 수 있으나, 반드시 이에 제한되지는 않는다. 호스트 장치(100)는 동작 중에도, 즉 호스트 장치(100)와 메모리 장치(200) 사이에서 데이터 송수신이 수행되는 중에도 기준 클락의 주파수 값을 변경할 수 있다.
메모리 장치(200)는 위상 동기 루프(phase-locked loop, PLL) 등을 이용하여, 호스트 장치(100)로부터 제공받은 기준 클락으로부터 다양한 주파수의 클락을 생성할 수 있다. 또한, 호스트 장치(100)는 기준 클락의 주파수 값을 통해 호스트 장치(100)와 메모리 장치(200) 간의 데이터 레이트(data rate)의 값을 설정할 수도 있다. 즉, 상기 데이터 레이트의 값은 기준 클락의 주파수 값에 의존하여 결정될 수 있다.
UFS 인터페이스(300)는 복수의 레인들(multiple lanes)을 지원할 수 있으며, 각 레인은 차동(differential) 쌍으로 구현될 수 있다. 예컨대, UFS 인터페이스(300)는 하나 이상의 수신 레인(receive lane)과 하나 이상의 송신 레인(transmit lane)을 포함할 수 있다. 도 1에서, 차동 입력 신호 쌍(DIN_T와 DIN_C)을 전송하는 한 쌍의 라인은 수신 레인을, 차동 출력 신호 쌍(DOUT_T와 DOUT_C)을 전송하는 한 쌍의 라인은 송신 레인을 각각 구성할 수 있다. 도 1에서는 하나의 송신 레인과 하나의 수신 레인을 도시하였지만, 송신 레인과 수신 레인의 수는 변형되어 실시될 수 있다.
수신 레인 및 송신 레인은 직렬 통신(serial communication) 방식으로 데이터를 전송할 수 있으며, 수신 레인과 송신 레인이 분리된 구조에 의해 호스트 장치(100)와 메모리 장치(200) 간의 풀 듀플렉스(full-duplex) 방식의 통신이 가능하다. 즉, 메모리 장치(200)는 수신 레인을 통해 호스트 장치(100)로부터 데이터를 수신받는 동안에도, 송신 레인을 통해 호스트 장치(100)로 데이터를 송신할 수 있다. 또한, 호스트 장치(100)로부터 메모리 장치(200)로의 명령과 같은 제어 데이터와, 호스트 장치(100)가 메모리 장치(200)의 비휘발성 스토리지(220)에 저장하고자 하거나 비휘발성 스토리지(220)로부터 리드하고자 하는 사용자 데이터는 동일한 레인을 통해 전송될 수 있다. 이에 따라, 호스트 장치(100)와 메모리 장치(200) 간에는 한 쌍의 수신 레인과 한 쌍의 송신 레인 외에 데이터 전송을 위한 별도의 레인이 더 구비될 필요가 없다.
도 2를 참조하면, UIC 레이어(250)는 아날로그 프론트 앤드(AFE: Analog Front End)를 포함하는 이퀄라이저(equalizer)(251), CDR 블록(253), 디코더(256), 디스크램블러(257), 심볼 제거기(258), 레인 병합기(259) 및 심볼 번역기(259a)를 포함할 수 있다.
이퀄라이저(251)는 호스트 장치(도 1의 100)로부터 차동 입력 신호 쌍(DIN_T와 DIN_C)을 제공받고, 이퀄라이징을 수행하여 시리얼 비트(SB)를 출력할 수 있다. 몇몇 실시예에서, 호스트 장치(도 1의 100)는 시리얼 신호(serial signal)인 차동 입력 신호 쌍(DIN_T와 DIN_C)을 이퀄라이저(251)에 제공하고, 이퀄라이저(251)는 이로부터 시리얼 비트(SB)를 출력할 수 있다.
CDR 블록(253)은 클럭 데이터 리커버리(CDR; Clock Data Recovery)와 데이터 병렬화(deserialize)를 수행하여 N(N은 자연수)비트의 신호를 출력할 수 있다. CDR 블록(253)은 호스트 장치(도 1의 100)와의 통신 채널의 신호 품질을 측정하기 위해 EOM 동작을 수행하는 EOM 블록(255)과, EOM 블록(255)의 EOM 동작 수행을 제어하는 비데이터 심볼 검출기(254)를 포함할 수 있다.
몇몇 실시예에서, CDR 블록(253)에서 수행되는 EOM 동작은 예를 들어, SFR(Special Function Register, 252)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 2 및 도 3을 참조하면, CDR 블록(253)에서 수행되는 EOM 동작은 SFR(252)를 이용하여 특정 오프셋(offset) 조건 하에서 호스트 장치(100)로부터 수신된 신호의 품질을 측정함으로서 수행될 수 있다.
구체적으로 EOM 동작은 도 3에 실선으로 표시된 메인 패스(main path)의 메인 패스 신호(MS)와 도 3에 점선으로 표시된 EOM 패스의 EOM 패스 신호(ES)를 비교함으로써 수행될 수 있다.
메인 패스는, 호스트 장치(100)로부터 수신되어 이퀄라이저(251)를 통과한 시리얼 비트(SB)로부터 클럭 복원 회로(253b)를 이용하여 클럭을 복원하고, 복원된 클럭(RCK)을 이용하여 시리얼 비트(SB)의 데이터를 추출한 후, 디시리얼라이저(253a)를 통해 메인 패스 신호(MS)를 생성할 수 있다. 이렇게 생성된 메인 패스 신호(MS)는 비교기(255b)에 전달될 수 있다.
EOM 패스는, 호스트 장치(100)로부터 수신되어 이퀄라이저(251)를 통과한 시리얼 비트(SB)로부터 복원된 클럭(RCK)에 특정 오프셋 값(dX)을 반영한 클럭(dxRCK)을 생성하고, 클럭(dxRCK)과 특정 오프셋 값(dY)를 반영하여 시리얼 비트(SB)의 데이터를 추출한 후, 디시리얼라이저(255a)를 통해 EOM 패스 신호(ES)를 생성할 수 있다. 이렇게 생성된 EOM 패스 신호(ES)는 비교기(255b)에 전달될 수 있다.
예를 들어, 메인 패스 신호(MS)는 도 4의 레퍼런스 조건(XR, YR)에서 추출된 데이터이고, EOM 패스 신호(ES)는 도 4의 오프셋 조건(dX, dY)에서 추출된 데이터일 수 있다.
비교기(255b)는 EOM 패스 신호(ES)가 메인 패스 신호(MS)와 동일한 신호로 인식되는 경우, 에러 카운트 신호(EC)를 출력하지 않고, EOM 패스 신호(ES)가 메인 패스 신호(MS)와 동일한 신호로 인식되지 않으면, 에러 카운트 신호(EC)를 출력할 수 있다. 즉, 비교기(255b)로 출력되는 에러 카운트(EC)에 의해 에러 카운팅이 수행될 수 있다.
그리고, 비교기(255b)는 이러한 샘플링(예를 들어, EOM 패스 신호(ES)와 메인 패스 신호(MS)의 비교)이 한 번 수행될 때 마다 샘플링 카운트 신호(SC)를 출력할 수 있다.
몇몇 실시예에서, 오프셋 값(dX)은 시간(time) 오프셋 값, 페이즈(phase) 오프셋 값 등을 포함할 수 있고, 오프셋 값(dY)은 전압(voltage) 오프셋 등을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 오프셋(dX), 오프셋(dY), 에러 카운트 신호(EC)에 따른 에러 카운트 값 및 샘플링 카운트 신호(SC)에 따른 샘플링 횟수 정보 등은 SFR(252)에 저장될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
비데이터 심볼 검출기(254)는 디시리얼라이저(253a)를 통해 메인 패스 신호(MS)를 모니터링하여 수신된 데이터가 필러 심볼(filler symbol)인 경우, 비교기(255b)에 에러 카운트 신호(EC)의 출력을 중지시키는 제어 신호(CS)를 인가할 수 있다. 즉, 비데이터 심볼 검출기(254)는 수신된 데이터가 필러 심볼인 경우, 비교기(255b)의 동작을 중지시킴으로써, 필러 심볼에 대해서는 EOM 에러 카운팅이 수행되지 않도록 할 수 있다.
호스트 장치(100)는 메모리 장치(200)의 PLL 록킹을 유지하기 위해, 정보 전달에 이용되는 데이터 심볼(data symbol)이 전송되지 않는 동안 필러 심볼을 전송할 수 있다. 그리고, 경우에 따라 호스트 장치(100)로부터 수신된 패턴 데이터 중 데이터 심볼 대비 필러 심볼의 비중이 매우 큰 경우도 발생할 수 있다. 그런데, 이러한 필러 심볼은 PLL 록킹을 유지하기 위해 인위적으로 생성된 심볼이므로 이러한 필러 심볼에 대해 EOM 에러 카운팅을 수행할 경우, 데이터 심볼 전송 환경에 대한 정확한 품질 평가가 이루어지지 못할 수 있다. 즉, EOM 결과의 신뢰성이 낮아질 수 있다. 따라서, 본 실시예에서는 수신된 심볼이 데이터 심볼이 아닌 필러 심볼일 경우, 이에 대한 에러 카운팅을 중지하여 최종 EOM 결과에서 제외되도록 함으로써, EOM 결과의 신뢰성을 높일 수 있다.
몇몇 실시예에서, 비교기(255b)는 비데이터 심볼 검출기(254)로부터 제어 신호(CS)가 수신된 경우, 샘플링 카운트 신호(SC)의 출력도 중지할 수 있다. 즉, 비교기(255b)는 비데이터 심볼 검출기(254)로부터 제어 신호(CS)가 수신된 경우, 에러 카운팅 신호(EC)와 샘플링 카운트 신호(SC)의 출력을 모두 중지함으로써, 필러 심볼에 대한 EOM 동작을 완전히 배제시킬 수 있다.
도 5를 참조하면, 비데이터 심볼 검출기(254)는 디시리얼라이저(253a)로부터 출력된 N비트의 신호를 제공받고, N비트 신호가 미리 정한 심볼인지 여부를 판단하는 비교 로직(254a)을 포함할 수 있다. 몇몇 실시예에서, N비트 신호는 10비트 신호일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 비교 로직(254a)은 N비트 신호가 신호 수신의 시작을 의미하는 K28.5 심볼인지 여부를 판단할 수 있다. 구체적으로, 비교 로직(254a)은 N비트 신호가 10비트 신호일 때, 입력 신호가 0011111010 또는 1100000101인 K28.5 심볼인지 판단하여, K28.5 심볼에 해당하는 경우 심볼 록킹 신호(SLS)를 디시리얼라이저(253a)에 제공할 수 있다.
또한, 비교 로직(254a)은 N비트 신호가 필러 데이터를 의미하는 K28.1 심볼인지 여부를 판단할 수 있다. 구체적으로, 비교 로직(254a)은 N비트 신호가 10비트 신호일 때, 입력 신호가 0011111000 또는 1100000110인 K28.1 심볼인지 판단하여, K28.1 심볼에 해당하는 경우, 에러 카운팅 동작의 수행을 중지하는 제어 신호(CS)를 비교기(255b)에 제공할 수 있다. 이에 따라, 비교기(255b)는 필러 심볼에 대해서는 EOM 동작을 수행하지 않을 수 있다.
다시, 도 2를 참조하면, 디코더(256)는 CDR 블록(253)으로부터 출력된 N비트 신호를 M(M은 N보다 자연수)비트 신호와 구별 신호(DS)로 디코딩할 수 있다. 몇몇 실시예에서, N비트 신호는 10비트 신호이고, M비트 신호는 8비트 신호일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
디코더(256)는 입력된 N비트 신호가 데이터 심볼인 경우 데이데 신호(D)를 구별 신호(DS)로 출력하고, 입력된 N비트 신호가 컨트롤 심볼인 경우 컨트롤 신호(K)를 구별 신호(DS)로 출력할 수 있다.
디스크램블러(257)는 입력된 M비트 신호에 대해 디스클램블링을 수행하여 출력할 수 있다. 심볼 제거기(258)는 입력된 M비트 신호에서 마커(marker) 및 필러 심볼과 같은 스킵 심볼(skip symbol)을 제거할 수 있다. 레인 병합기(259)는 각 레인으로 입력된 신호를 병합하여 심볼 번역기(259)에 제공할 수 있다. 심볼 번역기(259a)는 심볼을 번역(translation)하여 출력할 수 있다.
다시 도 1을 참조하면, 메모리 장치(200)의 UFS 디바이스 컨트롤러(210)는 메모리 장치(200)의 동작을 전반적으로 제어할 수 있다.
UFS 디바이스 컨트롤러(210)는 논리적인 데이터 저장 단위인 LU(logical unit)(211)를 통해 비휘발성 스토리지(220)를 관리할 수 있다. LU(211)의 개수는 예를 들어, 8개일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
UFS 디바이스 컨트롤러(210)는 플래시 변환 계층(flash translation layer, FTL)을 포함할 수 있으며, FTL의 어드레스 매핑(address mapping) 정보를 이용하여 호스트 장치(100)로부터 전달된 논리적인 데이터 주소, 예컨대 LBA(logical block address)를 물리적인 데이터 주소로, 예컨대 PBA(physical block address) 또는 PPN(physical page number)로 변환할 수 있다. UFS 시스템(1)에서, 사용자 데이터(user data)의 저장을 위한 논리 블록(logical block)은 소정 범위의 크기를 가질 수 있다. 예를 들어, 논리 블록의 최소 크기는 4Kbyte로 설정될 수 있다.
호스트 장치(100)로부터의 명령이 UIC 레이어(250)를 통해 메모리 장치(200)로 입력되면, UFS 디바이스 컨트롤러(210)는 입력된 명령에 따른 동작을 수행하고, 상기 동작이 완료되면 완료 응답을 호스트 장치(100)로 전송할 수 있다.
예를 들어, 호스트 장치(100)가 메모리 장치(200)에 사용자 데이터를 저장하고자 할 경우, 호스트 장치(100)는 데이터 라이트 커맨드를 메모리 장치(200)로 전송할 수 있다. 사용자 데이터를 전송받을 준비가 되었다(ready-to-transfer)는 응답을 메모리 장치(200)로부터 수신하면, 호스트 장치(100)는 사용자 데이터를 메모리 장치(200)로 전송할 수 있다. UFS 디바이스 컨트롤러(210)는 전송받은 사용자 데이터를 디바이스 메모리(240) 내에 임시로 저장하고, FTL의 어드레스 매핑 정보에 기초하여 디바이스 메모리(240)에 임시로 저장된 사용자 데이터를 비휘발성 스토리지(220)의 선택된 위치에 저장할 수 있다.
또 다른 예로서, 호스트 장치(100)가 메모리 장치(200)에 저장된 사용자 데이터를 리드하고자 할 경우, 호스트 장치(100)는 데이터 리드 커맨드를 메모리 장치(200)로 전송할 수 있다. 명령을 수신한 UFS 디바이스 컨트롤러(210)는 상기 데이터 리드 명령에 기초하여 비휘발성 스토리지(220)로부터 사용자 데이터를 리드하고, 리드된 사용자 데이터를 디바이스 메모리(240) 내에 임시로 저장할 수 있다. 이러한 리드 과정에서, UFS 디바이스 컨트롤러(210)는 내장된 ECC(error correction code) 회로(미도시)를 이용하여, 리드된 사용자 데이터의 에러를 검출하고 정정할 수 있다. 그리고, UFS 디바이스 컨트롤러(210)는 디바이스 메모리(240) 내에 임시로 저장된 사용자 데이터를 호스트 장치(100)로 전송할 수 있다.
아울러, UFS 디바이스 컨트롤러(210)는 AES(advanced encryption standard) 회로(미도시)를 더 포함할 수 있으며, AES 회로는 UFS 디바이스 컨트롤러(210)로 입력되는 데이터를 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 암호화(encryption)하거나 복호화(decryption)할 수 있다.
호스트 장치(100)는 명령 큐로 기능할 수 있는 UFS 호스트 레지스터(111)에 메모리 장치(200)로 송신될 명령들을 순서에 따라 저장하고, 상기 순서대로 메모리 장치(200)에 명령을 송신할 수 있다. 이 때, 호스트 장치(100)는 이전에 송신된 명령이 아직 메모리 장치(200)에 의해 처리 중인 경우에도, 즉 이전에 송신된 명령이 메모리 장치(200)에 의해 처리가 완료되었다는 통지를 받기 전에도 명령 큐에 대기 중인 다음 명령을 메모리 장치(200)로 송신할 수 있으며, 이에 따라 메모리 장치(200) 역시 이전에 송신된 명령을 처리하는 중에도 다음 명령을 호스트 장치(100)로부터 수신할 수 있다. 이와 같은 명령 큐에 저장될 수 있는 명령의 최대 개수(queue depth)는 예를 들어, 32개일 수 있다. 또한, 명령 큐는 헤드 포인터(head point)와 테일 포인터(tail pointer)를 통해 큐에 저장된 명령 열의 시작과 끝을 각각 나타내는 원형 큐(circular queue) 타입으로 구현될 수 있다.
복수의 스토리지 유닛(221) 각각은 메모리 셀 어레이(미도시)와 상기 메모리 셀 어레이의 작동을 제어하는 제어 회로(미도시)를 포함할 수 있다. 상기 메모리 셀 어레이는 2차원 메모리 셀 어레이 또는 3차원 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 셀을 포함하며, 각각의 메모리 셀은 1비트의 정보를 저장하는 셀(single level cell, SLC)일 수도 있지만, MLC(multi level cell), TLC(triple level cell), QLC(quadruple level cell)와 같이 2비트 이상의 정보를 저장하는 셀일 수도 있다. 3차원 메모리 셀 어레이는 적어도 하나의 메모리 셀이 다른 메모리 셀의 위에 위치하도록 수직으로 배향되는(vertically oriented) 수직 NAND 스트링을 포함할 수 있다. 이와 관련한 보다 구체적은 설명은 후술한다.
메모리 장치(200)에는 전원 전압으로서 VCC, VCCQ1, VCCQ2 등이 입력될 수 있다. VCC는 메모리 장치(200)를 위한 주 전원 전압으로서, 예를 들어, 2.4~3.6V의 값을 가질 수 있다. VCCQ1은 낮은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 UFS 디바이스 컨트롤러(210)를 위한 것이며. 예를 들어, 1.14~1.26V의 값을 가질 수 있다. VCCQ2는 VCC보다는 낮지만 VCCQ1보다는 높은 범위의 전압을 공급하기 위한 전원 전압으로서, 주로 MIPI M-PHY(251)와 같은 입출력 인터페이스를 위한 것이며, 예를 들어, 1.7~1.95V의 값을 가질 수 있다. 상기 전원 전압들은 레귤레이터(260)를 거쳐 메모리 장치(200)의 각 구성 요소들을 위해 공급될 수 있다. 레귤레이터(260)는 전술한 전원 전압들 중 서로 다른 것에 각각 연결되는 단위 레귤레이터의 집합으로 구현될 수 있다.
도 6은 도 1의 UFS 디바이스 컨트롤러, 스토리지 인터페이스 및 비휘발성 스토리지를 재구성하여 도시한 도면이다.
도 1의 스토리지 인터페이스(230)는 도 6의 컨트롤러 인터페이스 회로(230a)와 메모리 인터페이스 회로(230b)를 포함할 수 있다. 몇몇 실시예에서, 도 6에 도시된 스토리지 장치(224)는 도 1의 하나의 스토리지 유닛(221)에 대응될 수 있다. 또한, 몇몇 실시예에서, 스토리지 장치(224)는 도 1의 비휘발성 스토리지(220)에 대응될 수 있다.
스토리지 장치(224)는 제1 내지 제8 핀들(P11~P18), 메모리 인터페이스 회로(230b), 제어 로직 회로(510), 및 메모리 셀 어레이(520)를 포함할 수 있다.
메모리 인터페이스 회로(230b)는 제1 핀(P11)을 통해 디바이스 컨트롤러(210)로부터 칩 인에이블 신호(nCE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 칩 인에이블 신호(nCE)에 따라 제2 내지 제8 핀들(P12~P18)을 통해 디바이스 컨트롤러(210)와 신호들을 송수신할 수 있다. 예를 들어, 칩 인에이블 신호(nCE)가 인에이블 상태(예를 들어, 로우 레벨)인 경우, 메모리 인터페이스 회로(230b)는 제2 내지 제8 핀들(P12~P18)을 통해 디바이스 컨트롤러(210)와 신호들을 송수신할 수 있다.
메모리 인터페이스 회로(230b)는 제2 내지 제4 핀들(P12~P14)을 통해 디바이스 컨트롤러(210)로부터 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 제7 핀(P17)을 통해 디바이스 컨트롤러(210)로부터 데이터 신호(DQ)를 수신하거나, 디바이스 컨트롤러(210)로 데이터 신호(DQ)를 전송할 수 있다. 데이터 신호(DQ)를 통해 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)가 전달될 수 있다. 예를 들어, 데이터 신호(DQ)는 복수의 데이터 신호 라인들을 통해 전달될 수 있다. 이 경우, 제7 핀(P17)은 복수의 데이터 신호들에 대응하는 복수개의 핀들을 포함할 수 있다.
메모리 인터페이스 회로(230b)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드 래치 인에이블 신호(CLE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 커맨드(CMD)를 획득할 수 있다. 메모리 인터페이스 회로(230b)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 어드레스 래치 인에이블 신호(ALE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 어드레스(ADDR)를 획득할 수 있다.
몇몇 실시 예에서, 쓰기 인에이블 신호(nWE)는 고정된(static) 상태(예를 들어, 하이(high) 레벨 또는 로우(low) 레벨)를 유지하다가 하이 레벨과 로우 레벨 사이에서 토글할 수 있다. 예를 들어, 쓰기 인에이블 신호(nWE)는 커맨드(CMD) 또는 어드레스(ADDR)가 전송되는 구간에서 토글할 수 있다. 이에 따라, 메모리 인터페이스 회로(230b)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드(CMD) 또는 어드레스(ADDR)를 획득할 수 있다.
메모리 인터페이스 회로(230b)는 제5 핀(P15)을 통해 디바이스 컨트롤러(210)로부터 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 제6 핀(P16)을 통해 디바이스 컨트롤러(210)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 디바이스 컨트롤러(210)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
스토리지 장치(224)의 데이터(DATA) 출력 동작에서, 메모리 인터페이스 회로(230b)는 데이터(DATA)를 출력하기 전에 제5 핀(P15)을 통해 토글하는 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 읽기 인에이블 신호(nRE)의 토글링에 기초하여 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 메모리 인터페이스 회로(230b)는 읽기 인에이블 신호(nRE)의 토글링 시작 시간을 기준으로 미리 정해진 딜레이(예를 들어, tDQSRE) 이후에 토글하기 시작하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 메모리 인터페이스 회로(230b)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 전송할 수 있다. 이에 따라, 데이터(DATA)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 정렬되어 디바이스 컨트롤러(210)로 전송될 수 있다.
스토리지 장치(224)의 데이터(DATA) 입력 동작에서, 디바이스 컨트롤러(210)로부터 데이터(DATA)를 포함하는 데이터 신호(DQ)이 수신되는 경우, 메모리 인터페이스 회로(230b)는 디바이스 컨트롤러(210)로부터 데이터(DATA)와 함께 토글하는 데이터 스트로브 신호(DQS)를 수신할 수 있다. 메모리 인터페이스 회로(230b)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다. 예를 들어, 메모리 인터페이스 회로(230b)는 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지에서 데이터 신호(DQ)를 샘플링함으로써 데이터(DATA)를 획득할 수 있다.
메모리 인터페이스 회로(230b)는 제8 핀(P18)을 통해 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 메모리 인터페이스 회로(230b)는 레디/비지 출력 신호(nR/B)를 통해 스토리지 장치(224)의 상태 정보를 디바이스 컨트롤러(210)로 전송할 수 있다. 스토리지 장치(224)가 비지 상태인 경우(즉, 스토리지 장치(224) 내부 동작들이 수행 중인 경우), 메모리 인터페이스 회로(230b)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 스토리지 장치(224)가 레디 상태인 경우(즉, 스토리지 장치(224) 내부 동작들이 수행되지 않거나 완료된 경우), 메모리 인터페이스 회로(230b)는 레디 상태를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 예를 들어, 스토리지 장치(224)가 페이지 리드 명령에 응답하여 메모리 셀 어레이(520)로부터 데이터(DATA)를 리드하는 동안, 메모리 인터페이스 회로(230b)는 비지 상태(예를 들어, 로우 레벨)를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다. 예를 들어, 스토리지 장치(224)가 프로그램 명령에 응답하여 메모리 셀 어레이(520)로 데이터(DATA)를 프로그램하는 동안, 메모리 인터페이스 회로(230b)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 디바이스 컨트롤러(210)로 전송할 수 있다.
제어 로직 회로(510)는 스토리지 장치(224)의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(510)는 메모리 인터페이스 회로(230b)로부터 획득된 커맨드/어드레스(CMD/ADDR)를 수신할 수 있다. 제어 로직 회로(510)는 수신된 커맨드/어드레스(CMD/ADDR)에 따라 스토리지 장치(224)의 다른 구성 요소들을 제어하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 로직 회로(510)는 메모리 셀 어레이(520)에 데이터(DATA)를 프로그램하거나, 또는 메모리 셀 어레이(520)로부터 데이터(DATA)를 리드하기 위한 각종 제어 신호들을 생성할 수 있다.
메모리 셀 어레이(520)는 제어 로직 회로(510)의 제어에 따라 메모리 인터페이스 회로(230b)로부터 획득된 데이터(DATA)를 저장할 수 있다. 메모리 셀 어레이(520)는 제어 로직 회로(510)의 제어에 따라 저장된 데이터(DATA)를 메모리 인터페이스 회로(230b)로 출력할 수 있다.
메모리 셀 어레이(520)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 셀들은 RRAM(Resistive Random Access Memory) 셀, FRAM(Ferroelectric Random Access Memory) 셀, PRAM(Phase Change Random Access Memory) 셀, TRAM(Thyristor Random Access Memory) 셀, MRAM(Magnetic Random Access Memory) 셀들일 수 있다. 이하에서는, 메모리 셀들이 낸드(NAND) 플래시 메모리 셀들인 실시 예를 중심으로 본 발명의 실시 예들이 설명될 것이다.
디바이스 컨트롤러(210)는 제1 내지 제8 핀들(P21~P28), 및 컨트롤러 인터페이스 회로(230a)를 포함할 수 있다. 제1 내지 제8 핀들(P21~P28)은 스토리지 장치(224)의 제1 내지 제8 핀들(P11~P18)에 대응할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제1 핀(P21)을 통해 스토리지 장치(224)로 칩 인에이블 신호(nCE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 칩 인에이블 신호(nCE)를 통해 선택한 스토리지 장치(224)와 제2 내지 제8 핀들(P22~P28)을 통해 신호들을 송수신할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제2 내지 제4 핀들(P22~P24)을 통해 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 스토리지 장치(224)로 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 제7 핀(P27)을 통해 스토리지 장치(224)로 데이터 신호(DQ)를 전송하거나, 스토리지 장치(224)로부터 데이터 신호(DQ)를 수신할 수 있다.
컨트롤러 인터페이스 회로(230a)는 토글하는 쓰기 인에이블 신호(nWE)와 함께 커맨드(CMD) 또는 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 인에이블 상태를 가지는 커맨드 래치 인에이블 신호(CLE)를 전송함에 따라 커맨드(CMD)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송하고, 인에이블 상태를 가지는 어드레스 래치 인에이블 신호(ALE)를 전송함에 따라 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제5 핀(P25)을 통해 스토리지 장치(224)로 읽기 인에이블 신호(nRE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(230a)는 제6 핀(P26)을 통해 스토리지 장치(224)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 스토리지 장치(224)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
스토리지 장치(224)의 데이터(DATA) 출력 동작에서, 컨트롤러 인터페이스 회로(230a)는 토글하는 읽기 인에이블 신호(nRE)를 생성하고, 읽기 인에이블 신호(nRE)를 스토리지 장치(224)로 전송할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(230a)는 데이터(DATA)가 출력되기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 읽기 인에이블 신호(nRE)를 생성할 수 있다. 이에 따라, 스토리지 장치(224)에서 읽기 인에이블 신호(nRE)에 기초하여 토글하는 데이터 스트로브 신호(DQS)가 생성될 수 있다. 컨트롤러 인터페이스 회로(230a)는 스토리지 장치(224)로부터 토글하는 데이터 스트로브 신호(DQS)와 함께 데이터(DATA)를 포함하는 데이터 신호(DQ)를 수신할 수 있다. 컨트롤러 인터페이스 회로(230a)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다.
스토리지 장치(224)의 데이터(DATA) 입력 동작에서, 컨트롤러 인터페이스 회로(230a)는 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(230a)는 데이터(DATA)를 전송하기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 컨트롤러 인터페이스 회로(230a)는 데이터 스트로브 신호(DQS)의 토글 타이밍들에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 스토리지 장치(224)로 전송할 수 있다.
컨트롤러 인터페이스 회로(230a)는 제8 핀(P28)을 통해 스토리지 장치(224)로부터 레디/비지 출력 신호(nR/B)를 수신할 수 있다. 컨트롤러 인터페이스 회로(230a)는 레디/비지 출력 신호(nR/B)에 기초하여 스토리지 장치(224)의 상태 정보를 판별할 수 있다.
도 7은 도 6의 스토리지 장치를 나타내는 예시적인 블록도이다.
도 7을 참조하면, 스토리지 장치(224)는 제어 로직 회로(510), 메모리 셀 어레이(520), 페이지 버퍼부(550), 전압 생성기(530), 및 로우 디코더(540)를 포함할 수 있다. 도 7에는 도시되지 않았으나, 스토리지 장치(224)는 도 6에 도시된 메모리 인터페이스 회로(230b)를 더 포함할 수 있고, 또한 컬럼 로직, 프리-디코더, 온도 센서, 커맨드 디코더, 어드레스 디코더 등을 더 포함할 수 있다.
제어 로직 회로(510)는 스토리지 장치(224) 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(510)는 메모리 인터페이스 회로(230b)로부터의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출력할 수 있다. 예를 들어, 제어 로직 회로(510)는 전압 제어 신호(CTRL_vol), 로우 어드레스(X-ADDR), 및 컬럼 어드레스(Y-ADDR)를 출력할 수 있다.
메모리 셀 어레이(520)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있고(z는 양의 정수), 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(520)는 비트 라인들(BL)을 통해 페이지 버퍼부(550)에 연결될 수 있고, 워드 라인들(WL), 스트링 선택 라인들(SSL), 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더(540)에 연결될 수 있다.
예시적인 실시 예에서, 메모리 셀 어레이(520)는 3차원 메모리 셀 어레이를 포함할 수 있고, 3차원 메모리 셀 어레이는 복수의 낸드 스트링들을 포함할 수 있다. 각 낸드 스트링은 기판 위에 수직으로 적층된 워드 라인들에 각각 연결된 메모리 셀들을 포함할 수 있다. 미국 특허공개공보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 본 명세서에 인용 형식으로 결합된다. 예시적인 실시 예에서, 메모리 셀 어레이(520)는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다.
페이지 버퍼부(550)는 복수의 페이지 버퍼들(PB1 내지 PBn)을 포함할 수 있고(n은 3 이상의 정수), 복수의 페이지 버퍼들(PB1 내지 PBn)은 복수의 비트 라인들(BL)을 통해 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼부(550)는 컬럼 어드레스(Y-ADDR)에 응답하여 비트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼부(550)는 동작 모드에 따라 기입 드라이버 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 프로그램 동작 시, 페이지 버퍼부(550)는 선택된 비트 라인으로 프로그램될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 리드 동작 시, 페이지 버퍼부(550)는 선택된 비트 라인의 전류 또는 전압을 감지하여 메모리 셀에 저장된 데이터를 감지할 수 있다.
전압 생성기(530)는 전압 제어 신호(CTRL_vol)를 기반으로 프로그램, 리드, 및 소거 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기(530)는 워드 라인 전압(VWL)으로서 프로그램 전압, 리드 전압, 프로그램 검증 전압, 소거 전압 등을 생성할 수 있다.
로우 디코더(540)는 로우 어드레스(X-ADDR)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있고, 복수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다. 예를 들어, 프로그램 동작 시, 로우 디코더(540)는 선택된 워드 라인으로 프로그램 전압 및 프로그램 검증 전압을 인가하고, 리드 동작 시, 선택된 워드 라인으로 리드 전압을 인가할 수 있다.
도 8은 몇몇 실시예에 따른 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
UFS 장치의 스토리지 모듈이 3D V-NAND 타입의 플래시 메모리로 구현될 경우, 스토리지 모듈을 구성하는 복수의 메모리 블록 각각은 도 8에 도시된 바와 같은 등가 회로로 표현될 수 있다.
도 8에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 8을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 7에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 8에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 9는 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다. 도 10 내지 도 16은 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면들이다.
먼저, 도 9를 참조하면, 호스트 장치(100)가 EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송한다(S110).
몇몇 실시예에서, 이러한 요청 커맨드는 JEDEC UFS 표준에 따른 도 10에 도시된 WRITE BUFFER COMMAND 형태로 구현될 수 있다. 도 10은 JEDEC UFS 표준에 따른 WRITE BUFFER COMMAND의 CDB(Command Descriptor Block)를 도시한 도면이고, 도 11은 WRITE BUFFER COMMAND의 모드(MODE) 필드 설정 값들에 대한 설명을 도시한 도면이다.
구체적으로 도 1, 도 10 및 도 11을 참조하면, 호스트 장치(100)의 UFS 호스트 컨트롤러(110)는 WRITE BUFFER COMMAND의 모드(MODE) 필드를 1F로 설정하여 메모리 장치(200)의 UFS 디바이스 컨트롤러(210)에 EOM 동작 수행을 요청할 수 있다. 그리고, 이를 수신한 UFS 디바이스 컨트롤러(210)는 EOM 동작을 준비할 수 있다.
몇몇 실시예에서, UFS 호스트 컨트롤러(110)의 동작들과 UFS 디바이스 컨트롤러(210)의 동작들은 소정의 펌웨어(firm ware)에 의해 UFS 호스트 컨트롤러(110)와 UFS 디바이스 컨트롤러(210)가 제어됨으로써 수행되는 것일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 11을 참조하면, 도 11에는 WRITE BUFFER COMMAND의 모드(MODE) 필드의 설정 값이 1F일 경우, EOM 동작을 요청하는 실시예가 도시되어 있으나, 실시예가 도시된 예에 제한되는 것은 아니다. 필요에 따라, EOM 동작을 요청하는 모드(MODE) 필드의 설정 값은 다른 설정 값(예를 들어, 1D, 1E 등 표준 스펙에 Reserved로 설정된 다른 설정 값들)으로 변형되어 실시되는 것도 가능하다.
한편, 도 1 및 도 10을 참조하면, UFS 호스트 컨트롤러(110)는 WRITE BUFFER COMMAND의 파라미터 리스트 랭스(PARAMETER LIST LENGTH) 필드를 이용하여 후술할 EOM 데이터의 크기를 UFS 디바이스 컨트롤러(210)에 전달할 수 있다.
다음, 도 9을 참조하면, 메모리 장치(200)가 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 전송한다(S120).
몇몇 실시예에서, 이러한 응답은 메모리 장치(200)가 수신 가능한 데이터 용량 정보를 포함할 수 있다. 즉, 메모리 장치(200)가 응답으로 예를 들어, k(k는 자연수) byte를 호스트 장치(100)에 응답한 경우, 호스트 장치(100)는 이후 메모리 장치(200)에 전송해야할 데이터(예를 들어, EOM 동작 수행에 필요한 데이터)를 k byte 단위로 구분하여 전송할 수 있다.
다음, 도 9을 참조하면, 호스트 장치(100)가 생성된 EOM 데이터를 메모리 장치(200)에 전송하고, 메모리 장치(200)는 EOM 데이터 수신에 대한 응답을 호스트 장치(100)에 전송한다(S130, S140).
본 실시예에서, 호스트 장치(100)는 메모리 장치(200)에서 수행될 EOM 동작에 필요한 EOM 데이터를 생성할 수 있다.
이러한 EOM 데이터의 생성 시점은, 호스트 장치(100)가 EOM 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송하는 시점(S110)보다 이전 시점일 수도 있고, 메모리 장치(200)로부터 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 수신한 시점(S120)보다 이후 시점일 수도 있다.
또한, 몇몇 실시예에서, EOM 데이터의 생성 시점은, 호스트 장치(100)가 EOM 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송하는 시점(S110)과 메모리 장치(200)로부터 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 수신한 시점(S120) 사이의 시점일 수도 있다. 즉, 호스트 장치(100)가 메모리 장치(200)에서 수행될 EOM 동작에 필요한 EOM 데이터를 생성하는 타이밍은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 호스트 장치(100)가 생성하는 EOM 데이터는 EOM 동작 수행에 필요한 파라미터와 EOM 동작 수행에 필요한 패턴 데이터를 포함할 수 있다.
몇몇 실시예에서, EOM 동작 수행에 필요한 파라미터는, 앞서 설명한 메모리 장치(100)의 EOM 동작을 수행하는데 필요한 오프셋 값들(dX, dY)을 포함할 수 있다.
오프셋 값(dX)은 시간(time) 오프셋 값, 페이즈(phase) 오프셋 값 등을 포함할 수 있고, 오프셋 값(dY)은 전압(voltage) 오프셋 값 등을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
또한, EOM 동작 수행에 필요한 파라미터는, 페이즈 레졸루션(phase resolution) 정보를 포함할 수 있다. 이러한 페이즈 레졸루션 정보는 메모리 장치(200)가 호스트 장치(100)로부터 패턴 데이터를 수신하는데 이용될 수 있다.
몇몇 실시예에서, EOM 동작 수행에 필요한 패턴 데이터는, 앞서 설명한 메모리 장치(100)의 EOM 동작을 수행을 수행하는데 필요한 호스트 장치(100)로부터 제공되는 시리얼 비트(도 3의 SB)일 수 있다.
몇몇 실시예에서, 호스트 장치(100)는 복수의 패턴 데이터를 생성할 수 있으며, 이러한 복수의 패턴 데이터는 가능한한 다양한 비트 시퀀스의 조합으로 생성되고, EOM 동작 수행 결과가 일관성이 있는 데이터 패턴을 사용하여 생성될 수 있다.
이러한 패턴 데이터의 예로는, PRBS(pseudorandom binary sequence) 데이터, CRPAT(Compliant Random Test Pattern) 데이터, CJTPAT(Compliant jitter tolerance pattern) 데이터 등을 들 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 12는 몇몇 실시예에 따른 호스트 장치(100)가 메모리 장치(200)에 전송하는 EOM 데이터의 구조를 도시한 도면이다.
도 12를 참조하면, EOM 데이터는 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 포함할 수 있다.
EOM 데이터 헤더(EDH)는 EOM 동작 수행에 필요한 파라미터를 포함할 수 있다. 예를 들어, 페이즈 선택 필드(PHASE SELELCT)는 메모리 장치(200)에 전달될 시간 오프셋 값, 또는 페이즈 오프셋 값을 포함하고, 레퍼런스 전압 제어 필드(VREF CONTROL)는 메모리 장치(200)에 전달될 전압 오프셋 값을 포함할 수 있다.
즉, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 시간 오프셋 값, 또는 페이즈 오프셋 값은 페이즈 선택 필드(PHASE SELELCT)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다. 또한, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 전압 오프셋 값은 레퍼런스 전압 제어 필드(VREF CONTROL)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
한편, 메모리 장치(200)가 호스트 장치(100)로부터 패턴 데이터를 수신하는데 참조하는 페이즈 레졸루션 정보(기어(gear) 정보)는 페이즈 레졸루션 필드(PHASE RESOLUTION)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
그리고, 메모리 장치(200)가 EOM 동작을 수행하면서 실행하는 샘플링 횟수는 샘플링 횟수 필드(NUMBER OF SAMPLING)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
또한, 메모리 장치(200)가 호스트 장치(100)로부터 수신할 패턴 데이터의 크기는 데이터 길이 필드(EOM DATA LENGTH)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
비록 도 12에는 12 byte로 이루어진 EOM 데이터 헤더(EDH)의 예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니며, EOM 데이터 헤더(EDH)의 크기는 얼마든지 변형되어 실시될 수 있다.
EOM 데이터 패턴(EDP)은 EOM 동작 수행에 필요한 패턴 데이터를 포함할 수 있다. 도 12에 도시된 것과 같이 EOM 데이터 패턴(EDP)은 복수의 패턴 데이터를 포함할 수 있다. 몇몇 실시예에서, 도 12에 도시된 N은 12보다 큰 자연수일 수 있다.
도 13을 참조하면, EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)은 복수 회에 걸쳐 호스트 장치(100)로부터 메모리 장치(200)에 전송될 수 있다. 이 때, 호스트 장치(100)가 메모리 장치(200)에 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 전송하는 방법을 결정하는 데에는 앞서 도 9의 S110 단계에서 메모리 장치(200)가 호스트 장치(100)에 응답한 수신 가능한 데이터 용량 정보가 고려될 수 있다.
예를 들어, 앞서 도 9의 S110 단계에서 메모리 장치(200)가 호스트 장치(100)에 응답한 수신 가능한 데이터 용량 정보가 12 byte였다고 하면, 호스트 장치(100)는 도 13에 도시된 것과 같은 방법으로 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 메모리 장치(200)에 전송할 수 있다.
구체적으로, 호스트 장치(100)가 12 byte 크기를 갖는 EOM 데이터 헤더(EDH)를 먼저 메모리 장치(200)에 전송한다(S130a). 그리고, 메모리 장치(200)는 EOM 데이터 헤더(EDH)를 수신하였음을 호스트 장치(100)에 응답한다(S140a).
이어서, 호스트 장치(100)가 EOM 데이터 패턴(EDP) 중 12 byte 크기의 EOM 데이터 패턴(EDP)을 메모리 장치(200)에 전송한다(S130b). 그리고, 메모리 장치(200)는 EOM 데이터 패턴(EDP)을 수신하였음을 호스트 장치(100)에 응답한다(S140b). 그리고, 호스트 장치(100)가 EOM 데이터 패턴(EDP) 중 후속하는 12 byte 크기의 EOM 데이터 패턴(EDP)을 메모리 장치(200)에 전송한다(S130c). 그리고, 메모리 장치(200)는 EOM 데이터 패턴(EDP)을 수신하였음을 호스트 장치(100)에 응답한다(S140c). 이와 같은 방식을 반복하여 도 12에 도시된 모든 EOM 데이터 패턴(EDP)이 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
한편, 호스트 장치(100)가 메모리 장치(200)에 전송하는 EOM 데이터의 구조가 도 12에 도시된 예에 제한되는 것은 아니다.
도 14는 다른 몇몇 실시예에 따른 호스트 장치(100)가 메모리 장치(200)에 전송하는 EOM 데이터의 구조를 도시한 도면이다.
도 14를 참조하면, EOM 데이터는 EOM 데이터 헤더(EDH)와 EOM 데이터 패턴(EDP)을 포함할 수 있다.
EOM 데이터 헤더(EDH)는 EOM 동작 수행에 필요한 파라미터를 포함할 수 있다.
예를 들어, 타이밍 옵셋 필드(Timing Offset)와 타이밍 스텝 필드(Timing Step)는 메모리 장치(200)에 전달될 시간 오프셋 값, 또는 페이즈 오프셋 값을 포함하고, 전압 옵셋 필드(Voltage Offset)와 전압 스텝 필드(Voltage Step)는 메모리 장치(200)에 전달될 전압 오프셋 값을 포함할 수 있다.
즉, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 시간 오프셋 값, 또는 페이즈 오프셋 값은 타이밍 옵셋 필드(Timing Offset)와 타이밍 스텝 필드(Timing Step)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다. 또한, 메모리 장치(200)에서 앞서 도 3 및 도 4를 참조하여 설명한 EOM 동작을 수행하는데 필요한 전압 오프셋 값은 전압 옵셋 필드(Voltage Offset)와 전압 스텝 필드(Voltage Step)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
즉, 본 실시예에서는 도 3 및 도 4에 도시된 오프셋 값(dX)과 오프셋 값(dY)을 도 12에 도시된 실시예와 같이 1개의 값으로 표시하는 것이 아니라, 기준 값(기준 페이즈 또는 기준 전압)과 기준 값에 대한 오프셋 값(옵셋 페이즈 값 또는 옵셋 전압 값)의 두 개의 필드로 표현한다.
한편, 메모리 장치(200)가 EOM 동작을 수행하면서 실행하는 샘플링 횟수는 샘플링 횟수 필드(Number of Sampling)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
또한, 메모리 장치(200)가 호스트 장치(100)로부터 수신할 패턴 데이터의 크기는 데이터 길이 필드(Total Data Length)를 통해 호스트 장치(100)로부터 메모리 장치(200)에 제공될 수 있다.
다시 도 9를 참조하면, EOM 데이터를 제공받은 메모리 장치(200)는 EOM 동작을 수행한다(S150).
몇몇 실시예에서, 이러한 EOM 동작은, EOM 데이터 헤더(도 13의 EDH)가 수신된 후, EOM 데이터 패턴(도 13의 EDP)이 수신되는 도중에 수행될 수 있다. 하지만, 실시예가 이에 제한되는 것은 아니며, EOM 동작은, EOM 데이터 패턴(도 13의 EDP)이 모두 수신된 후 수행될 수도 있다.
도 1 내지 도 5 및 도 15를 참조하면, 비교기(255b)는 호스트 장치(100)로부터 제공되는 패턴 데이터 내의 각 심볼에 대해 에러 카운트 신호(EC)를 출력하는 에러 카운팅 동작과 샘플링 카운트 신호(SC)를 출력하는 샘플링 카운팅 동작을 수행할 수 있다.
도 3 및 도 15를 참조하면, 비데이터 심볼 검출기(254)는 패턴 데이터(EDP) 내의 심볼이 데이터 심볼(D)이면 제어 신호(CS)를 출력하지 않는다. 이에 따라, 비교기(255b)는 에러 카운스 신호(EC)와 샘플링 카운트 신호(SC)를 출력하는 에러 카운팅 동작을 수행한다(CO구간).
이후, 비데이터 심볼 검출기(254)는 패턴 데이터(EDP) 내의 심볼이 필러 심볼(F)이면 제어 신호(CS)를 출력한다. 이에 따라, 비교기(255b)는 에러 카운스 신호(EC)와 샘플링 카운트 신호(SC)를 출력하는 에러 카운팅 동작을 수행하지 않는다(NCO구간). 이에 따라, 패턴 데이터(EDP) 내의 필러 심볼(F)에 대해서는 EOM 동작이 수행되지 않는다.
샘플링 카운트 신호(SC)는 호스트 장치(100)로부터 메모리 장치(200)에 제공된 샘플링 횟수 필드(NUMBER OF SAMPLING)의 샘플링 횟수와 메모리 장치(200)가 수행한 샘플링 횟수가 동일한지 판단하는데 이용될 수 있다.
에러 카운트 신호(EC)는 호스트 장치(100)로부터 수신된 모든 패턴 데이터에 대해, 페이즈 선택 필드(PHASE SELELCT)를 통해 제공된 페이즈 오프셋 값과, 레퍼런스 전압 제어 필드(VREF CONTROL)를 통해 제공된 전압 오프셋 값에 대응하는 에러 카운트 값을 계산하는데 이용될 수 있다.
예를 들어, 호스트 장치(100)에서 메모리 장치(200)의 EOM 동작 수행을 위해 패턴 데이터(EDP)로 100개의 데이터 심볼과 100개의 필러 심볼을 전송하였다면, 비교기(255b)는 100개의 데이터 심볼에 대해 에러 카운팅 동작을 수행하고, 100개의 필러 심볼에 대해서는 에러 카운팅 동작을 수행하지 않는다.
다시 도 9를 참조하면, EOM 동작을 수행한 메모리 장치(200)가 EOM 동작 수행 결과를 포함하는 응답 신호를 호스트 장치(100)에 전송한다(S160).
이 때, 응답 신호는, EOM 동작 수행의 성공 여부와, 페이즈 오프셋 값과 전압 오프셋 값에 대응하는 에러 카운트 값을 포함할 수 있다. 본 실시예에서, 이러한 에러 카운트 값은 패턴 데이터(EDP) 내의 데이터 심볼에 대한 에러 카운트 값이다.
예를 들어, 메모리 장치(200)는 호스트 장치(100)로부터 메모리 장치(200)에 제공된 샘플링 횟수 필드(NUMBER OF SAMPLING)의 샘플링 횟수와 메모리 장치(200)의 비교기(255b)가 출력한 샘플링 카운트 신호(SC)의 수가 동일하면, EOM 동작 수행이 완료된 것으로 판단하고 완료(complete) 정보를 호스트 장치(100)에 전송할 수 있다.
이와 반대로, 호스트 장치(100)로부터 메모리 장치(200)에 제공된 샘플링 횟수 필드(NUMBER OF SAMPLING)의 샘플링 횟수와 메모리 장치(200)의 비교기(255b)가 출력한 샘플링 카운트 신호(SC)의 수가 다르면, 메모리 장치(200)는 EOM 동작 수행이 완료되지 않은 것으로 판단하고 실패(failure) 정보를 호스트 장치(100)에 전송할 수 있다.
몇몇 실시예에서, EOM 동작 수행의 성공 여부는, 예를 들어 도 16에 도시된 응답 필드(Response)를 통해 호스트 장치(100)에 제공될 수 있으나 실시예가 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 앞서 설명한 에러 카운트 값은, 예를 들어 도 16에 도시된 4개의 센스 데이터 필드(Sense Data[0], Sense Data[1], Sense Data[2], Sense Data[3])를 통해 호스트 장치(100)에 제공될 수 있으나, 실시예가 이에 제한되는 것은 아니다.
이렇게 생성된 EOM 동작 수행 결과는, 호스트 장치(100)의 신호 드라이빙 특성을 변경하거나, 메모리 장치(200)의 신호 수신 특성을 변경하는데 참조되어 이용될 수 있다.
이상에서 설명한 메모리 시스템에서는, 호스트 장치(100)와 메모리 장치(200) 사이에서 송수신되는 신호의 품질 특성을 파악하는데 별도의 외부 장치가 필요 없다. 나아가, EOM 동작이 수행되는 신호 라인과 실제 호스트 장치(100)와 메모리 장치(200)가 신호를 주고받는 신호 라인도 동일하다. 이에 따라, 용이하면서도 신뢰성 높은 EOM 동작 수행이 가능하다. 또한, 필러 심볼에 대해서는 EOM 동작을 수행하지 않음으로써 EOM 측정의 신뢰성 향상시킬 수 있다.
도 17은 다른 몇몇 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
이하에서는 앞서 설명한 실시예와 중복된 설명은 최대한 생략하고 차이점을 위주로 설명한다.
도 17을 참조하면, 호스트 장치(100)가 EOM 동작 수행을 요청하는 커맨드를 메모리 장치(200)에 전송한다(S200). 그리고, 메모리 장치(200)가 호스트 장치(100)에 WRITE BUFFER COMMAND에 대한 응답을 전송한다(S210).
이어서, 메모리 장치(200)가 EOM 동작 수행에 필요한 패턴 데이터를 호스트 장치(100)에 전송한다(S220).
도 1을 참조하면, 몇몇 실시예에서, 이러한 EOM 동작 수행에 필요한 패턴 데이터는 메모리 장치(200)의 비휘발성 메모리(220)에 저장되어 있다가 호스트 장치(100)에 전송될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
즉, 본 실시예에서는 앞서 도 9를 참조하여 설명한 실시예와 달리, 호스트 장치(100)가 EOM 동작 수행에 필요한 패턴 데이터를 생성하는 것이 아니라, 메모리 장치(200)에 저장되어 있는 패턴 데이터를 EOM 동작 수행에 사용한다.
이후, 호스트 장치(100)가 EOM 동작 수행에 필요한 파라미터와 메모리 장치(200)로부터 수신한 패턴 데이터를 포함하는 EOM 데이터를 메모리 장치(200)에 전송한다(S230). 그리고, 메모리 장치(200)는 EOM 데이터 수신에 대한 응답을 호스트 장치(100)에 전송한다(S240). EOM 데이터를 제공받은 메모리 장치(200)는 EOM 동작을 수행하고(S250), EOM 동작을 수행한 메모리 장치(200)가 EOM 동작 수행 결과를 포함하는 응답 신호를 호스트 장치(100)에 전송한다(S260).
도 18은 다른 몇몇 실시예에 따른 비데이터 심볼 검출기를 도시한 도면이다. 이하에서도 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 18을 참조하면, 비데이터 심볼 검출기(254)는 디시리얼라이저(253a)로부터 출력된 N비트의 신호를 제공받고, N비트 신호가 미리 정한 심볼인지 여부를 판단하는 비교 로직(254a)을 포함할 수 있다. 몇몇 실시예에서, N비트 신호는 10비트 신호일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
본 실시예에서, 비교 로직(254a)은 N비트 신호가 필러 데이터를 의미하는 D07.3 심볼인지 여부를 더 판단할 수 있다. 수신된 신호가 스크램블링된 신호(scrambled signal)인 경우, 비교 로직(254a)은 D07.3 심볼인지를 판단하여 필러 심볼을 판단할 수 있다.
구체적으로, 비교 로직(254a)은 N비트 신호가 10비트 신호일 때, 입력 신호가 1110001100 또는 0001110011인 D07.3 심볼인지 판단하여, D07.3 심볼에 해당하는 경우, 에러 카운팅 동작의 수행을 중지하는 제어 신호(CS)를 비교기(도 3의 255b)에 제공할 수 있다. 이에 따라, 비교기(도 3의 255b)는 필러 심볼에 대해서는 EOM 동작을 수행하지 않을 수 있다.
도 19는 다른 몇몇 실시예에 따른 UIC 레이어를 도시한 도면이다. 도 20은 다른 몇몇 실시예에 따른 UIC 레이어의 동작을 설명하기 위한 도면이다. 이하에서도 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 19 및 도 20을 참조하면, 본 실시예에서는 디코더(256) 전단의 CDR 블록(도 2의 253)에 비데이터 심볼 검출기(도 2의 254)가 배치되는 것이 아니라, 디코더(256)에서 출력되는 구별 신호(DS)가 비교기(255b)의 제어 신호로 사용된다.
디코더(256)는 입력된 N비트 신호를 데이터 심볼 룩업 테이블 및 컨트롤 심볼 룩업 테이블과 비교할 수 있다. 그리고, 디코더(256)는 N비트 신호가 데이터 심볼인 경우 M비트의 신호와 데이데 신호(D)를 구별 신호(DS)로 출력할 수 있다. 그리고, 디코더(256)는 N비트 신호가 컨트롤 심볼인 경우 M비트의 신호와 컨트롤 신호(K)를 구별 신호(DS)로 출력할 수 있다. 몇몇 실시예에서, N비트 신호는 10비트 신호이고, M비트 신호는 8비트 신호일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
본 실시예에 따른 비교기(255b)는 디코더(256)로부터 출력되는 구별 신호(DS)가 데이터 신호(D)인 경우에는, 에러 카운팅 동작을 수행하여 EOM을 수행하고, 출력되는 구별 신호(DS)가 컨트롤 신호(K)인 경우에는, 에러 카운팅 동작을 수행하지 않아 EOM을 수행하지 않는다. 이에 따라, 앞서 설명한 필러 심볼을 포함하는 모든 컨트롤 심볼들에 대해 EOM이 수행되지 않는다.
도 21은 또 다른 몇몇 실시예에 따른 UIC 레이어를 도시한 도면이다. 이하에서도 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 21을 참조하면, 본 실시예에서는 수신된 신호가 스크램블링된 신호인 경우, 디스크램블러(257)를 통해 디스클램블링을 수행하여 심볼 제거기(258)에 제공한다. 여기서, 심볼 제거기(258)가 비데이터 심볼인 스킵 심볼을 제거하는 동작을 수행하는 경우, 심볼 제거기(258)가 제어 신호(CS)를 생성하여 비교기(예를 들어, 도 3의 255b)에 제공함으로써, 에러 카운팅 동작을 중단시킬 수 있다. 이러한 구성에 따라, CDR 블록(253)에 비데이터 심볼이 수신되는 시점과 비교기(예를 들어, 도 3의 255b)의 에러 카운팅 동작이 중단되는 시점 간에는 다소 간의 지연이 존재할 수 있다.
도 22 및 도 23은 몇몇 실시예에 따른 EOM 동작 수행 방법을 설명하기 위한 도면들이다.
도 22를 참조하면, 신호 수신 장치(예를 들어, 도 1의 UIC 레이어(250))의 물리 레이어는 PMA(Physical Medium Attachment) 블록(PMA)과 PCS(Physical Coding Sublayer) 블록을 포함할 수 있다.
PMA 블록(PMA)은 P(P는 자연수)비트의 데이터를 수신하고, 이를 디코딩하여 Q(Q는 P보다 작은 자연수)비트의 데이터와 2비트로 이루어진 싱크 비트를 출력할 수 있다. 몇몇 실시예에서, P비트 데이터는 66비트 데이터를 포함하고, Q비트 데이터는 64비트 데이터를 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
2비트로 이루어진 싱크 비트는 도 23에 도시된 것과 같이 정의될 수 있다. 즉, 싱크 비트가 00 또는 11인 경우, P비트의 데이터에 에러가 있음을 지시하고, 싱크 비트가 01인 경우, P비트의 데이터는 데이터 비트임을 지시하고, 싱크 비트가 10인 경우, P비트의 데이터는 컨트롤 비트임을 지시할 수 있다.
PMA 블록(PMA)은 이러한 2비트의 싱크 비트가 10인 경우, 에러 카운팅 동작을 포함한 EOM 동작 수행을 중단할 수 있다.
도 24는 다른 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다. 이하에서도 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 24를 참조하면, 본 실시예에서는 호스트 장치(100)의 UIC 레이어(150)가 앞서 설명한 EOM 동작을 수행한다. 예를 들어, 호스트 장치(100)의 UIC 레이어(150)는 메모리 장치(200)로부터 수신되는 차동 출력 신호 쌍(DOUT_T와 DOUT_C)에 대해 EOM 동작을 수행할 수 있다.
도 25는 또 다른 몇몇 실시예에 따른 메모리 시스템을 도시한 도면이다. 이하에서도 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 25를 참조하면, 본 실시예에서는 호스트 장치(100)의 UIC 레이어(150)와 메모리 장치(200)의 UIC 레이처(250) 모두 앞서 설명한 EOM 동작을 수행한다.
도 26은 몇몇 실시예에 따른 데이터 송수신 시스템을 도시한 도면이다.
도 26을 참조하면, 제1 데이터 송수신 장치(500)는 제1 인터페이스(510)를 포함한다. 제2 데이터 송수신 장치(600)는 제2 인터페이스(610)를 포함한다.
제1 인터페이스(510)와 제2 인터페이스(610)는 앞서 설명한 EOM 동작을 수행할 수 있다. 즉, 제1 데이터 송수신 장치(500)와 제2 데이터 송수신 장치(600) 사이에 전달되는 데이터 심볼에 대해서는 에러 카운팅을 포함하는 EOM 동작을 수행하고, 필러 심볼을 포함하는 컨트롤 심볼에 대해서는 에러 카운팅을 포함하는 EOM 동작을 수행하지 않을 수 있다.
몇몇 실시예에서, 제1 데이터 송수신 장치(500)는 카메라 모듈이고, 제2 데이터 송수신 장치(600)는 어플리케이션 프로세서일 수 있다. 또한, 몇몇 실시예에서, 제1 데이터 송수신 장치(500)는 디스플레이 드라이버 IC이고, 제2 데이터 송수신 장치(600)는 디스플레이 패널일 수도 있다. 이 밖에, 제1 데이터 송수신 장치(500)와 제2 데이터 송수신 장치(600)는 예시되지 않은 다양한 전자 장치들로 변형되어 실시될 수 있다.
도 27은 EOM 수행 동작을 설명하기 위한 순서도이다.
도 27을 참조하면, 최초 오프셋 값을 셋팅한다(S300).
예를 들어, 도 1 및 도 12을 참조하면, 호스트 장치(100)는 EOM 데이터 헤더(EDH)에 포함될 오프셋 값들(예를 들어, 페이즈 선택 필드(PHASE SELELCT)에 포함될 값 및/또는 레퍼런스 전압 제어 필드(VREF CONTROL)에 포함될 값 등)을 셋팅할 수 있다.
다음, 셋팅된 오프셋 값으로 EOM 동작을 수행한다(S310). 그리고, EOM 결과를 확인하여 프리셋(preset) 값을 저장한다(S320).
예를 들어, 호스트 장치(100)와 메모리 장치(200)는 앞서 설명한 EOM 동작을 수행하고 그 결과를 확인할 수 있다.
만약, 모든 오프셋 값에 대한 EOM 동작이 수행되지 않았다면(S330-N), 오프셋 값을 변경하고(S340), EOM 동작을 수행하여 그 결과를 확인하여 새로운 프리셋 값을 저장한다(S310, S320). 즉, 호스트 장치(100)와 메모리 장치(200) 사이에서 송수신되는 신호의 품질 특성을 파악하기에 충분한 수의 오프셋 값들에 대해 EOM 동작이 수행되어 프리셋 값들을 저장할 수 있다.
만약, 모든 오프셋 값에 대한 EOM 동작이 수행되었다면(S330-Y), EOM 결과를 기초로 호스트 장치(100)와 메모리 장치(200)의 송신단 및 수신단에 대한 파라미터를 셋팅한다(S350).
예를 들어, 호스트 장치(100)는 EOM 결과를 기초로 신호 드라이빙 또는 수신에 관련된 파라미터를 셋팅할 수 있고, 메모리 장치(200)도 신호 드라이빙 또는 수신에 관련된 파라미터를 셋팅할 수 있다. 하지만, 실시예들이 이에 제한되는 것은 아니며, 송수신 파라미터 셋팅 방법은 얼마든지 변형되어 실시될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 호스트 장치
200: 메모리 장치
254: 비데이터 심볼 검출기

Claims (20)

  1. 호스트 장치로부터 EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 수신하고,
    상기 호스트 장치로부터 데이터와 비데이터(non-data)를 포함하는 패턴 데이터를 수신하고,
    상기 데이터에 대응하여 에러 카운트를 수행하고, 상기 비데이터에 대응하여 에러 카운트를 수행하지 않는 EOM 동작을 수행하고,
    상기 에러 카운트 결과를 포함하는 EOM 응답 신호를 상기 호스트 장치에 전송하는 것을 포함하는 메모리 장치의 구동 방법.
  2. 제1항에 있어서,
    상기 비데이터는 비데이터 심볼(symbol)을 포함하고,
    상기 비데이터 심볼은 필러 심볼(filler symbol)을 포함하는 메모리 장치의 구동 방법.
  3. 제2항에 있어서,
    상기 수신된 비데이터 심볼이 K28.1 심볼인지 판단하고,
    상기 수신된 비데이터 심볼이 K28.1 심볼인 것에 응답하여 상기 에러 카운트를 수행하지 않는 것을 더 포함하는 메모리 장치의 구동 방법.
  4. 제2항에 있어서,
    상기 수신된 비데이터 심볼이 D07.3 심볼인지 판단하고,
    상기 수신된 비데이터 심볼이 D07.3 심볼인 것에 응답하여 상기 에러 카운트를 수행하지 않는 것을 더 포함하는 메모리 장치의 구동 방법.
  5. 제2항에 있어서,
    상기 수신된 데이터 심볼과 비데이터 심볼은 각각 N(N은 자연수)비트 신호이고,
    상기 수신된 데이터 심볼과 컨트롤 심볼을 M(M은 N보다 작은 자연수)비트의 신호와 구별 신호로 디코딩하고,
    상기 M비트의 신호를 디스크램블링(descrambling)하고,
    상기 디스크램블링된 M비트의 신호가 상기 필러 심볼인 것에 응답하여 상기 에러 카운트를 수행하지 않는 것을 더 포함하는 메모리 장치의 구동 방법.
  6. 제1항에 있어서,
    상기 비데이터는 비데이터 심볼을 포함하고,
    상기 비데이터 심볼은 컨트롤 심볼(control symbol)을 포함하는 메모리 장치의 구동 방법.
  7. 제6항에 있어서,
    상기 수신된 데이터 심볼과 컨트롤 심볼은 각각 N(N은 자연수)비트 신호이고,
    상기 수신된 데이터 심볼과 컨트롤 심볼을 M(M은 N보다 작은 자연수)비트의 신호와 구별 신호로 디코딩하고,
    상기 구별 신호를 기초로 상기 에러 카운트 수행여부를 결정하는 것을 더 포함하는 메모리 장치의 구동 방법.
  8. EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 메모리 장치에 전송하고,
    데이터와 비데이터(non-data)를 포함하는 패턴 데이터를 상기 메모리 장치에 전송하고,
    상기 패턴 데이터에 대한 에러 카운트 결과를 포함하는 EOM 응답 신호를 상기 메모리 장치로부터 수신하는 것을 포함하되,
    상기 EOM 응답 신호에 포함된 에러 카운트 결과는, 상기 비데이터에 대해서는 에러 카운트가 수행되지 않고, 상기 데이터에 대해서는 에러 카운트가 수행되어 생성되는 호스트 장치의 구동 방법.
  9. 제8항에 있어서,
    상기 비데이터는 비데이터 심볼을 포함하고,
    상기 비데이터 심볼은 필러 심볼(filler symbol)을 포함하는 호스트 장치의 구동 방법.
  10. 제8항에 있어서,
    상기 비데이터는 비데이터 심볼을 포함하고,
    상기 비데이터 심볼은 컨트롤 심볼(control symbol)을 포함하는 호스트 장치의 구동 방법.
  11. 인터페이싱 장치; 및
    상기 인터페이싱 장치의 동작을 제어하는 디바이스 컨트롤러를 포함하되,
    상기 인터페이싱 장치는,
    EOM(Eye Open Monitor) 동작 수행을 요청하는 커맨드를 수신하고,
    호스트 장치로부터 데이터 심볼과 비데이터(non-data) 심볼을 포함하는 패턴 데이터를 수신하고,
    상기 데이터 심볼에 대응하여 에러 카운트를 수행하고, 상기 비데이터 심볼에 대응하여 에러 카운트를 수행하지 않는 EOM 동작을 수행하고,
    상기 에러 카운트 결과를 포함하는 EOM 응답 신호를 상기 호스트 장치에 전송하는 메모리 장치.
  12. 제11항에 있어서,
    상기 인터페이싱 장치는,
    시리얼 신호를 수신하여 시리얼 비트를 출력하는 이퀄라이저와,
    상기 시리얼 비트를 이용하여 N(N은 자연수) 비트의 메인 패스 신호를 생성하는 제1 디시리얼라이저와,
    상기 시리얼 비트를 이용하여 N비트의 EOM 패스 신호를 생성하는 제2 디시리얼라이저와,
    상기 메인 패스 신호와 상기 EOM 패스 신호의 차이를 기초로 상기 에러 카운트를 수행하는 비교기와,
    상기 메인 패스 신호가 상기 비데이터 심볼인 것에 응답하여 상기 비교기의 상기 에러 카운트 수행을 중지시키는 비데이터 심볼 검출기를 포함하는 메모리 장치.
  13. 제12항에 있어서,
    상기 비데이터 심볼 검출기는 상기 N비트의 메인 패스 신호가 0011111000와 1100000110 중 어느 하나인 경우 상기 비교기의 상기 에러 카운트 수행을 중지시키는 메모리 장치.
  14. 제12항에 있어서,
    상기 비데이터 심볼 검출기는 상기 N비트의 메인 패스 신호가 1110001100와 0001110011 중 어느 하나인 경우 상기 비교기의 상기 에러 카운트 수행을 중지시키는 메모리 장치.
  15. 제11항에 있어서,
    상기 인터페이싱 장치는,
    시리얼 신호를 수신하여 시리얼 비트를 출력하는 이퀄라이저와,
    상기 시리얼 비트를 이용하여 N(N은 자연수) 비트의 메인 패스 신호를 생성하는 제1 디시리얼라이저와,
    상기 시리얼 비트를 이용하여 N비트의 EOM 패스 신호를 생성하는 제2 디시리얼라이저와,
    상기 메인 패스 신호와 상기 EOM 패스 신호의 차이를 기초로 상기 에러 카운트를 수행하는 비교기와,
    상기 N비트의 메인 패스 신호를 M(M은 N보다 작은 자연수) 비트의 신호와 구별 신호로 디코딩하는 디코더를 포함하고,
    상기 비교기는 상기 구별 신호를 제공받아 상기 에러 카운트의 수행을 중지하는 메모리 장치.
  16. 제15항에 있어서,
    상기 N은 10이고, 상기 M은 8인 메모리 장치.
  17. 제11항에 있어서,
    상기 인터페이싱 장치는,
    시리얼 신호를 수신하여 시리얼 비트를 출력하는 이퀄라이저와,
    상기 시리얼 비트를 이용하여 N(N은 자연수) 비트의 메인 패스 신호를 생성하는 제1 디시리얼라이저와,
    상기 시리얼 비트를 이용하여 N비트의 EOM 패스 신호를 생성하는 제2 디시리얼라이저와,
    상기 메인 패스 신호와 상기 EOM 패스 신호의 차이를 기초로 상기 에러 카운트를 수행하는 비교기와,
    상기 N비트의 메인 패스 신호를 M(M은 N보다 작은 자연수) 비트의 신호와 구별 신호로 디코딩하는 디코더와,
    상기 M비트의 신호를 디스크램블링(descrambling)하는 디스크램블러와,
    상기 디스크램블링된 M비트의 신호로부터 필러 심볼을 제거하는 심볼 제거기를 포함하고,
    상기 비교기는 상기 심볼 제거기가 상기 필러 심볼을 제거하는 것에 응답하여 상기 에러 카운트의 수행을 중지하는 메모리 장치.
  18. 제11항에 있어서,
    상기 인터페이싱 장치는,
    P(P는 자연수) 비트의 신호를 수신하고,
    상기 P비트의 신호를 Q(Q는 P보다 작은 자연수)비트의 신호와 R(R은 P보다 작은 자연수)비트의 싱크 비트로 디코딩하고,
    상기 싱크 비트가 10인 것에 응답하여 상기 에러 카운트의 수행을 중지시키는 메모리 장치.
  19. 제18항에 있어서,
    상기 P는 66이고, Q는 64이고, R은 2인 메모리 장치.
  20. 제11항에 있어서,
    상기 인터페이싱 장치는 호스트 장치로부터 차동 입력 신호 쌍을 수신하는 MIPI M-PHY를 포함하고,
    상기 메모리 장치는 UFS(Universal Flash Storage)를 포함하는 메모리 장치.
KR1020210050328A 2021-04-19 2021-04-19 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법 KR20220144093A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210050328A KR20220144093A (ko) 2021-04-19 2021-04-19 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법
US17/539,898 US11740966B2 (en) 2021-04-19 2021-12-01 Memory device and operating method of the memory device and host device
EP22158210.9A EP4080513A1 (en) 2021-04-19 2022-02-23 Memory device and operating method of the memory device and host device
CN202210251717.8A CN115223647A (zh) 2021-04-19 2022-03-15 存储器装置以及存储器装置和主机装置的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210050328A KR20220144093A (ko) 2021-04-19 2021-04-19 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220144093A true KR20220144093A (ko) 2022-10-26

Family

ID=80780524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210050328A KR20220144093A (ko) 2021-04-19 2021-04-19 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법

Country Status (4)

Country Link
US (1) US11740966B2 (ko)
EP (1) EP4080513A1 (ko)
KR (1) KR20220144093A (ko)
CN (1) CN115223647A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20120095221A (ko) 2011-02-18 2012-08-28 삼성전자주식회사 메모리 소자 및 메모리 컨트롤 유닛
CN105340022B (zh) * 2013-06-24 2019-11-12 美光科技公司 用于校正数据错误的电路、设备及方法
US9218575B2 (en) 2013-09-04 2015-12-22 Intel Corporation Periodic training for unmatched signal receiver
KR102275636B1 (ko) 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
US10891078B2 (en) * 2018-06-22 2021-01-12 Western Digital Technologies, Inc. Storage device with a callback response
KR20220070613A (ko) * 2020-11-23 2022-05-31 삼성전자주식회사 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템
KR20220144091A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 호스트 장치 및 메모리 장치의 구동 방법, 상기 호스트 장치와 메모리 장치를 포함하는 차량
KR20220164181A (ko) * 2021-06-04 2022-12-13 삼성전자주식회사 호스트 장치 및 메모리 장치의 구동 방법, 호스트 장치와 메모리 장치를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
CN115223647A (zh) 2022-10-21
EP4080513A1 (en) 2022-10-26
US20220334921A1 (en) 2022-10-20
US11740966B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
KR102353027B1 (ko) 스토리지 장치의 데이터 트레이닝 방법
US8743632B2 (en) Nonvolatile memory device, operating method thereof, and data storage device having the same
US9274886B2 (en) Data storage device having a reduced error occurrence, operating method thereof, and data processing system including the same
KR20190029056A (ko) 불휘발성 메모리 장치의 동작 방법 및 메모리 컨트롤러의 동작 방법
EP4099172B1 (en) Method of operating host device and memory device, and memory system comprising the host device and memory device
KR20200085519A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20140028480A (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
TW201438015A (zh) 資料讀取方法、控制電路、記憶體模組與記憶體儲存裝置
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
KR20180106494A (ko) 반도체장치
US11854623B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
US11780451B2 (en) Method for operating host device and memory device and vehicle comprising the host device and memory device
CN114675779A (zh) 存储设备的操作方法以及存储系统的操作方法
KR20140001479A (ko) 불휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
EP4002374A1 (en) Memory device with eye-opening monitor
US11082036B2 (en) Memory interface system for duty-cycle error detection and correction
EP4080513A1 (en) Memory device and operating method of the memory device and host device
US20200194094A1 (en) Recovering data from a faulty memory block in a memory system
US11726871B2 (en) Storage controller for selecting a gear level of a storage device and storage system including the same
KR20220167947A (ko) 신호 수신 장치
US11894079B2 (en) Memory controller, memory system with improved threshold voltage distribution characteristics, and operation method
KR20220139081A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
CN117636972A (zh) 存储装置、非易失性存储器装置及操作nvm装置的方法
KR20220112169A (ko) 반도체 장치 및 연속 독출 방법
CN114822662A (zh) 一种存储装置、验证方法和存储器系统

Legal Events

Date Code Title Description
A201 Request for examination