CN114530190A - 操作主机装置和存储器装置的方法以及存储器系统 - Google Patents

操作主机装置和存储器装置的方法以及存储器系统 Download PDF

Info

Publication number
CN114530190A
CN114530190A CN202111286678.7A CN202111286678A CN114530190A CN 114530190 A CN114530190 A CN 114530190A CN 202111286678 A CN202111286678 A CN 202111286678A CN 114530190 A CN114530190 A CN 114530190A
Authority
CN
China
Prior art keywords
eom
memory device
memory
data
host device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111286678.7A
Other languages
English (en)
Inventor
姜永山
许晶
全镇完
朴珖远
李京伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114530190A publication Critical patent/CN114530190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种操作主机装置和存储器装置的方法以及存储器系统。所述操作主机装置的方法包括：将用于执行眼图张开度监视器(EOM)操作的请求命令发送到存储器装置；将用于执行EOM操作的参数发送到存储器装置；将用于执行EOM操作的模式数据发送到存储器装置；以及从存储器装置接收第一响应信号，第一响应信号包括基于所述参数和模式数据执行的EOM操作的结果。

Description

操作主机装置和存储器装置的方法以及存储器系统
本申请要求于2020年11月23日在韩国知识产权局提交的第10-2020-0157332号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
公开涉及操作主机装置和存储器装置的方法以及存储器系统。
背景技术
为了检测通过通道发送和接收的信号的质量特性，眼图张开度监视器(eye-openmonitor，EOM)被使用。为了测量在存储器系统的信号接收端(例如，存储器装置的接收器)处接收的信号的眼图(eye)，存储器装置和外部装置可用于测量由存储器装置接收的信号的眼。
然而，在这种情况下，执行测量所通过的信号线与由存储器装置实际接收信号所通过的信号线不同。因此，测量结果可能不准确，并且测量方法不简单。
发明内容
公开的方面提供用于容易地执行可靠的眼图张开度监视器(EOM)操作的主机装置的操作方法。
公开的方面还提供用于容易地执行可靠的EOM操作的存储器装置的操作方法。
公开的方面还提供用于容易地执行可靠的EOM操作的存储器系统。
应注意，公开的目的不限于上述目的，并且根据以下描述，公开的其它目的对于本领域技术人员而言将清楚的。
根据公开的一些方面，一种主机装置的操作方法包括：由主机装置将用于执行EOM操作的请求命令发送到存储器装置；由主机装置将用于执行EOM操作的参数发送到存储器装置；由主机装置将用于执行EOM操作的模式数据发送到存储器装置；以及由主机装置从存储器装置接收第一响应信号，第一响应信号包括基于所述参数和模式数据执行的EOM操作的结果。
根据公开的一些其它方面，一种存储器装置的操作方法包括：由存储器装置从主机装置接收用于执行EOM操作的请求命令；由存储器装置从主机装置接收用于执行EOM操作的参数；由存储器装置从主机装置接收用于执行EOM操作的模式数据；由存储器装置基于所述参数和模式数据执行EOM操作；以及将包括执行EOM操作的结果的第一响应信号发送到主机装置。
根据公开的一些其它方面，一种存储器系统包括：主机装置，包括主机控制器；以及存储器装置，包括装置控制器和EOM。主机控制器被配置为：将用于执行EOM操作的请求命令发送到存储器装置，将用于执行EOM操作的参数发送到存储器装置，将用于执行EOM操作的模式数据发送到存储器装置，并且从存储器装置接收第一响应信号，第一响应信号包括基于所述参数和模式数据执行的EOM操作的结果。
附图说明
通过参照附图详细描述公开的示例实施例，公开的上面的和其它方面和特征将变得更加清楚，其中：
图1是根据一些示例实施例的存储器系统的框图；
图2是图1的移动行业处理器接口(MIPI)M-PHY的框图；
图3和图4是示出图2的眼图张开度监视器(EOM)的示图；
图5是示出图1的通用闪存存储(UFS)装置控制器、存储接口和非易失性存储设备的重新布置的示图；
图6是图5的存储装置的示例框图；
图7是示出根据一些示例实施例的三维(3D)垂直(V)-NAND结构的示图；
图8是示出根据一些示例实施例的存储器系统的操作的顺序图；
图9至图14是示出根据一些示例实施例的存储器系统的操作的示图；
图15是示出根据一些示例实施例的存储器系统的操作的顺序图；以及
图16是示出根据一些示例实施例的存储器系统的操作的流程图。
具体实施方式
在下文中，将参照附图描述根据公开的示例实施例。
图1是根据公开的一些示例实施例的存储器系统的框图。图2是图1的移动行业处理器接口(MIPI)M-PHY的框图。图3和图4是示出图2的眼图张开度监视器(EOM)的示图。
下面将用符合由电子装置工程联合委员会(JEDEC)宣布的通用闪存存储(UFS)标准的系统的示例来描述根据公开的存储器系统。然而，公开不限于此，并且存储器系统的任何方面可在公开的范围内被修改。
参照图1，UFS系统1可包括主机装置(例如，UFS主机)100、存储器装置(memorydevice)(例如，UFS装置)200和UFS接口300。
主机装置100和存储器装置200可通过UFS接口300彼此连接。在一些示例实施例中，主机装置100可被实现为应用处理器的一部分。
主机装置100可包括UFS主机控制器110、应用120、UFS驱动器130、主机存储器140和UFS互连(UIC)层150。
存储器装置200可包括UFS装置控制器210、非易失性存储设备220、存储接口230、装置存储器240、UIC层250和调节器260。
非易失性存储设备220可包括多个存储单元221。存储单元221可包括具有二维(2D)结构或三维(3D)结构的垂直(V)-NAND闪存，或者包括其它种类的非易失性存储器(诸如，相变随机存取存储器(PRAM)和/或电阻式随机存取存储器(RRAM))。
UFS装置控制器210和非易失性存储设备220可通过存储接口230彼此连接。存储接口230可被实现为符合标准协议(诸如，Toggle(切换)或开放NAND闪存接口(ONFI))。之后将描述使用Toggle在UFS装置控制器210与非易失性存储设备220之间的操作。
应用120可包括需要与存储器装置200进行通信以使用存储器装置200的功能的程序。应用120可将针对存储器装置200的输入和/或输出的输入-输出请求(IOR)发送到UFS驱动器130。IOR可包括数据读取请求、数据写入请求和/或数据擦除请求等，但不必限于此。
UFS驱动器130可通过UFS-主机控制器接口(HCI)来管理UFS主机控制器110。UFS驱动器130可将由应用120生成的IOR转换成UFS标准中定义的UFS命令，并且将转换后的UFS命令发送到UFS主机控制器110。一个IOR可被转换成多个UFS命令。基本上，UFS命令除了可以是专用于UFS标准的命令之外，还可以是在小型计算机小型接口(small computer smallinterface，SCSI)标准中定义的命令。
UFS主机控制器110可通过UIC层150和UFS接口300，将由UFS驱动器130转换的UFS命令发送到存储器装置200的UIC层250。在这个处理中，UFS主机控制器110的UFS主机寄存器111可用作命令队列(CQ)。
主机装置100的UIC层150可包括MIPI M-PHY 151和MIPI UniPro 152，存储器装置200的UIC层250可包括MIPI M-PHY 251和MIPI UniPro 252。
参照图2，MIPI M-PHY 251可包括EOM 251a和特殊功能寄存器(SFR)251b。
EOM 251a可使用SFR 251b在特定偏移条件下测量从主机装置100接收的信号的质量。
具体地，参照图2至图4，EOM 251a可包括在图3中显示为实线的主路径和在图3中显示为虚线的EOM路径。
在主路径中，时钟RCK可使用时钟恢复电路CDR从信号S被恢复，并且信号S的数据使用恢复后的时钟RCK被提取使得主路径信号MS被生成，信号S从主机装置100被接收并经过均衡器EQ。然后，主路径信号MS可被发送到比较器COMP。
在EOM路径中，时钟dXRCK通过在从信号S恢复的时钟RCK中反映特定偏移值dX而被生成，并且信号S的数据使用时钟dXRCK被提取以反映特定偏移值dY使得EOM路径信号ES被生成，信号S从主机装置100被接收并经过均衡器EQ。然后，EOM路径信号ES可被发送到比较器COMP。
例如，主路径信号MS可以是在图4的参考条件(XR，YR)下提取的数据，EOM路径信号ES可以是在图4的偏移条件(dX，dY)下提取的数据。此外，在图4中，X轴可表示时间、相位等，Y轴可表示电压等。
当EOM路径信号ES被识别为与主路径信号MS相同的信号时，比较器COMP可不输出错误计数信号EC，并且当EOM路径信号ES被识别为与主路径信号MS不同的信号时，比较器COMP可输出错误计数信号EC。此外，比较器COMP可在每次采样被执行时，输出采样计数信号SC。
在一些示例实施例中，偏移值dX可包括时间偏移值、相位偏移值等，偏移值dY可包括电压偏移值等。然而，示例实施例不限于此。
在一些示例实施例中，根据偏移值dX、偏移值dY和错误计数信号EC的错误计数值、根据采样计数信号SC的采样数量信息等可被存储在SFR 251b中，但是示例实施例不限于此。之后将描述EOM 251a的详细操作。
返回参照图1，UFS接口300可包括用于发送参考时钟REF_CLK的线、用于发送存储器装置200的硬件复位信号RESET_n的线、用于发送一对差分输入信号DIN_T和DIN_C的一对线、以及用于发送一对差分输出信号DOUT_T和DOUT_C的一对线。
从主机装置100提供给存储器装置200的参考时钟REF_CLK的频率值可具有四个值19.2MHz、26MHz、38.4MHz和52MHz之一，但不必限于此。即使在操作期间(即，当数据在主机装置100与存储器装置200之间被发送和接收时)，主机装置100也可改变参考时钟REF_CLK的频率值。
存储器装置200可使用锁相环(PLL)等根据从主机装置100接收的参考时钟REF_CLK生成具有各种频率的时钟。此外，主机装置100可通过参考时钟REF_CLK的频率值来设置主机装置100与存储器装置200之间的数据速率值。换句话说，数据速率值可根据参考时钟REF_CLK的频率值而被确定。
UFS接口300可支持多个通路(lane)，并且每个通路可被实现为一对差分通路。例如，UFS接口300可包括一个或多个接收通路和一个或多个发送通路。在图1中，用于发送一对差分输入信号DIN_T和DIN_C的一对线可以是接收通路，用于发送一对差分输出信号DOUT_T和DOUT_C的一对线可以是发送通路。尽管图1示出一对发送通路和一对接收通路，但是发送通路的数量和接收通路的数量可被不同地改变。
接收通路和发送通路可以以串行通信方式发送数据，并且由于接收通路与发送通路分开的结构，全双工通信在主机装置100与存储器装置200之间可行。换句话说，即使在通过接收通路从主机装置100接收数据时，存储器装置200也可通过发送通路将数据发送到主机装置100。此外，控制数据(诸如，从主机装置100到存储器装置200的命令)和用户数据可通过同一通路被发送，用户数据将被存储在存储器装置200的非易失性存储设备220中或者由主机装置100从非易失性存储设备220读取。因此，除了一对接收通路和一对发送通路之外，不需要用于在主机装置100与存储器装置200之间发送数据的附加通路。
存储器装置200的UFS装置控制器210可控制存储器装置200的整体操作。
UFS装置控制器210可通过作为逻辑数据存储单元的逻辑单元(LU)211来管理非易失性存储设备220。LU 211的数量N可以是例如八个，但是示例实施例不限于此。
UFS装置控制器210可包括闪存转换层(FTL)，并且使用FTL的地址映射信息将从主机装置100接收的逻辑数据地址(例如，逻辑块地址(LBA))转换成物理数据地址(例如，物理块地址(PBA)或物理页号(PPN))。在UFS系统1中，用于存储用户数据的逻辑块可具有在特定范围内的大小。例如，逻辑块的最小大小可被设置为4K(千)字节。
当来自主机装置100的命令通过UIC层250被输入到存储器装置200时，UFS装置控制器210可根据输入的命令来执行操作。当操作被完成时，UFS装置控制器210可将完成响应发送到主机装置100。
作为一个示例，当主机装置100要将用户数据存储在存储器装置200中时，主机装置100可将数据写入命令发送到存储器装置200。当“准备传送(ready-to-transfer)”响应从存储器装置200被接收时，主机装置100可将用户数据发送到存储器装置200。UFS装置控制器210可将接收的用户数据临时存储在装置存储器240中，并且基于FTL的地址映射信息将临时存储在装置存储器240中的用户数据存储到非易失性存储设备220中的选择位置。
作为另一示例，当主机装置100要读取存储在存储器装置200中的用户数据时，主机装置100可将数据读取命令发送到存储器装置200。接收命令的UFS装置控制器210可基于数据读取命令从非易失性存储设备220读取用户数据，并且将读取的用户数据临时存储在装置存储器240中。在这个读取处理中，UFS装置控制器210可使用嵌入式纠错码(ECC)电路(未示出)来检测和纠正读取的用户数据中的错误。此外，UFS装置控制器210可将临时存储在装置存储器240中的用户数据发送到主机装置100。
另外，UFS装置控制器210还可包括高级加密标准(AES)电路(未示出)。AES电路可使用对称密钥算法来对输入到UFS装置控制器210的数据进行加密或解密。
主机装置100可将要被传送到存储器装置200的命令顺序地存储在UFS主机寄存器111中，UFS主机寄存器111可用作CQ，并且将命令顺序地发送到存储器装置200。此时，即使先前发送的命令仍正由存储器装置200处理(即，即使在主机装置100被通知先前发送的命令已由存储器装置200完全处理之前)，主机装置100也可将在CQ中等待的后续命令发送到存储器装置200。因此，存储器装置200即使在处理先前接收的命令的同时，也可从主机装置100接收后续命令。作为示例，可被存储在CQ中的命令的最大数量(即，队列深度)可以是32。此外，CQ可以以循环类型实现，循环类型分别通过头指针和尾指针表示存储在队列中的命令串的开始和结束。
多个存储单元221中的每个可包括存储器单元阵列(未示出)和控制电路(未示出)，控制电路(未示出)控制存储器单元阵列的操作。存储器单元阵列可包括2D存储器单元阵列或3D存储器单元阵列。存储器单元阵列包括多个存储器单元，并且每个存储器单元可以是存储一位的信息的单层单元(single level cell，SLC)或存储两位或更多位的信息的单元(诸如，多层单元(multilevel cell，MLC)、三层单元(triple level cell，TLC)或四层单元(quadruple level cell，QLC))。3D存储器单元阵列可包括垂直定向的垂直NAND串，使得至少一个存储器单元可被放置在另一存储器单元上。这将在下面进一步详细描述。
作为电源电压，VCC、VCCQ1、VCCQ2等可被输入到存储器装置200。VCC是用于存储器装置200的主电源电压，并且可具有2.4V至3.6V的值。VCCQ1是用于供应低电压范围的电源电压，并且主要意在用于UFS装置控制器210。例如，VCCQ1可具有1.14V至1.26V的值。VCCQ2是用于供应低于VCC但高于VCCQ1的电压范围的电源电压，并且主要意在用于输入/输出接口(诸如，MIPI M-PHY 251)。例如，VCCQ2可具有1.7V至1.95V的值。电源电压可通过调节器260将被供应到存储器装置200的每个元件。调节器260可被实现为一组单元调节器，每个单元调节器连接到上述电源电压。
图5是示出图1的UFS装置控制器、存储接口和非易失性存储设备的重新布置的示图。
图1的存储接口230可包括控制器接口(例如，控制器接口电路)230a和存储器接口(例如，存储器接口电路)230b。在一些示例实施例中，图5中示出的存储装置(storagedevice)(例如，非易失性存储器装置)224可对应于图1的一个存储单元221。此外，在一些示例实施例中，存储装置224可对应于图1的非易失性存储设备220。
存储装置224可包括第一引脚P11至第八引脚P18、存储器接口电路230b、控制逻辑(例如，控制逻辑电路)510和存储器单元阵列520。
存储器接口电路230b可通过第一引脚P11从装置控制器210接收芯片使能信号nCE。存储器接口电路230b可根据芯片使能信号nCE通过第二引脚P12至第八引脚P18将信号发送到装置控制器210和从装置控制器210接收信号。例如，当芯片使能信号nCE处于启用状态(例如，低电平)时，存储器接口电路230b可通过第二引脚P12至第八引脚P18将信号发送到装置控制器210和从装置控制器210接收信号。
存储器接口电路230b可分别通过第二引脚P12至第四引脚P14从装置控制器210接收命令锁存使能信号CLE、地址锁存使能信号ALE和写入使能信号nWE。通过第七引脚P17，存储器接口电路230b可从装置控制器210接收数据信号DQ或将数据信号DQ发送到装置控制器210。命令CMD、地址ADDR和数据可通过数据信号DQ被发送。例如，数据信号DQ可通过多条数据信号线被发送。在这种情况下，第七引脚P17可包括与多个数据信号对应的多个引脚。
存储器接口电路230b可基于写入使能信号nWE的切换时序(toggle timing)从在命令锁存使能信号CLE的启用部分(例如，高电平状态)中接收的数据信号DQ获取命令CMD。存储器接口电路230b可基于写入使能信号nWE的切换时序从在地址锁存使能信号ALE的启用部分(例如，高电平状态)中接收的数据信号DQ获取地址ADDR。
在一些示例实施例中，写入使能信号nWE可被保持在静态(例如，高电平或低电平)中，并且在高电平与低电平之间被切换(toggle)。例如，写入使能信号nWE可在命令CMD或地址ADDR被发送的部分中被切换。因此，存储器接口电路230b可基于写入使能信号nWE的切换时序来获取命令CMD或地址ADDR。
存储器接口电路230b可通过第五引脚P15从装置控制器210接收读取使能信号nRE。通过第六引脚P16，存储器接口电路230b可从装置控制器210接收数据选通信号DQS或将数据选通信号DQS发送到装置控制器210。
在存储装置224输出数据的操作期间，存储器接口电路230b可在输出数据之前通过第五引脚P15接收切换的(toggling)读取使能信号nRE(即，切换状态(toggling state)的读取使能信号nRE)。存储器接口电路230b可基于读取使能信号nRE的切换而生成切换的数据选通信号DQS。例如，存储器接口电路230b可生成数据选通信号DQS，数据选通信号DQS基于读取使能信号nRE的切换开始时间(toggling start time)在预定延迟(例如，tDQSRE)之后开始切换。存储器接口电路230b可基于数据选通信号DQS的切换时序来发送包括数据DATA的数据信号DQ。因此，数据DATA可根据数据选通信号DQS的切换时序被发送到装置控制器210。
在存储装置224接收数据DATA的操作期间，当包括数据DATA的数据信号DQ从装置控制器210被接收时，存储器接口电路230b可从装置控制器210一起接收切换的数据选通信号DQS以及数据DATA。存储器接口电路230b可基于数据选通信号DQS的切换时序从数据信号DQ获取数据DATA。例如，存储器接口电路230b可通过在数据选通信号DQS的上升沿和下降沿处对数据信号DQ进行采样来获取数据DATA。
存储器接口电路230b可通过第八引脚P18将就绪/忙碌输出信号nR/B发送到装置控制器210。存储器接口电路230b可通过就绪/忙碌输出信号nR/B将存储装置224的状态信息发送到装置控制器210。当存储装置224处于忙碌状态时(例如，当存储装置224的内部操作正在被执行时)，存储器接口电路230b可将指示忙碌状态的就绪/忙碌输出信号nR/B发送到装置控制器210。当存储装置224处于就绪状态时(例如，当存储装置224的内部操作未正在被执行或已经完成时)，存储器接口电路230b可将指示就绪状态的就绪/忙碌输出信号mR/B发送到装置控制器210。作为一个示例，当存储装置224响应于页读取命令而正从存储器单元阵列520读取数据DATA时，存储器接口电路230b可将指示忙碌状态(例如，低电平)的就绪/忙碌输出信号nR/B发送到装置控制器210。作为另一示例，当存储装置224响应于编程命令正将数据DATA编程到存储器单元阵列520中时，存储器接口电路230b可将指示忙碌状态的就绪/忙碌输出信号nR/B发送到装置控制器210。
控制逻辑电路510可大体上控制存储装置224的各种操作。控制逻辑电路510可从存储器接口电路230b接收获取的命令CMD和获取的地址ADDR。控制逻辑电路510可根据接收的命令CMD和地址ADDR生成用于控制存储装置224的其它元件的控制信号。例如，控制逻辑电路510可生成用于将数据DATA编程到存储器单元阵列520中或者从存储器单元阵列520读取数据DATA的各种控制信号。
存储器单元阵列520可根据控制逻辑电路510的控制存储从存储器接口电路230b获取的数据DATA。存储器单元阵列520可根据控制逻辑电路510的控制将存储的数据DATA输出到存储器接口电路230b。
存储器单元阵列520可包括多个存储器单元。例如，多个存储器单元可以是闪存单元。然而，公开不限于此，并且存储器单元可以是RRAM单元、铁电随机存取存储器(FRAM)单元、PRAM单元、晶闸管随机存取存储器(TRAM)单元或磁随机存取存储器(MRAM)单元。下面将描述公开的示例实施例，其中，出于描述的目的，存储器单元是NAND闪存单元。
装置控制器210可包括第一引脚P21至第八引脚P28和控制器接口电路230a。第一引脚P21至第八引脚P28可分别对应于存储装置224的第一引脚P11至第八引脚P18。
控制器接口电路230a可通过第一引脚P21将芯片使能信号nCE发送到存储装置224。控制器接口电路230a可通过第二引脚P22至第八引脚P28将信号发送到由芯片使能信号nCE选择的存储装置224和从由芯片使能信号nCE选择的存储装置224接收信号。
控制器接口电路230a可分别通过第二引脚P22至第四引脚P24将命令锁存使能信号CLE、地址锁存使能信号ALE和写入使能信号nWE发送到存储装置224。通过第七引脚P27，控制器接口电路230a可将数据信号DQ发送到存储装置224或从存储装置224接收数据信号DQ。
控制器接口电路230a可将包括命令CMD或地址ADDR的数据信号DQ以及切换的写入使能信号nWE一起发送到存储装置224。在发送具有启用状态的命令锁存使能信号CLE时，控制器接口电路230a可将包括命令CMD的数据信号DQ发送到存储装置224。在发送具有启用状态的地址锁存使能信号ALE时，控制器接口电路230a可将包括地址ADDR的数据信号DQ发送到存储装置224。
控制器接口电路230a可通过第五引脚P25将读取使能信号nRE发送到存储装置224。通过第六引脚P26，控制器接口电路230a可从存储装置224接收数据选通信号DQS或将数据选通信号DQS发送到存储装置224。
在存储装置224输出数据DATA的操作期间，控制器接口电路230a可生成切换的读取使能信号nRE，并且将读取使能信号发送到存储装置224。例如，在数据DATA被输出之前，控制器接口电路230a可生成从静态(例如，高电平或低电平)转变到切换状态的读取使能信号nRE。因此，基于读取使能信号nRE进行切换的数据选通信号DQS可通过存储装置224被生成。控制器接口电路230a可从存储装置224一起接收包括数据DATA的数据信号DQ以及切换的数据选通信号DQS。控制器接口电路230a可基于数据选通信号DQS的切换时序从数据信号DQ获取数据DATA。
在存储装置224输入数据DATA的操作期间，控制器接口电路230a可生成切换的数据选通信号DQS。例如，在发送数据DATA之前，控制器接口电路230a可生成从静态(例如，高电平或低电平)转变到切换状态的数据选通信号DQS。控制器接口电路230a可基于数据选通信号DQS的切换时序将包括数据DATA的数据信号DQ发送到存储装置224。
控制器接口电路230a可通过第八引脚P28从存储装置224接收就绪/忙碌输出信号nR/B。控制器接口电路230a可基于就绪/忙碌输出信号nR/B来确定存储装置224的状态信息。
图6是图5的存储装置的示例框图。
参照图6，存储装置224可包括控制逻辑电路510、存储器单元阵列520、页缓冲器单元550、电压生成器530和行解码器540。尽管图6中未示出，但是存储装置224还可包括图5中示出的存储器接口电路230b，并且还包括列逻辑、预解码器、温度传感器、命令解码器和地址解码器等。
控制逻辑电路510可大体上控制存储装置224中的各种操作。控制逻辑电路510可响应于来自存储器接口电路230b的命令CMD和/或地址ADDR而输出各种控制信号。例如，控制逻辑电路510可输出电压控制信号CTRL_vol、行地址X-ADDR和列地址Y-ADDR。
存储器单元阵列520可包括多个存储器块BLK1至BLKz(z是正整数)，并且多个存储器块BLK1至BLKz中的每个可包括多个存储器单元。存储器单元阵列520可通过位线BL连接到页缓冲器单元550，并且可通过字线WL、串选择线SSL和地选择线GSL连接到行解码器540。
在示例实施例中，存储器单元阵列520可包括3D存储器单元阵列，3D存储器单元阵列可包括多个NAND串。每个NAND串可包括分别连接到垂直堆叠在基底上的字线的存储器单元。第7,679,133号、第8,553,466号、第8,654,587号和第8,559,235号美国专利以及第2011/0233648号美国专利申请公开通过引用全部包含于此。在示例实施例中，存储器单元阵列520可包括2D存储器单元阵列，2D存储器单元阵列可包括在行方向和列方向上设置的多个NAND串。
页缓冲器单元550可包括多个页缓冲器PB1至PBn(n是大于或等于3的整数)，并且多个页缓冲器PB1至PBn可通过多条位线BL各自连接到存储器单元之一。页缓冲器单元550可响应于列地址Y-ADDR而选择位线BL中的至少一条。页缓冲器单元550可根据操作模式作为写入驱动器或感测放大器进行操作。例如，在编程操作的情况下，页缓冲器单元550可将与将被编程的数据对应的位线电压施加到选择的位线。在读取操作的情况下，页缓冲器单元550可检测选择的位线的电流或电压，以读取存储在存储器单元中的数据。
电压生成器530可基于电压控制信号CTRL_vol生成用于执行编程操作、读取操作和擦除操作的各种电压。例如，电压生成器530可生成编程电压、读取电压、编程验证电压、擦除电压等作为字线电压VWL。
响应于行地址X-ADDR，行解码器540可选择多条字线WL中的一条，并且可选择多条串选择线SSL中的一条。例如，行解码器540可在编程操作的情况下将编程电压和编程验证电压施加到选择的字线，并且可在读取操作的情况下将读取电压施加到选择的字线。
图7是示出根据公开的一些示例实施例的3D V-NAND结构的示图。
当UFS装置的存储模块被实现为3D V-NAND闪存时，构成存储模块的多个存储器块中的每个可被表示为如图7中所示的等效电路。
图7中示出的存储器块BLKi表示在基底上以3D结构形成的3D存储器块。例如，包括在存储器块BLKi中的多个NAND存储器串可在垂直于基底(例如，X方向和/或Y方向)的方向(例如，Z方向)上被形成。
参照图7，存储器块BLKi可包括连接在位线BL1、BL2和BL3与共源极线CSL之间的多个NAND存储器串NS11至NS33。多个NAND存储器串NS11至NS33中的每个可包括串选择晶体管SST、多个存储器单元MC1、MC2、……、MC8以及地选择晶体管GST。图7示出多个NAND存储器串NS11至NS33中的每个包括八个存储器单元MC1、MC2、……、和MC8，但是包括在多个NAND存储器串NS11至NS33中的每个中的存储器单元的数量不限于此。
串选择晶体管SST可连接到对应的串选择线SSL1、SSL2或SSL3。多个存储器单元MC1、MC2、……、和MC8可分别连接到对应的栅极线GTL1、GTL2、……、和GTL8。栅极线GTL1、GTL2、……、和GTL8可对应于字线，并且栅极线GTL1、GTL2、……、和GTL8中的一些可对应于虚设字线。地选择晶体管GST可连接到对应的地选择线GSL1、GSL2或GSL3。串选择晶体管SST可连接到对应的位线BL1、BL2或BL3，地选择晶体管GST可连接到共源极线CSL。
相同高度处的存储器单元可共同连接到字线(例如，GTL1)，并且地选择线GSL1、GSL2和GSL3与串选择线SSL1、SSL2和SSL3可被分开。尽管图7示出存储器块BLKi连接到八条栅极线GTL1、GTL2、……、和GTL8以及三条位线BL1、BL2和BL3，但是连接到存储器块BLKi的线的数量和类型不限于此。
图8是示出根据公开的一些示例实施例的存储器系统的操作的顺序图。图9至图14是示出根据公开的一些示例实施例的存储器系统的操作的示图。
参照图8，主机装置(例如，主机)100将用于执行EOM操作的请求命令发送到存储器装置(例如，装置)200(S110)。
在一些示例实施例中，请求命令可以以符合JEDEC UFS标准的图9的写入缓冲器命令的形式来实现。图9是示出写入缓冲器命令的命令描述符块(CDB)的示图，图10是示出写入缓冲器命令的“模式”字段设置值的描述的示图。在附图中，MSB可表示最高有效位，LSB可表示最低有效位。
具体地，参照图1、图9和图10，主机装置100的UFS主机控制器110可通过将写入缓冲器命令的“模式”字段设置为1F(例如，1Fh，h表示十六进制数)来请求存储器装置200的UFS装置控制器210执行EOM操作。接收写入缓冲器命令的UFS装置控制器210可准备EOM操作。
在一些示例实施例中，当UFS主机控制器110和UFS装置控制器210由特定固件控制时，UFS主机控制器110的操作和UFS装置控制器210的操作可被执行，但是示例实施例不限于此。
图10示出在写入缓冲器命令中的“模式”字段的设置值是1F时请求EOM操作的示例实施例，但是示例实施例不限于示出的示例。在一个实施例中，用于请求EOM操作的“模式”字段的设置值可被改变为在标准规范中被设置为“保留”的其它设置值(诸如，1D(例如，1Dh)和1E(例如，1Eh))。
参照图1和图9，UFS主机控制器110可使用写入缓冲器命令的“参数列表长度”字段来将之后将描述的EOM数据的大小发送到UFS装置控制器210。
随后，参照图8，存储器装置200将对写入缓冲器命令的响应发送到主机装置100(S120)。
在一些示例实施例中，响应可包括关于可由存储器装置200以一个单位接收的数据量的信息。换句话说，当存储器装置200将k(k为自然数)个字节发送到主机装置100作为响应时，主机装置100可此后以k个字节为单位将数据(例如，将被用于执行EOM操作的数据)发送到存储器装置200。
随后，参照图8，主机装置100将生成的EOM数据发送到存储器装置200(S130)，并且存储器装置200将对EOM数据的接收的响应发送到主机装置100(S140)。
在一个示例实施例中，主机装置100可生成将被用于将在存储器装置200中执行的EOM操作的EOM数据。
EOM数据可在主机装置100将用于执行EOM操作的请求命令发送到存储器装置200(S110)之前或者在主机装置100从存储器装置200接收对写入缓冲器命令的响应之后(S120)被生成。
此外，在一些示例实施例中，EOM数据可在主机装置100将用于执行EOM操作的请求命令发送到存储器装置200(S110)时的时间点与主机装置100从存储器装置200接收对写入缓冲器命令的响应(S120)时的时间点之间的时间点被生成。主机装置100生成将被用于由存储器装置200执行的EOM操作中的EOM数据的时序可被不受限制地改变。
在一些示例实施例中，由主机装置100生成的EOM数据可包括用于执行EOM操作的参数和用于执行EOM操作的模式数据(pattern data)。
在一些示例实施例中，用于执行EOM操作的参数可包括由存储器装置200的EOM251a使用以执行上面参照图3和图4描述的操作的偏移值dX和dY。例如，用于执行EOM操作的参数可包括时间偏移值、相位偏移值、电压偏移值和相位分辨率信息中的至少一个。
偏移值dX可包括时间偏移值、相位偏移值等，偏移值dY可包括电压偏移值等，但是示例实施例不限于此。
此外，用于执行EOM操作的参数可包括相位分辨率信息。相位分辨率信息可由存储器装置200使用以从主机装置100接收模式数据。
在一些示例实施例中，用于执行EOM操作的模式数据可以是由存储器装置200的EOM 251a使用以执行上面参照图3和图4描述的操作并由主机装置100提供的信号S。
在一些示例实施例中，主机装置100可生成多条模式数据。多条模式数据可通过使用许多位序列的组合而被生成，并且执行EOM操作的一致结果可基于数据模式而被生成。
这样的模式数据的示例可以是伪随机二进制序列(PRBS)数据、兼容随机测试模式(CRPAT)数据、兼容抖动容差模式(CJTPAT)数据等，但是示例实施例不限于此。
图11是示出根据一些示例实施例的由主机装置100发送到存储器装置200的EOM数据的结构的示图。
参照图11，EOM数据可包括EOM数据头EDH和EOM数据模式EDP。
EOM数据头EDH可包括用于执行EOM操作的参数。例如，“相位选择”字段可包括将被发送到存储器装置200的偏移值或相位偏移值，“参考电压控制(VREF CONTROL)”字段可包括将被发送到存储器装置200的电压偏移值。
换句话说，时间偏移值或相位偏移值可通过“相位选择”字段从主机装置100被提供给存储器装置200，时间偏移值或相位偏移值由存储器装置200使用以执行上面参照图3和图4描述的EOM操作。此外，电压偏移值可通过“VREF CONTROL”字段从主机装置100被提供给存储器装置200，电压偏移值由存储器装置200使用以执行上面参照图3和图4描述的EOM操作。
存储器装置200咨询(consult)以从主机装置100接收模式数据的相位分辨率信息(或齿轮信息(gear information))可通过“相位分辨率”字段从主机装置100被提供给存储器装置200。
在EOM操作期间由存储器装置200执行的采样的数量可通过“采样的数量”字段从主机装置100被提供给存储器装置200。
此外，将由存储器装置200从主机装置100接收的模式数据的大小可通过“EOM数据长度”字段从主机装置100被提供给存储器装置200。
尽管图11示出具有12字节的EOM数据头EDH的示例，但是示例实施例不限于此，并且EOM数据头EDH的大小可被改变而不受限制。
EOM数据模式EDP可包括用于执行EOM操作的模式数据。如图11中所示，EOM数据模式EDP可包括多条模式数据。在一些示例实施例中，图11中示出的N可以是大于12的自然数。
参照图12，EOM数据头EDH和EOM数据模式EDP可通过多次而从主机装置100发送到存储器装置200。在这种情况下，当主机装置100确定将EOM数据头EDH和EOM数据模式EDP发送到存储器装置200的方法时，可接收数据量信息(或关于以一个单位可接收的数据量的信息)可被考虑，可接收数据量信息可被包括在图8的操作S120中从存储器装置200发送到主机装置100的响应中。
例如，当包括在图8的操作S120中从存储器装置200发送到主机装置100的响应中的可接收数据量信息是12字节时，主机装置100可以以图12中示出的方式将EOM数据头EDH和EOM数据模式EDP发送到存储器装置200。
具体地，主机装置100首先将具有12字节的大小的EOM数据头EDH发送到存储器装置200(S130a)。然后，存储器装置200向主机装置100确认EOM数据头EDH已被接收(S140a)。
随后，主机装置100将具有12字节的大小的EOM数据模式EDP中的一个(例如，EOM数据模式EDP1)发送到存储器装置200(S130b)。然后，存储器装置200向主机装置100确认EOM数据模式EDP1已被接收(S140b)。主机装置100将具有12字节的大小的EOM数据模式EDP中的随后的一个(例如，EOM数据模式EDP2)发送到存储器装置200(S130c)。然后，存储器装置200向主机装置100确认EOM数据模式EDP2已被接收(S140c)。通过重复上面的操作，图11中示出的所有EOM数据模式可从主机装置100被提供给存储器装置200。
从主机装置100发送到存储器装置200的EOM数据的结构不限于图11中示出的示例。
图13是示出根据一些其它示例实施例的由主机装置100发送到存储器装置200的EOM数据的结构的示图。
参照图13，EOM数据可包括EOM数据头EDH和EOM数据模式EDP。
EOM数据头EDH可包括用于执行EOM操作的参数。
例如，“时序偏移”字段和“时序步长”字段可包括将被发送到存储器装置200的时间偏移值或相位偏移值，并且“电压偏移”字段和“电压步长”字段可包括将被发送到存储器装置200的电压偏移值。
换句话说，由存储器装置200使用以执行上面参照图3和图4描述的EOM操作的时间偏移值和/或相位偏移值可通过“时序偏移”字段和/或“时序步骤”字段从主机装置100被提供给存储器装置200。此外，由存储器装置200使用以执行上面参照图3和图4描述的EOM操作的电压偏移值可通过“电压偏移”字段和/或“电压步长”字段从主机装置100被提供给存储器装置200。
换句话说，在一个示例实施例中，图3和图4中示出的偏移值dX和偏移值dY可不被显示为如图11的示例实施例中所示的一个值，而可代替地被显示在参考值(例如，参考相位或参考电压)和相对于参考值的偏移值(例如，偏移相位值或偏移电压值)的两个字段中。
在EOM操作期间由存储器装置200执行的采样的数量可通过“采样的数量”字段从主机装置100被提供给存储器装置200。
此外，将由存储器装置200从主机装置100接收的模式数据的大小可通过“总数据长度”字段从主机装置100被提供给存储器装置200。
返回参照图8，接收EOM数据的存储器装置200执行EOM操作(S150)。
在一些示例实施例中，当EOM数据模式(例如，图12的EDP)在EOM数据头(例如，图12的EDH)被接收之后被接收时，EOM操作可被执行。然而，示例实施例不限于此，并且EOM操作可在所有EOM数据模式(例如，图12的EDP)被接收之后被执行。
参照图1至图4，每当一条模式数据从主机装置100被接收时，EOM 251a可执行上面参照图3和图4描述的操作。换句话说，EOM 251a可针对每条接收的模式数据输出错误计数信号EC和采样计数信号SC。
采样计数信号SC可用于确定从主机装置100提供给存储器装置200的“采样的数量”字段中的采样的数量是否等于由存储器装置200执行的采样的数量。
错误计数信号EC可用于计算与通过“相位选择”字段提供的相位偏移值和通过关于从主机装置100接收的所有模式数据的“VREF CONTROL”字段提供的电压偏移值对应的错误计数值。
例如，主机装置100可发送100条模式数据用于存储器装置200执行EOM操作，并且EOM 251a可在100条模式数据被接收之后输出30个错误计数信号EC。在这种情况下，由EOM操作导致的错误计数值可以是30。错误计数值可用于计算错误率(在这个示例中为30％)。
返回参照图8，已执行EOM操作的存储器装置200将包括执行EOM操作的结果的响应信号发送到主机装置100(S160)。
在这种情况下，响应信号可包括关于EOM操作是否已被成功执行的信息和与相位偏移值和电压偏移值对应的错误计数值中的至少一个。
例如，当从主机装置100提供给存储器装置200的“采样的数量”字段中的采样的数量与由存储器装置200的EOM 251a输出的采样计数信号SC的值相等时，存储器装置200可确定EOM操作已被完全执行，并且将完成信息发送到主机装置100。
另一方面，当从主机装置100提供给存储器装置200的“采样的数量”字段中的采样的数量与由存储器装置200的EOM 251a输出的采样计数信号SC的值不同时，存储器装置200可确定EOM操作尚未被完全执行，并且将故障信息发送到主机装置100。
在一些示例实施例中，关于EOM操作是否已经成功执行的信息可通过例如图14中示出的“响应”字段(例如，响应UFS协议信息单元(响应UPIU))被提供给主机装置100，但是示例实施例不限于此。此外，在图14中，LUN可表示逻辑单元号，E2ECRC可表示端到端循环冗余校验。
此外，在一些示例实施例中，上述错误计数值可通过例如图14中示出的四个感测数据字段Sense Data[0]、Sense Data[1]、Sense Data[2]和Sense Data[3]被提供给主机装置100，但是示例实施例不限于此。
以这种方式生成的EOM操作的结果可被咨询，并且用于改变主机装置100的信号驱动特性或存储器装置200的信号接收特性。
根据示例实施例的上述存储器系统不需要外部装置来检测在主机装置100与存储器装置200之间发送和接收的信号的质量特性。此外，EOM操作被执行所通过的信号线与主机装置100和存储器装置200实际发送和接收信号所通过的信号线相同。因此，可容易地执行可靠的EOM操作。
图15是示出根据公开的一些其它示例实施例的存储器系统的操作的顺序图。
下面将省略与上述实施例重叠的描述，并且将主要描述差异。
参照图15，主机装置100将用于执行EOM操作的请求命令发送到存储器装置200(S200)。然后，存储器装置200将对写入缓冲器命令的响应发送到主机装置100(S210)。
随后，存储器装置200将用于执行EOM操作的模式数据发送到主机装置100(S220)。
参照图1，在一些示例实施例中，用于执行EOM操作的模式数据可被存储在存储器装置200的非易失性存储设备220中，并且被发送到主机装置100，但示例实施例不限于此。
在一个示例实施例中，不同于上面参照图8描述的示例实施例，主机装置100不生成用于执行EOM操作的模式数据，并且存储在存储器装置200中的模式数据用于执行EOM操作。
随后，主机装置100将包括用于执行EOM操作的参数和从存储器装置200接收的模式数据的EOM数据发送到存储器装置200(S230)。然后，存储器装置200将对EOM数据的接收的响应发送到主机装置100(S240)。接收EOM数据的存储器装置200执行EOM操作(S250)，并且已执行EOM操作的存储器装置200将包括执行EOM操作的结果的响应信号发送到主机装置100(S260)。
图16是示出根据公开的又一些其它示例实施例的存储器系统的操作的流程图。
参照图16，设置初始偏移值(S300)。
例如，参照图1和图11，主机装置100可设置将被包括在EOM数据头EDH中的偏移值(例如，将被包括在“相位选择”字段中的值和/或将被包括在“VREF CONTROL”字段中的值)。
随后，针对设置的偏移值执行EOM操作(例如，使用偏移值执行EOM)(S310)。然后，识别EOM结果(S320)。
例如，主机装置100和存储器装置200可通过上面参照图8或图15描述的操作执行EOM操作，并且识别结果。
当未针对所有偏移值执行EOM操作时(S330中的“否”)，改变偏移值(S340)。然后，执行EOM操作(S310)，并且识别结果(S320)。换句话说，可针对足够数量的偏移值执行EOM操作以检测在主机装置100与存储器装置200之间发送和接收的信号的质量特性。
当已经针对所有偏移值执行EOM操作时(S330中的“是”)，基于EOM结果设置用于主机装置100和存储器装置200的发送端和接收端的参数(S350)。
例如，主机装置100可基于EOM结果设置与信号驱动或接收有关的参数，并且存储器装置200也可设置与信号驱动或接收有关的参数。然而，示例实施例不限于此。
虽然已经参照公开的示例实施例描述了公开，但是对于本领域普通技术人员将清楚的是，在不脱离如所附权利要求中阐述的公开的精神和范围的情况下，可对其进行各种改变和修改。

Claims (20)

1.一种操作主机装置的方法，所述方法包括：
由主机装置将用于执行眼图张开度监视器EOM操作的请求命令发送到存储器装置；
由主机装置将用于执行EOM操作的参数发送到存储器装置；
由主机装置将用于执行EOM操作的模式数据发送到存储器装置；以及
由主机装置从存储器装置接收第一响应信号，第一响应信号包括基于所述参数和模式数据执行的EOM操作的结果。
2.根据权利要求1所述的方法，其中，用于执行EOM操作的请求命令包括写入缓冲器命令。
3.根据权利要求2所述的方法，其中，写入缓冲器命令的“模式”字段被设置为1F。
4.根据权利要求1所述的方法，还包括：由主机装置响应于用于执行EOM操作的请求命令而从存储器装置接收第二响应信号，
其中，第二响应信号包括关于在存储器装置处能够以一个单位接收的数据量的信息，并且
所述参数和模式数据基于关于在存储器装置处能够以一个单位接收的数据量的信息被发送到存储器装置。
5.根据权利要求1至权利要求4中的任一项所述的方法，其中，所述参数包括时间偏移值、相位偏移值、电压偏移值和相位分辨率信息中的至少一个。
6.根据权利要求5所述的方法，其中，第一响应信号包括关于EOM操作是否已被成功执行的信息和根据EOM操作获得的错误计数值中的至少一个。
7.根据权利要求1至权利要求4中的任一项所述的方法，还包括：由主机装置生成用于执行EOM操作的模式数据。
8.根据权利要求1至权利要求4中的任一项所述的方法，还包括：在发送模式数据之前，
由主机装置从存储器装置接收用于执行EOM操作的模式数据。
9.一种操作存储器装置的方法，所述方法包括：
由存储器装置从主机装置接收用于执行眼图张开度监视器EOM操作的请求命令；
由存储器装置从主机装置接收用于执行EOM操作的参数；
由存储器装置从主机装置接收用于执行EOM操作的模式数据；以及
由存储器装置基于所述参数和模式数据执行EOM操作，并且将包括执行EOM操作的结果的第一响应信号发送到主机装置。
10.根据权利要求9所述的方法，其中，用于执行EOM操作的请求命令包括写入缓冲器命令。
11.根据权利要求10所述的方法，其中，写入缓冲器命令的“模式”字段被设置为1F。
12.根据权利要求9所述的方法，还包括：由存储器装置响应于用于执行EOM操作的请求命令而将第二响应信号发送到主机装置，
其中，第二响应信号包括关于从主机装置能够以一个单位接收的数据量的信息，并且
所述参数和模式数据基于关于从主机装置能够以一个单位接收的数据量的信息从主机装置被接收。
13.根据权利要求9至权利要求12中的任一项所述的方法，其中，所述参数包括时间偏移值、相位偏移值、电压偏移值和相位分辨率信息中的至少一个。
14.根据权利要求13所述的方法，其中，第一响应信号包括关于EOM操作是否已被成功执行的信息和根据EOM操作获得的错误计数值中的至少一个。
15.根据权利要求9至权利要求12中的任一项所述的方法，其中，模式数据在主机装置中被生成，并且由存储器装置接收。
16.根据权利要求9至权利要求12中的任一项所述的方法，还包括：在接收模式数据之前，
由存储器装置将模式数据发送到主机装置。
17.一种存储器系统，包括：
主机装置，包括主机控制器；以及
存储器装置，包括装置控制器和眼图张开度监视器EOM，
其中，主机控制器被配置为：将用于执行EOM操作的请求命令发送到存储器装置，将用于执行EOM操作的参数发送到存储器装置，将用于执行EOM操作的模式数据发送到存储器装置，并且从存储器装置接收第一响应信号，第一响应信号包括基于所述参数和模式数据执行的EOM操作的结果。
18.根据权利要求17所述的存储器系统，其中，EOM被包括在存储器装置的通用闪存存储互连层中。
19.根据权利要求18所述的存储器系统，其中，通用闪存存储互连层还包括特殊功能寄存器SFR，并且
所述参数和模式数据被存储在SFR中。
20.根据权利要求17至权利要求19中的任一项所述的存储器系统，其中，用于执行EOM操作的请求命令包括写入缓冲器命令，写入缓冲器命令的“模式”字段被设置为1F。
CN202111286678.7A 2020-11-23 2021-11-02 操作主机装置和存储器装置的方法以及存储器系统 Pending CN114530190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0157332 2020-11-23
KR1020200157332A KR20220070613A (ko) 2020-11-23 2020-11-23 호스트 장치, 메모리 장치의 구동 방법 및 메모리 시스템

Publications (1)

Publication Number Publication Date
CN114530190A true CN114530190A (zh) 2022-05-24

Family

ID=78179269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111286678.7A Pending CN114530190A (zh) 2020-11-23 2021-11-02 操作主机装置和存储器装置的方法以及存储器系统

Country Status (4)

Country Link
US (1) US11699469B2 (zh)
EP (1) EP4002374A1 (zh)
KR (1) KR20220070613A (zh)
CN (1) CN114530190A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144093A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 메모리 장치 및 메모리 장치와 호스트 장치의 구동 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475210A (en) 1982-02-26 1984-10-02 International Telephone And Telegraph Corporation Data eye monitor
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8990491B1 (en) 2013-06-04 2015-03-24 Inphi Corporation Eye scan for asymmetric shaped communication signal
KR102275636B1 (ko) 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
TWI558150B (zh) 2015-07-28 2016-11-11 群聯電子股份有限公司 眼寬偵測器、記憶體儲存裝置及資料訊號的眼寬偵測方法
US10083736B1 (en) 2016-06-23 2018-09-25 Apple Inc. Adaptive calibration scheduling for a memory subsystem based on calibrations of delay applied to data strobe and calibration of reference voltage
US10969960B2 (en) 2016-09-01 2021-04-06 Samsung Electronics Co., Ltd. Storage device and host for the same
KR102353027B1 (ko) 2017-07-03 2022-01-20 삼성전자주식회사 스토리지 장치의 데이터 트레이닝 방법
KR102395190B1 (ko) * 2017-07-31 2022-05-06 삼성전자주식회사 호스트와 인터페이스를 수행하는 스토리지 장치, 호스트 및 스토리지 장치의 동작방법
US10313068B1 (en) 2018-04-24 2019-06-04 Qualcomm Incorporated Signal monitoring and measurement for a multi-wire, multi-phase interface
TWI659359B (zh) 2018-04-27 2019-05-11 慧榮科技股份有限公司 控制儲存裝置之方法
US10891078B2 (en) 2018-06-22 2021-01-12 Western Digital Technologies, Inc. Storage device with a callback response

Also Published As

Publication number Publication date
KR20220070613A (ko) 2022-05-31
US11699469B2 (en) 2023-07-11
EP4002374A1 (en) 2022-05-25
US20220165314A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
CN101430934B (zh) 与非闪存设备及其编程方法
US8743632B2 (en) Nonvolatile memory device, operating method thereof, and data storage device having the same
KR20190029056A (ko) 불휘발성 메모리 장치의 동작 방법 및 메모리 컨트롤러의 동작 방법
KR102566994B1 (ko) 멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템
US20220391141A1 (en) Method of operating host device and memory device, and memory system comprising the host device and memory device
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN113223593B (zh) 存储单元的读取电压优化方法、3d存储器的控制器及其操作方法
KR20190016633A (ko) 메모리 장치 및 이의 동작 방법
EP3985517B1 (en) Memory device, host device and memory system comprising the memory device and host device
CN109697995B (zh) 半导体存储器装置及其操作方法
CN114530190A (zh) 操作主机装置和存储器装置的方法以及存储器系统
CN114333954A (zh) 存储器设备及其操作方法
KR20210055376A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN116230033A (zh) 存储设备
CN114675781A (zh) 存储控制器和包括该存储控制器的存储系统
EP4080513A1 (en) Memory device and operating method of the memory device and host device
US11870570B2 (en) Signal receiving device including sampler, voting circuit, and eye open monitor circuit
US11797210B2 (en) Method of operating memory device and host device, and memory system including partitioning purge region responsive to purge information
US11894079B2 (en) Memory controller, memory system with improved threshold voltage distribution characteristics, and operation method
KR102345067B1 (ko) 스토리지 장치 및 스토리지 컨트롤러의 구동 방법
US20230195332A1 (en) Storage devices, methods of operating storage devices, and methods of operating host devices
KR20220035814A (ko) 메모리 장치, 호스트 장치의 구동 방법 및 메모리 시스템
KR20220139081A (ko) 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법
CN116088749A (zh) 存储装置及其操作方法
CN114822636A (zh) 半导体存储器设备和操作半导体存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination