CN107769806B - 高速串行通信中基于二维非对称可变模板的片上眼图监测电路 - Google Patents

高速串行通信中基于二维非对称可变模板的片上眼图监测电路 Download PDF

Info

Publication number
CN107769806B
CN107769806B CN201710964551.3A CN201710964551A CN107769806B CN 107769806 B CN107769806 B CN 107769806B CN 201710964551 A CN201710964551 A CN 201710964551A CN 107769806 B CN107769806 B CN 107769806B
Authority
CN
China
Prior art keywords
module
road
eye
logic
way
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710964551.3A
Other languages
English (en)
Other versions
CN107769806A (zh
Inventor
王自强
栾文焕
袁帅
张春
王志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201710964551.3A priority Critical patent/CN107769806B/zh
Publication of CN107769806A publication Critical patent/CN107769806A/zh
Application granted granted Critical
Publication of CN107769806B publication Critical patent/CN107769806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及高速串行通信中基于二维非对称可变模板的片上眼图监测，属于集成电路设计技术领域。本发明提出的EOM通过两路DAC可调节纵轴的参考电压，通过两路PI可调节横轴的采样时钟，实现非对称的参照模板，从而形成最终非对称的眼图，更接近实际眼图的测量情况。同时，可设置模板数目的增加也提高了最终形成眼图的精度。电路的电压比较和采样电路部分采用CML电路，逻辑运算和分频均采用CMOS电路，实现了较低功耗的目的。

Description

高速串行通信中基于二维非对称可变模板的片上眼图监测 电路
技术领域
本发明属于集成电路设计技术领域，涉及高速串行通信中基于二维非对称可变模板、和接收机主电路一起集成在芯片上的眼图监测电路。
背景技术
眼图是高速串行通信物理层测试中的重要性能指标之一，是分析高速链路信号完整性的核心。通常利用眼高和眼宽来衡量眼图的好坏，眼图在竖直和水平方向上张开的程度越大，说明信号的质量越好。
在有线通信系统中，高速串行数据在信道中传输会受到信道对信号高频分量衰减、信道阻抗不连续造成的信号反射等影响，从而使接收到的信号质量下降，误码率(BitError Rate,BER)上升。
接收机中的均衡器可以用来补偿信道的衰减，但是它需要一个测量信号质量的反馈机制，从而调节均衡系数。片上眼图监测(Eye-Opening Monitor,EOM)电路可以在芯片上实时监测信号质量，如图1，接收机接收到的数据送入均衡器中进行恢复，时钟恢复电路提供与数据对齐的时钟，片上眼图监测电路输出一表征误码率的频率值。片上眼图监测电路模块的输出方波的输出频率表征误码率，外部软件可以画出仿真结果得到的眼图，利用眼图判断信号的质量，从而为均衡器调节均衡系数提供依据。
常用EOM的实现方式如图2所示。其中，黑色部分为“切割”成1UI时间间隔的输入数据叠加而得到的实际眼图，矩形(1)(2)为所设定的模板。一般给定模板的高度即参考电压VH和VL，通过调节两路采样时钟tearly和tlate的边沿位置来确定模板的宽度。通常情况下，取左右对称的采样时钟tearly和tlate。若数据出现在给定的较大模板内时，说明有误码出现，如图2的矩形模板(2)所示；若数据出现在给定的较小模板内，说明没有误码，如图2的矩形模板(1)所示。
对于传统的EOM实现方式，所设置的矩形模板中，参考电压和采样时钟是关于中心对称的，而实际数据所产生的眼图一般是非对称的，对称的矩形模板叠加出来的波形图与实际眼图存在一定的误差。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种高速串行通信中基于二维非对称可变模板的片上眼图监测电路，矩形模板中，纵轴的参考电压VH和VL在共模电压基础上向下、向上变化不同的增量，同时，在保持参考电压VH和VL不变的情况下，横轴的两相采样时钟首先移到1UI的中间，将采样时钟分别向左、向右变化，使其可以产生横轴和纵轴都不对称的模板，给定数据时，不同的矩形模板对应其相应的误码率，将相同误码率的矩形模板叠加后可以得到最终的眼图波形。
为了实现上述目的，本发明采用的技术方案是：
一种高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，包括：
用于产生纵向的两个非对称的参考电压VH和VL的两路相互独立的参考电压产生电路；
用于产生两个非对称的用以定义模板的横向宽度的采样时钟tearly和tlate的两路独立的相位插值器；
通过所述两路参考电压产生电路调节纵轴的参考电压，通过所述两路相位插值器调节横轴的采样时钟，实现非对称的参照模板，从而形成最终非对称的眼图。
所述VH＝Vcm+mΔV，VL＝Vcm-nΔV，其中Vcm为共模电平，且1≤m、n≤8，m、n可为不同整数，ΔV为参考电压可变的最小增量。
所述参考电压产生电路为数模转换器。
所述两路参考电压产生电路采用相同的控制信号，VH和VL同输入的差分数据VP、VN共同分别输入两路比较器模块，第一路比较器模块的输出分为四路，分别输入至一路采样触发模块中，其中第一路、第二路采样触发模块的采样时钟为tearly，第三路、第四路采样触发模块的采样时钟为tlate，第一路、第二路采样触发模块的输出分别连接第一路、第二路电平转换模块，第三路、第四路采样触发模块的输出分别连接第三路、第四路电平转换模块，第一路、第二路电平转换模块的输出分别连接第一路、第二路逻辑异或模块，第三路、第四路电平转换模块的输出分别连接第三路、第四路逻辑异或模块；第二路比较器模块的输出电路与第一路比较器模块完全相同；第一路、第三路逻辑异或模块的输出连接第一路逻辑或模块，第二路、第四路逻辑异或模块的输出连接第二路逻辑或模块，第一路逻辑或模块和第二路逻辑或模块的输出分别经一路分频模块后连接第三路逻辑或模块，第三路逻辑或模块的输出经一路分频模块后得到输出的频率值。
所述相位插值器采用全速率时钟。
所述比较器模块和采样触发模块采用CML电路，所述逻辑异或模块、逻辑或模块和分频模块采用CMOS电路，实现了较低功耗的目的。
参考电压VH、VL和差分的数据Vp、Vn送入比较器模块进行比较，比较结果分别利用时钟tearly进行采样，采样结果进行异或逻辑操作，只要有数据落在模板的VH和VL中间就说明有误码，同时，比较结果也分别利用另一相时钟tlate的边沿进行采样并进行逻辑异或运算，将两路运算结果进行或逻辑操作，并送入分频器进行分频，最终输出该参照模板下的频率值，对应不同的误码率。导出多个矩形模板下对应的频率值，将相近频率值对应的模板进行叠加，即得到最终的眼图。
与现有技术相比，本发明的有益效果是提出的眼图监测模板在横轴和纵轴方向上均可进行非对称的调节，最终可以形成横轴和纵轴均非对称的眼图，更接近实际测量的眼图情况，同时，相较于传统的EOM实现方式，可变的纵轴和横轴的步数较多，可设置的模板数目增加也提高了最终形成眼图的精度。
附图说明
图1是EOM的应用场合。
图2是常规的EOM矩形模板的实现方式。
图3是本发明的EOM矩形模板的实现方式。
图4是本发明的EOM的采样时钟的控制方式。
图5是本发明的EOM电路框架图。
具体实施方式
下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
矩形模板的实现方式如图3所示。矩形模板中，纵轴的参考电压VH和VL在共模电压基础上向下、向上变化不同的增量，同时，在保持参考电压VH和VL不变的情况下，横轴的两相采样时钟首先移到1UI的中间，将采样时钟分别向左、向右变化，使其可以产生横轴和纵轴都不对称的模板。给定数据时，不同的矩形模板对应其相应的误码率，将相同误码率的矩形模板叠加后可以得到最终的眼图波形。
本发明提出的片上眼图监测电路是利用两路相互独立的数模转换器(DigitaltoAnalog Converter,DAC)产生纵向的两个非对称的参考电压VH＝Vcm+mΔV，VL＝Vcm-nΔV，其中Vcm为共模电平，且1≤m,n≤8。同时，利用两路独立的相位插值器(Phase Interpolator,PI)产生两个非对称的采样时钟tearly和tlate以定义模板的横向宽度。确定一组参考电压VH和VL后，两相采样时钟tearly和tlate从中间位置分别向左、向右移动，分别可以移动15步，两相采样时钟在第16步时重新移到中间位置，VH和VL同时变换成下一组电压值，直至所有可设置的参考电压组合全部遍历一遍。其中，采样时钟的相移变化如图4所示，具体控制如下：在给定纵轴高度时，先保持tearly,n(0≤n≤15)不变，tlate,n向右移动一步变为tlate,n+1(图4中模板(2))，随后tlate,n+1保持不变，tearly,n向左移动一步变为tearly,n+1(图4中模板(3))，直到tearly,n和tlate,n移到边缘，重新开始新一轮的移相。
本发明提出的基于二维非对称可变模板的片上眼图监测电路原理图如图5所示。其中，DAC为参考电压产生电路，CMP为比较器模块，DFF为采样触发模块，CML to CMOS为电平转换模块，XOR为逻辑异或模块，OR为逻辑或模块，DIV为分频模块，Vcontrol为DAC的控制信号，Clock为全速率时钟，Vp、Vn为输入的差分数据，VH、VL为参考电压，tearly和tlate为采样时钟，error为输出的频率值。
具体的工作原理如下：参考电压VH、VL和差分的数据Vp、Vn送入比较器CMP进行比较，比较结果分别利用时钟tearly进行采样，采样结果进行异或逻辑操作，只要有数据落在模板的VH和VL中间就说明有误码。同理，比较结果也分别利用另一相时钟tlate的边沿进行采样并进行逻辑异或运算。将两路运算结果进行或逻辑操作，并送入分频器进行分频，最终输出该参照模板下的频率值，对应不同的误码率。导出多个矩形模板下对应的频率值，将相近频率值对应的模板进行叠加，即可得到最终的眼图。此外，电路的电压比较和采样电路部分采用CML电路，逻辑运算和分频部分均采用CMOS电路，实现了较低功耗的目的。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，包括：
用于产生纵向的两个非对称的参考电压VH和VL的两路相互独立的参考电压产生电路；
用于产生两个非对称的用以定义模板的横向宽度的采样时钟tearly和tlate的两路独立的相位插值器；
通过所述两路参考电压产生电路调节纵轴的参考电压，通过所述两路相位插值器调节横轴的采样时钟，实现非对称的参照模板，从而形成最终非对称的眼图。
2.根据权利要求1所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，所述VH＝Vcm+mΔV，VL＝Vcm-nΔV，其中Vcm为共模电平，且1≤m、n≤8，m、n为整数，ΔV为参考电压可变的最小增量。
3.根据权利要求1所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，所述参考电压产生电路为数模转换器。
4.根据权利要求1或3所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，所述两路参考电压产生电路采用相同的控制信号，VH和VL同输入的差分数据VP、VN共同分别输入两路比较器模块，第一路比较器模块的输出分为四路，分别输入至一路采样触发模块中，其中第一路、第二路采样触发模块的采样时钟为tearly，第三路、第四路采样触发模块的采样时钟为tlate，第一路、第二路采样触发模块的输出分别连接第一路、第二路电平转换模块，第三路、第四路采样触发模块的输出分别连接第三路、第四路电平转换模块，第一路、第二路电平转换模块的输出分别连接第一路、第二路逻辑异或模块，第三路、第四路电平转换模块的输出分别连接第三路、第四路逻辑异或模块；第二路比较器模块的输出电路与第一路比较器模块完全相同；第一路、第三路逻辑异或模块的输出连接第一路逻辑或模块，第二路、第四路逻辑异或模块的输出连接第二路逻辑或模块，第一路逻辑或模块和第二路逻辑或模块的输出分别经一路分频模块后连接第三路逻辑或模块，第三路逻辑或模块的输出经一路分频模块后得到输出的频率值。
5.根据权利要求4所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，所述相位插值器采用全速率时钟。
6.根据权利要求4所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，所述比较器模块和采样触发模块采用CML电路，所述逻辑异或模块、逻辑或模块和分频模块采用CMOS电路，实现了较低功耗的目的。
7.根据权利要求4所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，参考电压VH、VL和差分的数据Vp、Vn送入比较器模块进行比较，比较结果分别利用时钟tearly进行采样，采样结果进行异或逻辑操作，只要有数据落在模板的VH和VL中间就说明有误码，同时，比较结果也分别利用另一相时钟tlate的边沿进行采样并进行逻辑异或运算，将两路运算结果进行或逻辑操作，并送入分频器进行分频，最终输出该参照模板下的频率值，对应不同的误码率。
8.根据权利要求7所述高速串行通信中基于二维非对称可变模板的片上眼图监测电路，其特征在于，导出多个矩形模板下对应的频率值，将相近频率值对应的模板进行叠加，即得到最终的眼图。
CN201710964551.3A 2017-10-17 2017-10-17 高速串行通信中基于二维非对称可变模板的片上眼图监测电路 Active CN107769806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710964551.3A CN107769806B (zh) 2017-10-17 2017-10-17 高速串行通信中基于二维非对称可变模板的片上眼图监测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710964551.3A CN107769806B (zh) 2017-10-17 2017-10-17 高速串行通信中基于二维非对称可变模板的片上眼图监测电路

Publications (2)

Publication Number Publication Date
CN107769806A CN107769806A (zh) 2018-03-06
CN107769806B true CN107769806B (zh) 2019-11-22

Family

ID=61268662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710964551.3A Active CN107769806B (zh) 2017-10-17 2017-10-17 高速串行通信中基于二维非对称可变模板的片上眼图监测电路

Country Status (1)

Country Link
CN (1) CN107769806B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114765463A (zh) * 2020-12-30 2022-07-19 晶晨半导体(上海)股份有限公司 接收机和数据传输系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531806A (zh) * 2000-10-03 2004-09-22 ���˹���Ѷ��� 用于光脉冲的眼图掩模
CN102844984A (zh) * 2010-03-11 2012-12-26 阿尔特拉公司 具有精确可调阈值的高速差分比较器电路
CN103125091A (zh) * 2010-09-17 2013-05-29 阿尔特拉公司 接收来自眼图查看器的串行数据信号的位误差率检查器
CN103926471A (zh) * 2014-04-25 2014-07-16 浙江大学 用于高速串行器/解串器的眼开监视器装置及测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783439B2 (en) * 2006-10-13 2010-08-24 International Business Machines Corporation Signal generator device and data eye scan system
KR102275636B1 (ko) * 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
US9674062B1 (en) * 2015-12-17 2017-06-06 International Business Machines Corporation Memory array to generate a data eye diagram

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531806A (zh) * 2000-10-03 2004-09-22 ���˹���Ѷ��� 用于光脉冲的眼图掩模
CN102844984A (zh) * 2010-03-11 2012-12-26 阿尔特拉公司 具有精确可调阈值的高速差分比较器电路
CN103125091A (zh) * 2010-09-17 2013-05-29 阿尔特拉公司 接收来自眼图查看器的串行数据信号的位误差率检查器
CN103926471A (zh) * 2014-04-25 2014-07-16 浙江大学 用于高速串行器/解串器的眼开监视器装置及测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《A 10-Gb/s two-dimensional eye-opening monitor in 0.13-/spl mu/m standard CMOS》;Behnam Analui等;《IEEE Journal of Solid-State Circuits》;20051205;第40卷(第12期);第2689-2699页 *

Also Published As

Publication number Publication date
CN107769806A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
Loh et al. A 3x9 Gb/s shared, all-digital CDR for high-speed, high-density I/O
Fukuda et al. A 12.3-mW 12.5-Gb/s complete transceiver in 65-nm CMOS process
US8744012B1 (en) On-chip eye viewer architecture for highspeed transceivers
US11784782B2 (en) Method for measuring and correcting multi-wire skew
CN104539285B (zh) 数据时钟恢复电路
US10284395B2 (en) Time-based decision feedback equalization
CN109600560A (zh) Cmos图像传感器输出高速串行lvds信号校准方法及装置
US8451883B1 (en) On-chip full eye viewer architecture
CN102129216B (zh) 用于对输入信号重新计时的电路装置和方法
DE102013217830A1 (de) Timing-Kalibrierung für chipinterne Verdrahtung
CN103490775B (zh) 基于双环结构的时钟数据恢复控制器
CN107643674A (zh) 一种基于FPGA进位链的Vernier型TDC电路
CN105353245B (zh) 一种基于zq管脚的dram ddr校准电路及方法
CN114553261A (zh) 用于生成判定反馈均衡补偿误码计数的方法
CN107769806B (zh) 高速串行通信中基于二维非对称可变模板的片上眼图监测电路
CN102435865A (zh) 基于自参考信号的可校准抖动测量电路
CN104702280A (zh) 一种用于时间交织模数转换器的前台自动校准系统
CN113992319A (zh) 接收机用CDR电路、Duo-Binary PAM4接收机及传输系统
Kossel et al. Jitter measurements of high-speed serial links
CN103595522A (zh) 一种双通道数模转换器同步方法
He et al. A CMOS mixed-signal clock and data recovery circuit for OIF CEI-6G+ backplane transceiver
CN104143975B (zh) 一种dll延时链及减小延时锁相环时钟占空比失真的方法
CN102315889B (zh) 一种高速信号测试方法、装置和系统
CN203180865U (zh) 脉冲宽度可调的延时发生电路
Laquai et al. Testing gigabit multilane SerDes interfaces with passive jitter injection filters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant