CN105353245B - 一种基于zq管脚的dram ddr校准电路及方法 - Google Patents
一种基于zq管脚的dram ddr校准电路及方法 Download PDFInfo
- Publication number
- CN105353245B CN105353245B CN201510785176.7A CN201510785176A CN105353245B CN 105353245 B CN105353245 B CN 105353245B CN 201510785176 A CN201510785176 A CN 201510785176A CN 105353245 B CN105353245 B CN 105353245B
- Authority
- CN
- China
- Prior art keywords
- tube group
- pmos tube
- pins
- pmos
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
Abstract
本发明涉及一种基于ZQ管脚的DRAM DDR校准电路及方法,其中电路包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块,参考电压提供电路产生参考电压,PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‑12倍,ZQ管脚判断控制模块包括状态判断模块,PMOS管组位于外部电源VDD与ZQ管脚之间,比较器的负相输入端接参考电平,状态判断模块根据比较结果判断ZQ管脚的使用状态。为了解决现有的判断ZQ管脚使用状态的方法存在误判的技术问题,本发明是在现有的ZQ管脚使用状态校准电路中不用增加任何硬件,没有提供翻倍的面积和功耗去换取更大的对比范围。
Description
技术领域
本发明属于DRAM DDR设计领域,具体涉及一种检测DRAM DDR ZQ管脚使用状态的方法。
背景技术
现在主流的DRAM DDR都引入了ZQ管脚,ZQ管脚连接一个外部电阻,其目的在于给高速DRAM DDR提供精准的外部参考电阻。但是限制于许多系统平台的更新速度慢于DRAM的更新速度,所以往往会出现新代高速DRAM DDR在未更新的老旧的系统平台上使用,存在ZQ管脚在不同代次的系统平台上使用状态不同的情况。例如老旧的系统平台上并没有提供ZQ管脚的定义,那么就会有ZQ管脚浮空的情况。
现有的DRAM DDR内部设计也考虑到了这样的应用场合,因此提供了一些解决方案,比较常用的是DRAM DDR内部提供一个合适的比对范围,当自动比对值超出比对范围的时候就会自动认为ZQ管脚是浮空的,从而将DRAM内电阻设置成默认值。如图1所示,包括PMOS管组、镜像PMOS管组、NMOS管组、选择器、比较器、参考电压提供电路以及输出校准控制器,输出校准控制器输出PMOS使能串,分别控制PMOS管组的连通和阻值大小,PMOS管组的输入端接管脚ZQ,PMOS管组的输出端与选择器连接,PMOS管组的另一端接外部电源VDD,镜像PMOS管组的连接方式与PMOS管组一样,镜像PMOS管组与NMOS管组连接后与选择器的一端连接,选择器的输出端接比较器的正相输入端,选择器的负相输入端接参考电平,比较器的输出端接输出校准控制器,输出校准控制器发出选择信号给选择器控制哪路选通。输出校准控制器根据比较结果判断ZQ的使用状态,当分压电平与参考电平相等时,则认为电阻RZQ存在;若分压电平永远不等于参考电平时,则认为电阻RZQ浮空。具体的校准规程如图2所示。
虽然这种方案在表面能够解决ZQ管脚浮空的问题,但是还存在缺点:判断不精准,DRAM内部提供的比对范围的设置太依赖于工艺、工作电压以及工作温度的变化。现代DRAMDDR需要工作的电压跨度很大,而PMOS管组的阻值受工艺、工作电压以及工作温度的变化也很大。那么当DDR DRAM在极限条件下工作时,很难去兼顾所有条件,从而就会发生误判,导致阻值漂移。如图3所示,其中a为PMOS管组读出值,b为NMOS管组读出值,c为内置ZQ管脚状态位(1为存在,0为不存在)这款产品在较高电压下就会出现误判的情况,误判的参考电阻会导致DRAM的输出状态发生更严重的电阻漂移,从而导致高速DRAM的读出数据发生错误。
基于原有的解决方案,要想优化这样的情况,必须要再次加大DRAM内部的比对范围,使得DRAM不太容易出现超出比对范围的情况,但是代价就是需要提供翻倍的面积和功耗去换取更大的对比范围。
从DDR3这一代起才配置有ZQ管脚,本发明所提到的DRAM DDR是指从DDR3到DDR5。
发明内容
为了解决现有的判断ZQ管脚使用状态的方法存在误判的技术问题,本发明提供一种检测DRAM DDR的ZQ管脚使用状态的电路及方法。
本发明的技术解决方案:
一种DRAM DDR ZQ管脚使用状态的检测电路,包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块,所述参考电压提供电路产生参考电压VDD/2,其特殊之处在于:PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‐12倍,所述ZQ管脚判断控制模块包括状态判断模块,
所述PMOS管组的一端接外部电源VDD,所述PMOS管组的另一端与ZQ管脚连接后与比较器的正相输入端连接,
所述比较器的负相输入端接参考电平,所述比较器的输出端输出比较结果给状态判断模块,所述状态判断模块根据输比较结果判断ZQ管脚的使用状态。
上述PMOS管组包括7个PMOS管。
上述PMOS管组中最小尺寸的PMOS管分成2个。
DRAM DDR ZQ管脚使用状态的检测方法,其特殊之处在于:包括以下步骤:
1】配置PMOS使能信号,使得将PMOS管组配置成极限电阻状态;
2】比较参考电平和分压电平,得到比较结果;
3】根据比较结果,判断ZQ管脚使用状态:
若分压电平小于参考电平VDD/2,则ZQ管脚有效,接有电阻RZQ;
若分压电平大于参考电平VDD/2,则ZQ管脚浮空,未接电阻RZQ。
还包括镜像PMOS管组、NMOS管组以及选择器,所述ZQ管脚判断控制模块还包括使能产生模块,
参考电压提供电路所产生的参考电压等于VDD/2,PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‐12倍,所述镜像PMOS管组与NMOS管组的组成结构与PMOS管组相同,所述PMOS管组的一端接外部电源VDD,所述PMOS管组的另一端接ZQ管脚后与选择器的一个输入端连接;
所述镜像PMOS管组的一端接外部电源VDD,镜像PMOS管组的另一端与NMOS管组的一端连接后与选择器的另一个输入端连接,所述NMOS管组的另一端接地;所述使能产生模块与PMOS管组的控制端连接,所述使能产生模块与镜像PMOS管组的控制端连接,所述使能产生模块与NMOS管组的控制端连接;
所述选择器的输出端接比较器的正相输入端,所述比较器的负相输入端接参考电平,所述比较器的输出端输出比较结果给状态判断模块,
所述状态判断模块用于根据比较结果判断ZQ管脚的使用状态,并将ZQ管脚的使用状态发送给使能产生模块;
所述使能产生模块根据ZQ管脚的使用状态产生PMOS使能信号,并根据PMOS管组的当前阻值产生NMOS使能信号,通过PMOS使能信号调整PMOS管组和镜像PMOS管组的阻值,直到分压电平与参考电平相等,同时根据NMOS使能信号调整NMOS管组的阻值,直到NMOS管组的阻值与镜像PMOS管组的阻值相等。
上述PMOS管组包括7个PMOS管,所述镜像PMOS管组包括7个PMOS管,所述NMOS管组包括7个NMOS管。
上述PMOS管组中最小尺寸的PMOS管分成2个。
DRAM DDR的校准方法,其特殊之处在于,包括以下步骤:
1】配置PMOS使能信号,使得将PMOS管组配置成极限电阻状态;
2】选择PMOS管组通路;
3】比较参考电平和分压电平,得到比较结果;
4】根据比较结果,判断ZQ管脚使用状态:
若分压电平小于参考电平VDD/2,则ZQ管脚有效,接有电阻RZQ,执行步骤5】;
若分压电平大于参考电平VDD/2,则ZQ管脚浮空,未接电阻RZQ,执行步骤6】;
5】根据ZQ管脚使用状态产生PMOS使能信号,反复调整PMOS管组和镜像PMOS管组的电阻,比较分压电平与参考电平的大小,直到分压电平与参考电平相等;执行步骤7】;
6】根据ZQ管脚使用状态产生PMOS使能信号,直接将PMOS管组的阻值调整为PMOS管组中间值;执行步骤7】;
7】切换至NMOS管组通路,产生NMOS使能信号,反复调整NMOS管组的电阻,比较分压电平与参考电平的大小,直到分压电平与参考电平相等,即NMOS管组的电阻与镜像PMOS管组的阻值相等。
本发明所具有的优点如下:
1、几乎零成本实现ZQ管脚的判断:本发明是在现有的ZQ管脚使用状态校准电路中不用增加任何硬件,没有提供翻倍的面积和功耗去换取更大的对比范围。
2、本发明将PMOS管组至于极限电阻状态下,与参考电阻RZQ相差悬殊,DRAM工艺,电压,温度变化达到几乎免疫的程度,大大提高了电路的鲁棒性。
3、本发明利用现有的较小资源,在面对各种工艺条件,工作温度,工作电压下,准确无误地去判断ZQ管脚使用状态,从而避免出现误判的情况。
附图说明
图1为现有的检测ZQ管脚状态的电路示意图;
图2为现有的基于ZQ管脚DRAM DDR校准流程图;
图3为工作在较高电压下时,电阻偏移曲线图;
图4本发明ZQ管脚检测状态的电路示意图;
图5为本发明DRAM DDR校准电路图;
图6为本发明DRAM DDR校准方法示意图。
具体实施方式
实施例1:如图4所示,DRAM DDR ZQ管脚使用状态的检测电路,包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块,参考电压提供电路产生参考电压VDD/2,PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的至少10倍,ZQ管脚判断控制模块包括状态判断模块,PMOS管组的一端接外部电源VDD,PMOS管组的另一端与ZQ管脚连接后与比较器的正相输入端连接,比较器的负相输入端接参考电平,比较器的输出端输出比较结果给状态判断模块,状态判断模块根据输比较结果判断ZQ管脚的使用状态。
一般PMOS管组包括7个PMOS管,将PMOS管组中最小尺寸的PMOS管分成2个。
实施例2:DRAM DDR ZQ管脚使用状态的检测方法,包括以下步骤:
1】配置PMOS使能信号,使得将PMOS管组配置成极限电阻状态;例如配置成极限电阻模式为2kΩ,一般标准RZQ=240Ω;
2】比较参考电平和分压电平,得到比较结果;
3】根据比较结果,判断ZQ管脚使用状态:
若分压电平小于参考电平VDD/2,则ZQ管脚有效,接有电阻RZQ;
若分压电平大于参考电平VDD/2,则ZQ管脚浮空,未接电阻RZQ。
工作原理是用2kΩ与外部的标准RZQ=240Ω进行比较,如果接有ZQ电阻则分压出来的分压电平一定远小于VDD/2,如果没有外接ZQ电阻,则产生不了导电通路,分压电平约为VDD,一定大于VDD/2。
实施例3:如图5所示,DRAM DDR校准电路,包括检测电路,还包括镜像PMOS管组、NMOS管组以及选择器,ZQ管脚判断控制模块还包括使能产生模块,参考电压提供电路所产生的参考电压等于VDD/2,PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的至少10倍,镜像PMOS管组与NMOS管组与PMOS管组相同,PMOS管组的一端接外部电源VDD,PMOS管组的另一端接ZQ管脚后与选择器的一个输入端连接;镜像PMOS管组的一端接外部电源VDD,镜像PMOS管组的另一端与NMOS管组的一端连接后与选择器的另一个输入端连接,NMOS管组的另一端接地;使能产生模块与PMOS管组的控制端连接,使能产生模块与镜像PMOS管组的控制端连接,所述使能产生模块与NMOS管组的控制端连接;选择器的输出端接比较器的正相输入端,比较器的负相输入端接参考电平,比较器的输出端输出比较结果给状态判断模块,状态判断模块用于根据比较结果判断ZQ管脚的使用状态,并将ZQ管脚的使用状态发送给使能产生模块;使能产生模块根据ZQ管脚的使用状态产生PMOS使能信号,并根据PMOS管组的当前阻值产生NMOS使能信号,通过PMOS使能信号调整PMOS管组和镜像PMOS管组的阻值,直到分压电平与参考电平相等,同时根据NMOS使能信号调整NMOS管组的阻值,直到NMOS管组的阻值与镜像PMOS管组的阻值相等。本实施例中PMOS管组包括7个PMOS管,镜像PMOS管组包括7个PMOS管,NMOS管组包括7个NMOS管。PMOS管组中最小尺寸的PMOS管分成2个。
实施例4:DRAM DDR的校准方法,包括以下步骤:
开启Pmos导电通路,同时将该Pmos配置成极限电阻模式~2k欧姆。借用原有电平比较电路进行电平比较。根据比较器的电平比较数值判断ZQ管脚是否存在。(工作原理是用2k欧姆与外部的标准RZQ=240欧姆进行比较,如果接有ZQ电阻则分压出来的分压电平一定远小于VDD/2,如果没有外接ZQ电阻,则产生不了导电通路,分压电平约为VDD,一定大于VDD/2)。
如果ZQ管脚有效,即接有电阻RZQ,则根据ZQ管脚使用状态产生PMOS使能信号,反复调整PMOS管组和镜像PMOS管组的电阻、比较分压电平与参考电平的大小、直到分压电平与参考电平相等;
如果ZQ管脚浮空,即没有连接电阻RZQ,则根据ZQ管脚使用状态产生PMOS使能信号,反复调整PMOS管组和镜像PMOS管组的电阻,直至PMOS管组的阻值为PMOS管组中间值;
无论ZQ管脚是否有效,都根据PMOS管组的当前阻值产生NMOS使能信号,并将通路切换至NMOS管组通路,反复调整NMOS管组的电阻,直到NMOS管组的电阻与镜像PMOS管组的阻值相等。
Claims (8)
1.一种DRAM DDR ZQ管脚使用状态的检测电路,包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块,所述参考电压提供电路产生参考电压VDD/2,其特征在于:PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‐12倍,所述ZQ管脚判断控制模块包括状态判断模块,
所述PMOS管组的一端接外部电源VDD,所述PMOS管组的另一端与ZQ管脚连接后与比较器的正相输入端连接,
所述比较器的负相输入端接参考电平,所述比较器的输出端输出比较结果给状态判断模块,所述状态判断模块根据比较结果判断ZQ管脚的使用状态;
所述ZQ管脚判断控制模块还包括使能产生模块,所述使能产生模块与PMOS管组的控制端连接。
2.根据权利要求1所述的DRAM DDR ZQ管脚使用状态的检测电路,其特征在于:
所述PMOS管组包括7个PMOS管。
3.根据权利要求1或2所述的DRAM DDR ZQ管脚使用状态的检测电路,其特征在于:
所述PMOS管组中最小尺寸的PMOS管分成2个。
4.基于权利要求1‐3之任一所述检测电路的DRAM DDR ZQ管脚使用状态的检测方法,其特征在于:包括以下步骤:
1】配置PMOS使能信号,使得将PMOS管组配置成极限电阻状态;
2】比较参考电平和分压电平,得到比较结果;
3】根据比较结果,判断ZQ管脚使用状态:
若分压电平小于参考电平VDD/2,则ZQ管脚有效,接有电阻RZQ;
若分压电平大于参考电平VDD/2,则ZQ管脚浮空,未接电阻RZQ。
5.基于权利要求1所述的检测电路的DRAM DDR校准电路,包括检测电路,其特征在于:还包括镜像PMOS管组、NMOS管组以及选择器,所述ZQ管脚判断控制模块还包括使能产生模块,
参考电压提供电路所产生的参考电压等于VDD/2,PMOS管组中最小尺寸的PMOS管分成了N个,使得PMOS管组的阻值大于ZQ管脚提供参考电阻RZQ的8‐12倍,所述镜像PMOS管组与NMOS管组的组成结构与PMOS管组相同,所述PMOS管组的一端接外部电源VDD,所述PMOS管组的另一端接ZQ管脚后与选择器的一个输入端连接;
所述镜像PMOS管组的一端接外部电源VDD,镜像PMOS管组的另一端与NMOS管组的一端连接后与选择器的另一个输入端连接,所述NMOS管组的另一端接地;所述使能产生模块与PMOS管组的控制端连接,所述使能产生模块与镜像PMOS管组的控制端连接,所述使能产生模块与NMOS管组的控制端连接;
所述选择器的输出端接比较器的正相输入端,所述比较器的负相输入端接参考电平,所述比较器的输出端输出比较结果给状态判断模块,
所述状态判断模块用于根据比较结果判断ZQ管脚的使用状态,并将ZQ管脚的使用状态发送给使能产生模块;
所述使能产生模块根据ZQ管脚的使用状态产生PMOS使能信号,并根据PMOS管组的当前阻值产生NMOS使能信号,通过PMOS使能信号调整PMOS管组和镜像PMOS管组的阻值,直到分压电平与参考电平相等,同时根据NMOS使能信号调整NMOS管组的阻值,直到NMOS管组的阻值与镜像PMOS管组的阻值相等。
6.根据权利要求5所述的DRAM DDR校准电路,其特征在于:
所述PMOS管组包括7个PMOS管,所述镜像PMOS管组包括7个PMOS管,所述NMOS管组包括7个NMOS管。
7.根据权利要求5或6所述的DRAM DDR校准电路,其特征在于:
所述PMOS管组中最小尺寸的PMOS管分成2个。
8.基于权利要求5‐7之任一所述校准电路的DRAM DDR的校准方法,其特征在于,包括以下步骤:
1】配置PMOS使能信号,使得将PMOS管组配置成极限电阻状态;
2】选择PMOS管组通路;
3】比较参考电平和分压电平,得到比较结果;
4】根据比较结果,判断ZQ管脚使用状态:
若分压电平小于参考电平VDD/2,则ZQ管脚有效,接有电阻RZQ,执行步骤5】;
若分压电平大于参考电平VDD/2,则ZQ管脚浮空,未接电阻RZQ,执行步骤6】;
5】根据ZQ管脚使用状态产生PMOS使能信号,反复调整PMOS管组和镜像PMOS管组的电阻,比较分压电平与参考电平的大小,直到分压电平与参考电平相等;执行步骤7】;
6】根据ZQ管脚使用状态产生PMOS使能信号,直接将PMOS管组的阻值调整为PMOS管组中间值;执行步骤7】;
7】切换至NMOS管组通路,产生NMOS使能信号,反复调整NMOS管组的电阻,比较分压电平与参考电平的大小,直到分压电平与参考电平相等,即NMOS管组的电阻与镜像PMOS管组的阻值相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510785176.7A CN105353245B (zh) | 2015-11-16 | 2015-11-16 | 一种基于zq管脚的dram ddr校准电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510785176.7A CN105353245B (zh) | 2015-11-16 | 2015-11-16 | 一种基于zq管脚的dram ddr校准电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105353245A CN105353245A (zh) | 2016-02-24 |
CN105353245B true CN105353245B (zh) | 2018-05-18 |
Family
ID=55329247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510785176.7A Active CN105353245B (zh) | 2015-11-16 | 2015-11-16 | 一种基于zq管脚的dram ddr校准电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105353245B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170143127A (ko) * | 2016-06-20 | 2017-12-29 | 삼성전자주식회사 | 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법 |
CN106898374B (zh) * | 2017-01-10 | 2020-06-30 | 西安紫光国芯半导体有限公司 | 一种用于dram的带vdd自补偿dll反馈电路系统 |
CN107133407B (zh) * | 2017-05-11 | 2020-07-10 | 成都欧飞凌通讯技术有限公司 | 一种高带宽下提高ddr ram接口带宽的fpga实现方法 |
CN109994146B (zh) * | 2017-12-29 | 2021-03-23 | 长鑫存储技术有限公司 | 半导体存储器件的检测电路及半导体存储器件 |
CN115458022B (zh) * | 2022-09-20 | 2023-12-08 | 珠海妙存科技有限公司 | 一种NANDFlash ZQ校准方法 |
CN115938424B (zh) * | 2023-03-03 | 2023-06-23 | 长鑫存储技术有限公司 | 一种电阻校准电路、电阻校准方法和存储器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4282713B2 (ja) * | 2006-11-28 | 2009-06-24 | エルピーダメモリ株式会社 | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 |
JP5675035B2 (ja) * | 2008-05-22 | 2015-02-25 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | Zqキャリブレーション回路 |
KR100933670B1 (ko) * | 2008-09-05 | 2009-12-23 | 주식회사 하이닉스반도체 | 캘리브래이션 회로 및 집적회로 |
WO2014103735A1 (ja) * | 2012-12-26 | 2014-07-03 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
2015
- 2015-11-16 CN CN201510785176.7A patent/CN105353245B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105353245A (zh) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105353245B (zh) | 一种基于zq管脚的dram ddr校准电路及方法 | |
US8692561B2 (en) | Implementing chip to chip calibration within a TSV stack | |
US8744012B1 (en) | On-chip eye viewer architecture for highspeed transceivers | |
US8451883B1 (en) | On-chip full eye viewer architecture | |
CN104467802B (zh) | 一种应用于高速接口的阻抗校正电路 | |
CN108717401B (zh) | 源同步系统的重新校准 | |
CN107748294A (zh) | 一种端口检测和状态锁存电路 | |
JP2009159256A (ja) | 伝送特性調整装置、回路基板、及び伝送特性調整方法 | |
CN106849620A (zh) | 电压调整方法、控制器和芯片 | |
CN108806759A (zh) | 用于补偿退化的半导体装置及使用其的半导体系统 | |
KR102426069B1 (ko) | 결정 피드백 등화를 갖는 직렬 데이터 수신기 | |
CN106533383A (zh) | 电阻校正方法及其校正系统 | |
US10230370B2 (en) | Data transmission with power supply noise compensation | |
CN102495356B (zh) | 扫描链异步复位寄存器复位端口处理方法 | |
CN104216462B (zh) | 一种基于fpga的大动态高精度可编程延时装置 | |
CN102681450B (zh) | 一种芯片控制方法及设备 | |
CN107851056A (zh) | 车载控制装置、车载集成电路 | |
CN105321577A (zh) | 数据接收芯片 | |
CN105448323A (zh) | 存储器控制电路及相关的存储器控制方法 | |
US9148155B1 (en) | Clock distribution architecture for integrated circuit | |
CN105469817A (zh) | 数据接收芯片 | |
US20100315149A1 (en) | High-speed data compared latch with auto-adjustment of offset | |
CN207457351U (zh) | 一种端口检测和状态锁存电路 | |
CN203191868U (zh) | 自校准电流源系统 | |
CN205911022U (zh) | 一种用于校准模拟集成电路的装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
COR | Change of bibliographic data | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |