CN207457351U - 一种端口检测和状态锁存电路 - Google Patents
一种端口检测和状态锁存电路 Download PDFInfo
- Publication number
- CN207457351U CN207457351U CN201720833319.1U CN201720833319U CN207457351U CN 207457351 U CN207457351 U CN 207457351U CN 201720833319 U CN201720833319 U CN 201720833319U CN 207457351 U CN207457351 U CN 207457351U
- Authority
- CN
- China
- Prior art keywords
- flop
- rest
- circuit
- set flip
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及集成电路技术领域，具体涉及一种端口检测和状态锁存电路，包括外部管脚部分，通过接不同阻抗电阻到地实现多种状态；与所述外部管脚部分连接的管脚阻抗检测部分，通过检测外部管脚的阻抗，形成反映该阻抗的电压，输出给后面的比较选择部分进行比较；与所述比较选择部分连接的逻辑锁存部分，将数字逻辑信号保存住，传输给电路中其他功能模块以实现选择相应的功能或者参数状态的功能；本实用新型采用上述结构，一方面可以通过单一端口实现多种功能或状态的选择；另一方面，该电路启动时的检测技术极大地提高了电路的抗干扰能力，增强了电路系统的稳定性；同时又能不增加芯片正常工作时的功耗。
Description
技术领域
本实用新型涉及集成电路技术领域，具体涉及一种集成电路中端口的检测和状态锁存的方法，用以实现不同功能和状态的选择切换的端口检测和状态锁存电路。
背景技术
在集成电路中，有时需要在一个电路中实现多种功能的切换选择、或者同一功能下不同参数状态的切换选择，而这样的切换选择通常通过功能选择管脚以及相应的状态控制电路实现。在实际应用中，常通过功能选择管脚接电路高、低电平，或者不同的电阻分压等形式来实现。
如图1所示，为目前常见的一种状态选择电路，功能选择管脚A 连接一个施密特触发器，通过A接电路地和接电路高电平VDD就能实现两种不同状态，然后通过信号Yn传输到后面的控制电路，实现最终的功能选择。这种方式结构简单，但一个管脚只能有2种状态(高电平和低电平)，如果需要多种状态就需要增加管脚进行逻辑组合，增加了电路的管脚和控制的复杂度。
图2所示，为图1的另外一种形式，功能选择管脚B内部上拉了电阻R_up到电源VDD，施密特触发器也可以换成反相器，这样功能选择管脚B通过接地和悬空实现两种状态。
图3所示，为另外一种状态选择电路的实现方法，功能选择管脚 C检测外部电阻R1和R2分压而形成的电压VC，比较器将VC和内部基准电压V1～V3进行比较，根据不同的VC电压实现不同的Y状态输出，从而根据分压电阻R1和R2的比例实现多种状态的选择控制。这种方式只要一个端口就可以实现多种状态，但外部分压电阻增加了功耗也增加了系统成本，且电压VC容易受外部环境(比如潮湿，漏电，高温影响等)因素影响导致状态误检测，影响系统的稳定性。
实用新型内容
本实用新型的目的是提供一种在电路启动时检测对应管脚端口的阻抗，通过内部比较判断后形成数字逻辑并锁存住，在电路正常工作时可以以此逻辑状态选择相应的工作模式或者参数的端口检测和状态锁存电路。
为了解决背景技术所存在的问题，本实用新型是采用以下技术方案：一种端口检测和状态锁存电路，包括外部管脚部分，通过接不同阻抗电阻到地实现多种状态；
与所述外部管脚部分连接的管脚阻抗检测部分，通过检测外部管脚的阻抗，形成反映该阻抗的电压，输出给后面的比较选择部分进行比较；
与所述比较选择部分连接的逻辑锁存部分，将数字逻辑信号保存住，传输给电路中其他功能模块以实现选择相应的功能或者参数状态的功能；
所述管脚阻抗检测部分、比较选择部分和逻辑锁存部分均接有启动信号Start进行启动控制。
进一步地，所述管脚阻抗检测部分包括电源Vdd、控制开关K 和电流源I1，所述电源Vdd通过控制开关K与电流源I1连接。
进一步地，所述比较选择部分包括第一比较器comp1、第二比较器comp2和第三比较器comp3，所述第一比较器comp1、第二比较器comp2和第三比较器comp3的正端均接比较电平V1，负端分别接第一基准比较电压Vref_1、第二基准比较电压Vref_2和第三基准比较电压Vref_3。
进一步地，所述逻辑锁存部分包括第一RS触发器、第二RS触发器和第三RS触发器，所述第一RS触发器的S端接所述第一比较器comp1的输出端，所述第二RS触发器的S端接所述第二比较器 comp2的输出端，所述第三RS触发器的S端接所述第三比较器comp3 的输出端，所述第一RS触发器、第二RS触发器和第三RS触发器R 端均接Start信号。
本实用新型具有以下有益效果：本实用新型所述的一种端口检测和状态锁存电路，包括外部管脚部分，通过接不同阻抗电阻到地实现多种状态；与所述外部管脚部分连接的管脚阻抗检测部分，通过检测外部管脚的阻抗，形成反映该阻抗的电压，输出给后面的比较选择部分进行比较；与所述比较选择部分连接的逻辑锁存部分，将数字逻辑信号保存住，传输给电路中其他功能模块以实现选择相应的功能或者参数状态的功能；本实用新型采用上述结构，一方面可以通过单一端口实现多种功能或状态的选择；另一方面，该电路启动时的检测技术极大地提高了电路的抗干扰能力，增强了电路系统的稳定性；同时又能不增加芯片正常工作时的功耗。
附图说明
图1是背景技术中第一种状态选择电路图。
图2是背景技术中第二种状态选择电路图。
图3是背景技术中第三种状态选择电路图。
图4是本实用新型的结构框图。
图5是本实用新型的电路图。
图6是Start和Normal信号的时序关系图。
具体实施方式
参照图4-图6，本具体实施方式采用以下技术方案：一种端口检测和状态锁存电路，包括外部管脚部分1，通过接不同阻抗电阻到地(包括短路和开路)实现多种状态，可以根据实际需要进行选择；
与所述外部管脚部分1连接的管脚阻抗检测部分2，通过检测外部管脚的阻抗，形成反映该阻抗的电压，输出给后面的比较选择部分 3进行比较，从而形成代表不同管脚状态的数字逻辑信号；阻抗检测可以采用内部电流源向外部管脚的电阻灌电流的方式，选择比较部分可以采用常规比较器构成；
与所述比较选择部分3连接的逻辑锁存部分4，将数字逻辑信号保存住，传输给电路中其他功能模块以实现选择相应的功能或者参数状态的功能；逻辑锁存部分4可以采用RS触发器构成；
所述管脚阻抗检测部分2、比较选择部分3和逻辑锁存部分4均接有启动信号Start进行启动控制，在电路启动或者重启后对模块进行清零处理，重新检测外部管脚状态。
上述电路只有在电路启动或者重启时进行阻抗检测和逻辑锁存，检测功能只维持一定时间，一旦电路系统正常工作后，检测和比较部分都关闭，不会给电路带来额外功耗；同时在阻抗检测时，检测电流较大，有效地降低该外部管脚受到PCB潮湿漏电、高温环境、PCB 板材质量等外部因素的干扰影响，提高了电路的稳定性。
具体的，所述管脚阻抗检测部分2包括电源Vdd、控制开关K 和电流源I1，所述电源Vdd通过控制开关K与电流源I1连接。
具体的，所述比较选择部分3包括第一比较器comp1、第二比较器comp2和第三比较器comp3，所述第一比较器comp1、第二比较器 comp2和第三比较器comp3的正端均接比较电平V1，负端分别接第一基准比较电压Vref_1、第二基准比较电压Vref_2和第三基准比较电压Vref_3。
具体的，所述逻辑锁存部分4包括第一RS触发器5、第二RS 触发器6和第三RS触发器7，所述第一RS触发器5的S端接所述第一比较器comp1的输出端，所述第二RS触发器6的S端接所述第二比较器comp2的输出端，所述第三RS触发器7的S端接所述第三比较器comp3的输出端，所述第一RS触发器5、第二RS触发器6 和第三RS触发器7的R端均接Start信号。
在本实施例中，该电路启动时，内部启动信号Start控制开关K 开启，向端口SEL灌入电流I1，形成比较电压V1＝I1*R。比较选择部分可由多个比较器构成，图5实施例为3个，用以实现4种状态检测；比较器的正端都接比较电平V1，负端接基准比较电压Vref_1, Vref_2,Vref_3,其中基准比较电压是由电路内部其他功能模块生成，比如基准分压而成，一般该基准比较电压按照由大而小或者由小而大顺序设置，此方案假设Vref_1<Vref_2<Vref_3；那么当 Vref_1<V1<Vref_2时，比较器comp1翻转，输出高电平,而其他2 个比较器不翻转，输出低电平，此时C1C2C3＝100；当V1>Vref_3时，三个比较器都翻转，C1C2C3＝111，以此类推。随后产生的逻辑信号 C1C2C3由逻辑锁存部分进行保存，逻辑锁存部分由RS触发器构成， S端接比较器comp的输出，R端接Start信号，电路启后Start＝0， Y为输出信号，当C1C2C3＝100输入过来时，即被保存，输出Y1Y2Y3＝ C1C2C3＝100。此时电路端口的状态已经检测并保存住，而Start信号经过一段延时产生的normal信号，在这段延时之后去关闭阻抗检测和比较选择部分的功能以节省功耗，同时让电路系统开始正常工作，如图6时序所示。最后保存住的逻辑信号Y1Y2Y3传输给电路中其他功能模块以实现选择相应的功能或者参数状态的功能，只有当电路重启，Start信号将RS触发器重新复位，才会开启下一轮端口状态检测功能。
下表是该实施例中R1采用不同阻抗对应的4种输出状态
上述本实施实例中外部管脚的个数、状态以及比较选择部分比较器的个数，不仅仅局限于所描述的实施例图5，可以根据不同的需要设置不同的选择状态。
综上所述，本实用新型提供一种新型的端口检测和状态锁存电路，在电路启动时检测对应管脚端口的阻抗，通过内部比较判断形成数字逻辑并锁存住，在电路正常工作时可以以此逻辑状态选择相应的工作模式或者参数，优点是可以通过单一端口实现多种功能或状态的选择，并且该电路启动时的检测技术极大地提高了电路的抗干扰能力，增强了电路系统的稳定性，又能不增加芯片正常工作时的功耗。
应该理解到的是上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，包括但不限于对局部构造的变更、对元器件的类型或型号的替换，以及其他非实质性的替换或修改，均落入本实用新型保护范围之内。
Claims (4)
1.一种端口检测和状态锁存电路，其特征在于，包括外部管脚部分1，通过接不同阻抗电阻到地实现多种状态；
与所述外部管脚部分(1)连接的管脚阻抗检测部分(2)，通过检测外部管脚的阻抗，形成反映该阻抗的电压，输出给后面的比较选择部分(3)进行比较；
与所述比较选择部分(3)连接的逻辑锁存部分(4)，将数字逻辑信号保存住，传输给电路中其他功能模块以实现选择相应的功能或者参数状态的功能；
所述管脚阻抗检测部分(2)、比较选择部分(3)和逻辑锁存部分(4)均接有启动信号Start进行启动控制。
2.根据权利要求1所述的一种端口检测和状态锁存电路，其特征在于，所述管脚阻抗检测部分(2)包括电源Vdd、控制开关K和电流源I1，所述电源Vdd通过控制开关K与电流源I1连接。
3.根据权利要求1所述的一种端口检测和状态锁存电路，其特征在于，所述比较选择部分(3)包括第一比较器comp1、第二比较器comp2和第三比较器comp3，所述第一比较器comp1、第二比较器comp2和第三比较器comp3的正端均接比较电平V1，负端分别接第一基准比较电压Vref_1、第二基准比较电压Vref_2和第三基准比较电压Vref_3。
4.根据权利要求3所述的一种端口检测和状态锁存电路，其特征在于，所述逻辑锁存部分(4)包括第一RS触发器(5)、第二RS触发器(6)和第三RS触发器(7)，所述第一RS触发器(5)的S端接所述第一比较器comp1的输出端，所述第二RS触发器(6)的S端接所述第二比较器comp2的输出端，所述第三RS触发器(7)的S端接所述第三比较器comp3的输出端，所述第一RS触发器(5)、第二RS触发器(6)和第三RS触发器(7)的R端均接Start信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720833319.1U CN207457351U (zh) | 2018-01-16 | 2018-01-16 | 一种端口检测和状态锁存电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720833319.1U CN207457351U (zh) | 2018-01-16 | 2018-01-16 | 一种端口检测和状态锁存电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207457351U true CN207457351U (zh) | 2018-06-05 |
Family
ID=62247528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720833319.1U Expired - Fee Related CN207457351U (zh) | 2018-01-16 | 2018-01-16 | 一种端口检测和状态锁存电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207457351U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111060775A (zh) * | 2020-01-10 | 2020-04-24 | 珠海格力电器股份有限公司 | 针座引脚的识别方法及装置、空调 |
-
2018
- 2018-01-16 CN CN201720833319.1U patent/CN207457351U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111060775A (zh) * | 2020-01-10 | 2020-04-24 | 珠海格力电器股份有限公司 | 针座引脚的识别方法及装置、空调 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107748294A (zh) | 一种端口检测和状态锁存电路 | |
| CN207473599U (zh) | 一种i2c总线控制接口电路 | |
| US20110314201A1 (en) | Method and device for identifying universal serial bus (usb) insertion or charger insertion of mobile terminal | |
| CN201319558Y (zh) | 欠压锁定电路 | |
| CN206162503U (zh) | 一种USB Type‑C接口电路 | |
| CN207457351U (zh) | 一种端口检测和状态锁存电路 | |
| CN108566324B (zh) | 一种基于隔离式双以太网和双can通信的系统及方法 | |
| CN106936496A (zh) | 多个iic通信设备热插拔装置 | |
| CN204810286U (zh) | 一种识别供电电路及以太网供电设备、系统 | |
| CN111092739B (zh) | 一种交换机功耗动态调整方法 | |
| CN110413041B (zh) | 一种芯片时钟电路及其控制方法 | |
| CN209659302U (zh) | 一种接口选通电路及通信设备 | |
| CN105915209B (zh) | 一种多功能低功耗熔丝修调控制电路及其控制方法 | |
| CN208984719U (zh) | 一种电池包接入检测电路及充电装置 | |
| CN106877078A (zh) | 可穿戴设备的端子连接电路及其方法 | |
| CN103095278A (zh) | 集成电路与其控制方法 | |
| CN212965806U (zh) | 开关状态检测装置及储物柜 | |
| CN204346539U (zh) | 具有自检功能的水位检测电路和烹饪器具 | |
| CN204989410U (zh) | 一种芯片片上三态信号检测装置 | |
| CN207215948U (zh) | 一种usb负载检测电路 | |
| CN103457447B (zh) | 电源芯片调制与开关宽度控制装置 | |
| CN203761455U (zh) | 用于电子装置的电源信号管理电路及包括其的移动终端 | |
| CN204808199U (zh) | 一种网络终端设备节能电路及网络终端设备 | |
| CN207233850U (zh) | 防错线装置 | |
| CN217770405U (zh) | 网口指示灯电路、主板及物联网云盒子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180605 Termination date: 20190116 |