TWI695300B - 雜訊消除電路及其運作方法 - Google Patents

雜訊消除電路及其運作方法 Download PDF

Info

Publication number
TWI695300B
TWI695300B TW108100754A TW108100754A TWI695300B TW I695300 B TWI695300 B TW I695300B TW 108100754 A TW108100754 A TW 108100754A TW 108100754 A TW108100754 A TW 108100754A TW I695300 B TWI695300 B TW I695300B
Authority
TW
Taiwan
Prior art keywords
switch
coupled
voltage
input terminal
cancellation circuit
Prior art date
Application number
TW108100754A
Other languages
English (en)
Other versions
TW202026831A (zh
Inventor
陳治雄
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW108100754A priority Critical patent/TWI695300B/zh
Priority to CN201910096486.6A priority patent/CN111414092B/zh
Priority to US16/734,489 priority patent/US20200220544A1/en
Application granted granted Critical
Publication of TWI695300B publication Critical patent/TWI695300B/zh
Publication of TW202026831A publication Critical patent/TW202026831A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/96015—Constructional details for touch switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960705—Safety of capacitive touch and proximity switches, e.g. increasing reliability, fail-safe
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/960735—Capacitive touch switches characterised by circuit details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一種雜訊消除電路，包含第一開關至第十四開關、第一/第二類比緩衝器、第一/第二回授電容、第一/第二並聯電容、第一/第二電流傳送器、第一/第二運算放大器及第一/第二串聯電容。於第一相位下，第一開關及第二開關導通且其餘開關不導通。於第二相位下，第三開關至第五開關、第八開關至第九開關及第十二開關至第十四開關導通且其餘開關不導通。於第三相位下，第一開關及第二開關導通且其餘開關不導通。於第四相位下，第三開關至第五開關、第七開關、第十開關、第十二開關至第十四開關導通且其餘開關不導通。

Description

雜訊消除電路及其運作方法
本發明係與消除雜訊有關，尤其是關於一種雜訊消除電路及其運作方法。
在外部雜訊較大的電容偵測環境下，為了避免類比前端(Analog front end,AFE)的輸出端過飽和導致無法完全反映外部雜訊及訊號的改變量，傳統的解決方法有下列三種：
(1)放大回授電容機制：如圖1所示，由於輸出電壓Vout與回授電容Cf成反比，因此，當回授電容Cf增大時，輸出電壓Vout會變小。
(2)電流鏡(Current mirror)機制：如圖2所示，透過電流傳送器(Current conveyor)22將原本的輸入電流IN降低為IN/α，由於輸出電壓Vout與比例α成反比，因此，當比例α增大時，輸出電壓Vout會變小。
(3)差動(Differential)機制：如圖3所示，由於得到的輸出電壓變化量為兩差動輸出電壓Voutp與Voutn之差值，會與兩通道的雜訊電壓Vn1與Vn2之差值成正比，故可降低共模電壓(Common noise)。
然而，上述三種傳統的解決方法均存在許多缺點，其中放大回授電容機制會造成增加類比前端功耗、增加所需電路面積、輸入訊號與雜訊等比降低而增加偵測難度等缺點；電流鏡機制會造成輸入訊號與雜訊等比降低而增加偵測難度之缺點；差動機制所得到的變化量為通道間之差值，會造成後端數位訊號處理的複雜度且需額外處理邊界條件，仍待進一步改善。
有鑑於此，本發明提出一種雜訊消除電路及其運作方法，以有效解決先前技術所遭遇到之上述問題。
根據本發明之一具體實施例為一種雜訊消除電路。於此實施例中，雜訊消除電路包含第一開關至第十四開關、第一類比緩衝器、第一回授電容、第一並聯電容、第二類比緩衝器、第二回授電容、第二並聯電容、第一電流傳送器、第二電流傳送器、第一運算放大器、第一串聯電容、第二運算放大器及第二串聯電容，第一類比緩衝器接收第一輸入訊號且第二類比緩衝器接收第二輸入訊號，第一開關耦接第一類比緩衝器且第二開關耦接第二類比緩衝器，第一回授電容耦接於第一開關與接地端之間且第二回授電容耦接於第二開關與接地端之間，第一並聯電容耦接於第一開關與第一雜訊電壓之間且第二並聯電容耦接於第二開關與第二雜訊電壓之間，第三開關分別耦接第一開關、第一回授電容及第一並聯電容且第四開關分別耦接第二開關、第二回授電容及第二並聯電容，第一電流傳送器具有第一輸入端、第二輸入端、 第一對輸出端及第二對輸出端，第一輸入端耦接第三開關且第二輸入端耦接參考電壓，第二電流傳送器具有第三輸入端、第四輸入端、第三對輸出端及第四對輸出端，第三輸入端耦接第四開關且第四輸入端耦接參考電壓，第五開關及第六開關耦接第一對輸出端，第七開關及第八開關耦接第二對輸出端，第九開關及第十開關耦接第三對輸出端，第十一開關及第十二開關耦接第四對輸出端，第一運算放大器之輸入端分別耦接至第五開關、第六開關、第十一開關及第十二開關、其另一輸入端耦接參考電壓且其輸出端輸出第一輸出訊號，第十三開關耦接於第一運算放大器之輸入端與第十一開關及第十二開關之間，第二運算放大器之輸入端分別耦接至第七開關、第八開關、第九開關及第十開關、其另一輸入端耦接參考電壓且其輸出端輸出第二輸出訊號，第十四開關耦接於第二運算放大器之輸入端與第七開關及第八開關之間，第一串聯電容耦接於第一運算放大器之輸出端與輸入端之間且第二串聯電容耦接於第二運算放大器之輸出端與輸入端之間。
於一實施例中，當雜訊消除電路運作於第一相位時，第一開關及第二開關導通且第三開關至第十四開關不導通，第一輸入訊號及第二輸入訊號均具有第一電壓，第一回授電容、第一並聯電容、第二回授電容及第二並聯電容均充電至第一電壓，第一電壓大於參考電壓。
於一實施例中，當雜訊消除電路運作於第二相位時，第三開關、第四開關、第五開關、第八開關、第九開關、第 十二開關、第十三開關及第十四開關導通且第一開關、第二開關、第六開關、第七開關、第十開關及第十一開關不導通，第一輸出訊號及第二輸出訊號均為差動訊號。
於一實施例中，當雜訊消除電路運作於第三相位時，第一開關及該第二開關導通且該第三開關至第十四開關不導通，第一輸入訊號具有第一電壓且第二輸入訊號具有第二電壓，第一回授電容及第一並聯電容充電至第一電壓且第二回授電容及第二並聯電容充電至第二電壓，第二電壓小於參考電壓且參考電壓為第一電壓與第二電壓之平均值。
於一實施例中，當雜訊消除電路運作於第四相位時，第三開關、第四開關、第五開關、第七開關、第十開關、第十二開關、第十三開關及第十四開關導通且第一開關、第二開關、第六開關、第八開關、第九開關及第十一開關不導通，第一輸出訊號及第二輸出訊號均為單端訊號。
於一實施例中，雜訊消除電路係應用於電容式觸控感測之雜訊消除，以提升電容式觸控感測之精確度。
根據本發明之另一具體實施例為一種雜訊消除電路運作方法。於此實施例中，雜訊消除電路運作方法用以運作雜訊消除電路。雜訊消除電路包含第一開關至第十四開關、第一類比緩衝器、第一回授電容、第一並聯電容、第二類比緩衝器、第二回授電容、第二並聯電容、第一電流傳送器、第二電流傳送器、第一運算放大器、第一串聯電容、第二運算放大器及第二串聯電 容，第一類比緩衝器接收第一輸入訊號且第二類比緩衝器接收第二輸入訊號，第一開關耦接第一類比緩衝器且第二開關耦接第二類比緩衝器，第一回授電容耦接於第一開關與接地端之間且第二回授電容耦接於第二開關與接地端之間，第一並聯電容耦接於第一開關與第一雜訊電壓之間且第二並聯電容耦接於第二開關與第二雜訊電壓之間，第三開關分別耦接第一開關、第一回授電容及第一並聯電容且第四開關分別耦接第二開關、第二回授電容及第二並聯電容，第一電流傳送器具有第一輸入端、第二輸入端、第一對輸出端及第二對輸出端，第一輸入端耦接第三開關且第二輸入端耦接參考電壓，第二電流傳送器具有第三輸入端、第四輸入端、第三對輸出端及第四對輸出端，第三輸入端耦接第四開關且第四輸入端耦接參考電壓，第五開關及第六開關耦接第一對輸出端，第七開關及第八開關耦接第二對輸出端，第九開關及第十開關耦接第三對輸出端，第十一開關及第十二開關耦接第四對輸出端，第一運算放大器之輸入端分別耦接至第五開關、第六開關、第十一開關及第十二開關、其另一輸入端耦接參考電壓且其輸出端輸出第一輸出訊號，第十三開關耦接於第一運算放大器之輸入端與第十一開關及第十二開關之間，第二運算放大器之輸入端分別耦接至第七開關、第八開關、第九開關及第十開關、其另一輸入端耦接參考電壓且其輸出端輸出第二輸出訊號，第十四開關耦接於第二運算放大器之輸入端與第七開關及第八開關之間，第一串聯電容耦接於第一運算放大器之輸出端與輸入端之間且第二串 聯電容耦接於第二運算放大器之輸出端與輸入端之間。
雜訊消除電路運作方法包含下列步驟：(a)當雜訊消除電路運作於第一相位時，導通第一開關及第二開關且不導通第三開關至第十四開關；(b)當雜訊消除電路運作於第二相位時，導通第三開關、第四開關、第五開關、第八開關、第九開關、第十二開關、第十三開關及第十四開關且不導通第一開關、第二開關、第六開關、第七開關、第十開關及第十一開關；(c)當雜訊消除電路運作於第三相位時，導通第一開關及第二開關且不導通第三開關至第十四開關；以及(d)當雜訊消除電路運作於第四相位時，導通第三開關、第四開關、第五開關、第七開關、第十開關、第十二開關、第十三開關及第十四開關導通且不導通第一開關、第二開關、第六開關、第八開關、第九開關及第十一開關。
相較於先前技術，根據本發明之雜訊消除電路利用差動結構消除雜訊，並透過訊號調變機制調變回單端通道改變量，不僅可有效降低外部環境雜訊，亦可避免系統處理複雜度增加，故可大幅改善先前技術之缺點，本發明之雜訊消除電路可應用於電容式觸控感測之雜訊消除，以有效提升電容式觸控感測之精確度。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
S10~S16‧‧‧步驟
1、2、3、4‧‧‧雜訊消除電路
10、20、30‧‧‧運算放大器
22‧‧‧電流傳送器
Vn‧‧‧雜訊電壓
Cp‧‧‧並聯電容
Cm‧‧‧電容
Cf‧‧‧回授電容
IN‧‧‧輸入電流
α‧‧‧比例
Vout‧‧‧單端輸出訊號
Voutp、Voutn‧‧‧差動輸出訊號
41‧‧‧第一類比緩衝器
42‧‧‧第二類比緩衝器
43‧‧‧第一電流傳送器
44‧‧‧第二電流傳送器
45‧‧‧第一運算放大器
450‧‧‧輸出端
46‧‧‧第二運算放大器
460‧‧‧輸出端
Cf1‧‧‧第一回授電容
Cf2‧‧‧第二回授電容
Cp1‧‧‧第一並聯電容
Cp2‧‧‧第二並聯電容
Cs1‧‧‧第一串聯電容
Cs2‧‧‧第二串聯電容
SW1~SW14‧‧‧第一開關~第十四開關
Vin1‧‧‧第一輸入訊號
Vin2‧‧‧第二輸入訊號
VREF‧‧‧參考電壓
Vn1‧‧‧第一雜訊電壓
Vn2‧‧‧第二雜訊電壓
Vout1‧‧‧第一輸出訊號
Vout2‧‧‧第二輸出訊號
+I‧‧‧正電流
-I‧‧‧負電流
X1‧‧‧第一輸入端
Y1‧‧‧第二輸入端
X2‧‧‧第三輸入端
Y2‧‧‧第四輸入端
+Z1、-Z1‧‧‧第一對輸出端
+Z2、-Z2‧‧‧第二對輸出端
+Z3、-Z3‧‧‧第三對輸出端
+Z4、-Z4‧‧‧第四對輸出端
+、-‧‧‧輸入端
PH1~PH4‧‧‧第一相位~第四相位
t0~t9‧‧‧時間
圖1係繪示傳統的放大回授電容機制的示意圖。
圖2係繪示傳統的電流鏡機制的示意圖。
圖3係繪示傳統的差動機制的示意圖。
圖4係繪示根據本發明之一較佳具體實施例中之雜訊消除電路的示意圖。
圖5係繪示在無外部雜訊的情況下，第一並聯電容Cp1與第二並聯電容Cp2均等於10P時之模擬結果。
圖6係繪示在無外部雜訊的情況下，第一並聯電容Cp1等於8p且第二並聯電容Cp2等於10P時之模擬結果。
圖7係繪示在有外部斜波(Ramp)雜訊的情況下，第一並聯電容Cp1與第二並聯電容Cp2均等於10P時之模擬結果。
圖8係繪示在有外部正弦(Sine)雜訊的情況下，第一並聯電容Cp1與第二並聯電容Cp2均等於10P時之模擬結果。
圖9係繪示根據本發明之另一較佳具體實施例中之雜訊消除電路運作方法的流程圖。
根據本發明之一具體實施例為一種雜訊消除電路。於此實施例中，雜訊消除電路可應用於電容式觸控感測，例如自電容觸控感測之雜訊消除，以提升觸控感測之精確度，但不以此為限。
請參照圖4，圖4係繪示此實施例中之雜訊消除電路的示意圖。如圖4所示，雜訊消除電路4包含第一開關SW1~第十四開關SW14、第一類比緩衝器41、第二類比緩衝器42、第一電流傳 送器43、第二電流傳送器44、第一運算放大器45、第二運算放大器46、第一回授電容Cf1、第二回授電容Cf2、第一並聯電容Cp1、第二並聯電容Cp2、第一串聯電容Cs1及第二串聯電容Cs2。
第一類比緩衝器41接收第一輸入訊號Vin1且第二類比緩衝器42接收第二輸入訊號Vin2。第一開關SW1耦接第一類比緩衝器41且第二開關SW2耦接第二類比緩衝器42。第一回授電容Cf1耦接於第一開關SW1與接地端之間且第二回授電容Cf2耦接於第二開關SW2與接地端之間。第一並聯電容Cp1耦接於第一開關SW1與第一雜訊電壓Vn1之間且第二並聯電容Cp2耦接於第二開關SW2與第二雜訊電壓Vn2之間。第三開關SW3分別耦接第一開關SW1、第一回授電容Cf1及第一並聯電容Cp1且第四開關SW4分別耦接第二開關SW2、第二回授電容Cf2及第二並聯電容Cp2。
第一電流傳送器43具有第一輸入端X1、第二輸入端Y1、第一對輸出端+Z1與-Z1以及第二對輸出端+Z2與-Z2。第一輸入端X1耦接第三開關SW3且第二輸入端Y1耦接參考電壓VREF。第二電流傳送器44具有第三輸入端X2、第四輸入端Y2、第三對輸出端+Z3與-Z3以及第四對輸出端+Z4與-Z4。第三輸入端X2耦接第四開關SW4且第四輸入端Y2耦接參考電壓VREF。
第五開關SW5及第六開關SW6分別耦接第一對輸出端+Z1與-Z1。第七開關SW7及第八開關SW8分別耦接第二對輸出端+Z2與-Z2。第九開關SW9及第十開關SW10分別耦接第三對輸出端+Z3與-Z3。第十一開關SW11及第十二開關SW12分別耦接第四對輸 出端+Z4與-Z4。
第一運算放大器45之輸入端-分別耦接至第五開關SW5、第六開關SW6、第十一開關SW11及第十二開關SW12。第一運算放大器45之另一輸入端+耦接參考電壓VREF。第一運算放大器45之第一輸出端450輸出第一輸出訊號Vout1。第十三開關SW13耦接於第一運算放大器45之輸入端-與第十一開關SW11及第十二開關SW12之間。
第二運算放大器46之輸入端-分別耦接至第七開關SW7、第八開關SW8、第九開關SW9及第十開關SW10。第二運算放大器46之另一輸入端+耦接參考電壓VREF。第二運算放大器46之第二輸出端460輸出第二輸出訊號Vout2。第十四開關SW14耦接於第二運算放大器46之輸入端-與第七開關SW7及第八開關SW8之間。第一串聯電容Cs1耦接於第一運算放大器45之第一輸出端450與輸入端-之間且第二串聯電容Cs2耦接於第二運算放大器46之第二輸出端460與輸入端-之間。
於此實施例中，雜訊消除電路4可運作於第一相位、第二相位、第三相位及第四相位，分別說明如下：當雜訊消除電路4運作於第一相位時，第一開關SW1及第二開關SW2導通且第三開關SW3至第十四開關SW14不導通，第一輸入訊號Vin1及第二輸入訊號Vin2均具有第一電壓VH，第一回授電容Cf1、第一並聯電容Cp1、第二回授電容Cf2及第二並聯電容Cp2均充電至第一電壓VH，其中第一電壓VH大於參考電壓 VREF。
當雜訊消除電路4運作於第二相位時，第三開關SW3、第四開關SW4、第五開關SW5、第八開關SW8、第九開關SW9、第十二開關SW12、第十三開關SW13及第十四開關SW14導通且第一開關SW1、第二開關SW2、第六開關SW6、第七開關SW7、第十開關SW10及第十一開關SW11不導通。此時，第一輸出訊號Vout1及第二輸出訊號Vout2均為差動輸出訊號。
由於第三開關SW3導通，於第一相位時進行充電的第一回授電容Cf1及第一並聯電容Cp1所儲存的電荷透過導通的第三開關SW3流向第一電流傳送器43的第一輸入端X1，使得第一輸入端X1接收到正電流+I。由於第五開關SW5及第八開關SW8導通，第一電流傳送器43的第一對輸出端+Z1及-Z1中之輸出端+Z1會輸出正電流+I至第一運算放大器45之輸入端-且第一電流傳送器43的第二對輸出端+Z2及-Z2中之輸出端-Z2會輸出負電流-I至第二運算放大器46之輸入端-。
同理，由於第四開關SW4導通，於第一相位時進行充電的第二回授電容Cf2及第二並聯電容Cp2所儲存的電荷透過導通的第四開關SW4流向第二電流傳送器44的第三輸入端X2，使得第三輸入端X2接收到正電流+I。由於第九開關SW9及第十二開關SW12導通，第二電流傳送器44的第三對輸出端+Z3及-Z3中之輸出端+Z3會輸出正電流+I至第二運算放大器46之輸入端-且第二電流傳送器44的第四對輸出端+Z4及-Z4中之輸出端-Z4會輸出負電流-I 至第一運算放大器45之輸入端-。
舉例而言，假設雜訊消除電路4運作於第二相位時之第一輸出訊號Vout1及第二輸出訊號Vout2分別為Vout1a及Vout2a，則Vout1a={(VH-VREF)*(Cp1-Cp2+Cf1-Cf2)/Cf}+(Vn1*Cp1/Cs)-(Vn2*Cp2/Cs)----------------------------------------------------------公式1
Vout2a={(VH-VREF)*(Cp2-Cp1+Cf2-Cf1)/Cf}+(Vn2*Cp2/Cs)-(Vn1*Cp1/Cs)----------------------------------------------------------公式2
當雜訊消除電路4運作於第三相位時，第一開關SW1及第二開關SW2導通且第三開關SW3~第十四開關SW14不導通，第一輸入訊號Vin1具有第一電壓VH且第二輸入訊號Vin2具有第二電壓VL，其中第二電壓VL小於參考電壓VREF且參考電壓VREF為第一電壓VH與第二電壓VL之平均值。第一回授電容Cf1及第一並聯電容Cp1充電至第一電壓VH且第二回授電容Cf2及第二並聯電容Cp2充電至第二電壓VL。
當雜訊消除電路4運作於第四相位時，第三開關SW3、第四開關SW4、第五開關SW5、第七開關SW7、第十開關SW10、第十二開關SW12、第十三開關SW13及第十四開關SW14導通且第一開關SW1、第二開關SW2、第六開關SW6、第八開關SW8、第九開關SW9及第十一開關SW11不導通。此時，第一輸出訊號Vout1及第二輸出訊號Vout2均為單端輸出訊號。
由於第三開關SW3導通，於第三相位時進行充電的第一回授電容Cf1及第一並聯電容Cp1所儲存的電荷透過導通的第三 開關SW3流向第一電流傳送器43的第一輸入端X1，使得第一輸入端X1接收到正電流+I。由於第五開關SW5及第七開關SW7導通，第一電流傳送器43的第一對輸出端+Z1及-Z1中之輸出端+Z1會輸出正電流+I至第一運算放大器45之輸入端-且第一電流傳送器43的第二對輸出端+Z2及-Z2中之輸出端+Z2會輸出正電流+I至第二運算放大器46之輸入端-。
同理，由於第四開關SW4導通，於第三相位時進行充電的第二回授電容Cf2及第二並聯電容Cp2所儲存的電荷透過導通的第四開關SW4流向第二電流傳送器44的第三輸入端X2，使得第三輸入端X2接收到正電流+I。由於第十開關SW10及第十二開關SW12導通，第二電流傳送器44的第三對輸出端+Z3及-Z3中之輸出端-Z3會輸出負電流-I至第二運算放大器46之輸入端-且第二電流傳送器44的第四對輸出端+Z4及-Z4中之輸出端-Z4會輸出負電流-I至第一運算放大器45之輸入端-。
舉例而言，假設雜訊消除電路4運作於第四相位時之第一輸出訊號Vout1及第二輸出訊號Vout2分別為Vout1b及Vout2b，則Vout1b=Vout1a+{(VH-VREF)*(Cp1+Cp2+Cf1+Cf2)/Cf}+(Vn1*Cp1/Cs)-(Vn2*Cp2/Cs)=2(VH-VREF)(Cp1+Cf1)+2(Vn1*Cp1/Cs)-2(Vn2*Cp2/Cs)------公式3
Vout2b=Vout2a+{(VH-VREF)*(Cp1+Cp2+Cf1+Cf2)/Cf}+(Vn2*Cp2/Cs)-(Vn1*Cp1/Cs) =2(VH-VREF)(Cp2+Cf2)+2(Vn2*Cp2/Cs)-2(Vn1*Cp1/Cs)------公式4
假設第一雜訊電壓Vn1與第二雜訊電壓Vn2大致相等且第一並聯電容Cp1與第二並聯電容Cp2大致相等，則根據公式3及公式4可分別得到下列公式5及公式6：Vout1b=2(VH-VREF)*(Cp1+Cf1)-------------------------------------公式5
Vout2b=2(VH-VREF)*(Cp2+Cf2)-------------------------------------公式6
假設S1及S2分別代表第一通道及第二通道的輸入訊號且N1及N2分別代表第一通道及第二通道的雜訊，若N1與N2大致相等，則當雜訊消除電路4運作於第二相位時的第一輸出訊號Vout1及第二輸出訊號Vout2分別為差動輸出訊號Vout1a及Vout2a：Vout1a=(S1+N1)-(S2+N2)~(S1-S2)-----------------------------公式7
Vout2a=(S2+N2)-(S1+N1)~(S2-S1)-----------------------------公式8
當雜訊消除電路4運作於第四相位時的第一輸出訊號Vout1及第二輸出訊號Vout2分別為單端輸出訊號Vout1b及Vout2b：Vout1b=Vout1a+[(S1+N1)-(-S2+N2)]~(S1-S2)+(S1+S2)=2S1--------------------------------------------------------公式9
Vout2b=Vout2a+[-(-S2+N2)+(S1+N1)]~(S2-S1)+(S2+S1)=2S2-------------------------------------------------------公式10
因此，經過適當之控制訊號選擇(例如調變及解調變)後，可得到輸出端呈現的是單端輸出訊號的改變量並可有效消除共模雜訊。需說明的是，本發明並不以上述實施例所述的臨近通 道或兩個通道為限，亦可適用於兩個以上之通道的雜訊消除。
接下來，請分別參照圖5至圖8。
圖5係繪示在無外部雜訊的情況下，第一並聯電容Cp1與第二並聯電容Cp2均等於10P時之模擬結果。如圖5所示，在無外部雜訊的情況下，當雜訊消除電路4運作於第一相位PH1時(例如時間t0~t1)，單端輸出訊號Vout維持其電壓不變；當雜訊消除電路4從第一相位PH1切換至第二相位PH2時(例如時間t1)，單端輸出訊號Vout的電壓下降；當雜訊消除電路4運作於第二相位時(例如時間t1~t2)，單端輸出訊號Vout維持其電壓不變；當雜訊消除電路4從第二相位PH2切換至第三相位PH3時(例如時間t2)，單端輸出訊號Vout維持其電壓不變；當雜訊消除電路4運作於第三相位PH3時(例如時間t2~t3)，單端輸出訊號Vout維持其電壓不變；當雜訊消除電路4從第三相位PH3切換至第四相位PH4時(例如時間t3)，單端輸出訊號Vout的電壓下降；當雜訊消除電路4運作於第四相位時(例如時間t3~t4)，單端輸出訊號Vout維持其電壓不變；當雜訊消除電路4從第四相位PH4切換回第一相位PH1時(例如時間t4)，單端輸出訊號Vout維持其電壓不變。至於第一輸出訊號Vout1及第二輸出訊號Vout2的電壓則會在雜訊消除電路4從第三相位PH3切換至第四相位PH4時(例如時間t3)下降，其餘時間均維持其電壓不變。其餘可依此類推，於此不另行贅述。
圖6係繪示在無外部雜訊的情況下，第一並聯電容Cp1等於8p且第二並聯電容Cp2等於10P時之模擬結果。圖6與圖5類 似，差別僅在於因為第一並聯電容Cp1與第二並聯電容Cp2的差異而導致第一輸出訊號Vout1及第二輸出訊號Vout2的曲線稍有波動，但影響不大。
圖7係繪示在有外部斜波(Ramp)雜訊的情況下，第一並聯電容Cp1與第二並聯電容Cp2均等於10P時之模擬結果，其中實線與虛線分別表示有外部雜訊與無外部雜訊的模擬結果。如圖7所示，在外部雜訊Vn為斜波形式的情況下，當雜訊消除電路4從第一相位PH1切換至第二相位PH2(例如時間t1)以及從第三相位PH3切換至第四相位PH4(例如時間t3)時，單端輸出訊號Vout的電壓明顯下降，其餘時間大致維持其電壓不變；第一輸出訊號Vout1及第二輸出訊號Vout2的電壓則會在雜訊消除電路4從第三相位PH3切換至第四相位PH4時(例如時間t3)明顯下降，其餘時間大致維持其電壓不變。其餘可依此類推，於此不另行贅述。
圖8係繪示在有外部正弦(Sine)雜訊的情況下，第一並聯電容Cp1與第二並聯電容Cp2均等於10P時之模擬結果，其中實線與虛線分別表示有外部雜訊與無外部雜訊的模擬結果。如圖8所示，在外部雜訊Vn為正弦波形式的情況下，當雜訊消除電路4從第一相位PH1切換至第二相位PH2(例如時間t1)以及從第三相位PH3切換至第四相位PH4(例如時間t3)時，單端輸出訊號Vout的電壓明顯下降，其餘時間單端輸出訊號Vout的電壓會隨時間略微下降；第一輸出訊號Vout1及第二輸出訊號Vout2的電壓則在雜訊消除電路4從第三相位PH3切換至第四相位PH4時(例如時間t3)下降，其餘 時間大致維持其電壓不變。其餘可依此類推，於此不另行贅述。
根據本發明之另一具體實施例為一種雜訊消除電路運作方法。於此實施例中，雜訊消除電路運作方法用以運作雜訊消除電路。雜訊消除電路包含第一開關至第十四開關、第一類比緩衝器、第一回授電容、第一並聯電容、第二類比緩衝器、第二回授電容、第二並聯電容、第一電流傳送器、第二電流傳送器、第一運算放大器、第一串聯電容、第二運算放大器及第二串聯電容。
第一類比緩衝器接收第一輸入訊號且第二類比緩衝器接收第二輸入訊號。第一開關耦接第一類比緩衝器且第二開關耦接第二類比緩衝器。第一回授電容耦接於第一開關與接地端之間且第二回授電容耦接於第二開關與接地端之間。第一並聯電容耦接於第一開關與第一雜訊電壓之間且第二並聯電容耦接於第二開關與第二雜訊電壓之間。第三開關分別耦接第一開關、第一回授電容及第一並聯電容且第四開關分別耦接第二開關、第二回授電容及第二並聯電容。
第一電流傳送器具有第一輸入端、第二輸入端、第一對輸出端及第二對輸出端。第一輸入端耦接第三開關且第二輸入端耦接參考電壓。第二電流傳送器具有第三輸入端、第四輸入端、第三對輸出端及第四對輸出端。第三輸入端耦接第四開關且第四輸入端耦接參考電壓。第五開關及第六開關耦接第一對輸出端。第七開關及第八開關耦接第二對輸出端。第九開關及第十開 關耦接第三對輸出端。第十一開關及第十二開關耦接第四對輸出端。
第一運算放大器之輸入端分別耦接至第五開關、第六開關、第十一開關及第十二開關、其另一輸入端耦接參考電壓且其輸出端輸出第一輸出訊號。第十三開關耦接於第一運算放大器之輸入端與第十一開關及第十二開關之間。第二運算放大器之輸入端分別耦接至第七開關、第八開關、第九開關及第十開關、其另一輸入端耦接參考電壓且其輸出端輸出第二輸出訊號。第十四開關耦接於第二運算放大器之輸入端與第七開關及第八開關之間。第一串聯電容耦接於第一運算放大器之輸出端與輸入端之間且第二串聯電容耦接於第二運算放大器之輸出端與輸入端之間。
請參照圖9，圖9係繪示此實施例中之雜訊消除電路運作方法的流程圖。
如圖9所示，雜訊消除電路運作方法可包含下列步驟：步驟S10：當雜訊消除電路運作於第一相位時，導通第一開關及第二開關且不導通第三開關至第十四開關；步驟S12：當雜訊消除電路運作於第二相位時，導通第三開關、第四開關、第五開關、第八開關、第九開關、第十二開關、第十三開關及第十四開關且不導通第一開關、第二開關、第六開關、第七開關、第十開關及第十一開關；步驟S14：當雜訊消除電路運作於第三相位時，導通 第一開關及第二開關且不導通第三開關至第十四開關；以及步驟S16：當雜訊消除電路運作於第四相位時，導通第三開關、第四開關、第五開關、第七開關、第十開關、第十二開關、第十三開關及第十四開關導通且不導通第一開關、第二開關、第六開關、第八開關、第九開關及第十一開關。
於實際應用中，雜訊消除電路可應用於電容式觸控感測之雜訊消除，以提升觸控感測之精確度，但不以此為限。
當雜訊消除電路運作於第一相位時，第一輸入訊號及第二輸入訊號均具有第一電壓，其中第一電壓大於參考電壓，且第一回授電容、第一並聯電容、第二回授電容及第二並聯電容均充電至第一電壓。當雜訊消除電路運作於第二相位時，第一輸出訊號及第二輸出訊號均為差動訊號。
當雜訊消除電路運作於第三相位時，第一輸入訊號具有第一電壓且第二輸入訊號具有第二電壓，其中第二電壓小於參考電壓且參考電壓為第一電壓與第二電壓之平均值。第一回授電容及第一並聯電容充電至第一電壓且第二回授電容及第二並聯電容充電至第二電壓。當雜訊消除電路運作於第四相位時，第一輸出訊號及第二輸出訊號均為單端訊號。
相較於先前技術，根據本發明之雜訊消除電路利用差動結構消除雜訊，並透過訊號調變機制調變回單端通道改變量，不僅可有效降低外部環境雜訊，亦可避免系統處理複雜度增加，故可大幅改善先前技術之缺點，本發明之雜訊消除電路可應 用於電容式觸控感測之雜訊消除，並有效提升觸控感測之精確度。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
4‧‧‧雜訊消除電路
41‧‧‧第一類比緩衝器
42‧‧‧第二類比緩衝器
43‧‧‧第一電流傳送器
44‧‧‧第二電流傳送器
45‧‧‧第一運算放大器
450‧‧‧輸出端
46‧‧‧第二運算放大器
460‧‧‧輸出端
Cf1‧‧‧第一回授電容
Cf2‧‧‧第二回授電容
Cp1‧‧‧第一並聯電容
Cp2‧‧‧第二並聯電容
Cs1‧‧‧第一串聯電容
Cs2‧‧‧第二串聯電容
SW1~SW14‧‧‧第一開關~第十四開關
Vin1‧‧‧第一輸入訊號
Vin2‧‧‧第二輸入訊號
VREF‧‧‧參考電壓
Vn1‧‧‧第一雜訊電壓
Vn2‧‧‧第二雜訊電壓
Vout1‧‧‧第一輸出訊號
Vout2‧‧‧第二輸出訊號
+I‧‧‧正電流
-I‧‧‧負電流
X1‧‧‧第一輸入端
Y1‧‧‧第二輸入端
X2‧‧‧第三輸入端
Y2‧‧‧第四輸入端
+Z1、-Z1‧‧‧第一對輸出端
+Z2、-Z2‧‧‧第二對輸出端
+Z3、-Z3‧‧‧第三對輸出端
+Z4、-Z4‧‧‧第四對輸出端
+、-‧‧‧輸入端

Claims (12)

  1. 一種雜訊消除電路，包含：一第一類比緩衝器，接收一第一輸入訊號；一第一開關，耦接該第一類比緩衝器；一第一回授電容，耦接於該第一開關與接地端之間；一第一並聯電容，耦接於該第一開關與一第一雜訊電壓之間；一第二類比緩衝器，接收一第二輸入訊號；一第二開關，耦接該第二類比緩衝器；一第二回授電容，耦接於該第二開關與接地端之間；一第二並聯電容，耦接於該第二開關與一第二雜訊電壓之間；一第三開關，分別耦接該第一開關、該第一回授電容及該第一並聯電容；一第一電流傳送器，具有一第一輸入端、一第二輸入端、一第一對輸出端及一第二對輸出端，該第一輸入端耦接該第三開關且該第二輸入端耦接一參考電壓；一第四開關，分別耦接該第二開關、該第二回授電容及該第二並聯電容；一第二電流傳送器，具有一第三輸入端、一第四輸入端、一第三對輸出端及一第四對輸出端，該第三輸入端耦接該第四開關且該第四輸入端耦接該參考電壓；一第五開關及一第六開關，耦接該第一對輸出端；一第七開關及一第八開關，耦接該第二對輸出端；一第九開關及一第十開關，耦接該第三對輸出端；一第十一開關及一第十二開關，耦接該第四對輸出端； 一第一運算放大器，其一輸入端分別耦接至該第五開關、該第六開關、該第十一開關及該第十二開關、其另一輸入端耦接該參考電壓且其一輸出端輸出一第一輸出訊號；一第一串聯電容，耦接於該第一運算放大器之該輸出端與該輸入端之間；一第十三開關，耦接於該第一運算放大器之該輸入端與該第十一開關及該第十二開關之間；一第二運算放大器，其一輸入端分別耦接至該第七開關、該第八開關、該第九開關及該第十開關、其另一輸入端耦接該參考電壓且其一輸出端輸出一第二輸出訊號；一第二串聯電容，耦接於該第二運算放大器之該輸出端與該輸入端之間；以及一第十四開關，耦接於該第二運算放大器之該輸入端與該第七開關及該第八開關之間。
  2. 如申請專利範圍第1項所述之雜訊消除電路，其中當該雜訊消除電路運作於一第一相位時，該第一開關及該第二開關導通且該第三開關至該第十四開關不導通，該第一輸入訊號及該第二輸入訊號均具有一第一電壓，該第一回授電容、該第一並聯電容、該第二回授電容及該第二並聯電容均充電至該第一電壓，該第一電壓大於該參考電壓。
  3. 如申請專利範圍第2項所述之雜訊消除電路，其中當該雜訊消除電路運作於一第二相位時，該第三開關、該第四開關、該第五開關、該第八開關、該第九開關、該第十二開關、該第十三開關及該第十四開關導通且該第一開關、該第二開關、該第六開關、該第七開關、該第十開關及該第十一開關不導 通，該第一輸出訊號及該第二輸出訊號均為差動訊號。
  4. 如申請專利範圍第3項所述之雜訊消除電路，其中當該雜訊消除電路運作於一第三相位時，該第一開關及該第二開關導通且該第三開關至該第十四開關不導通，該第一輸入訊號具有該第一電壓且該第二輸入訊號具有一第二電壓，該第一回授電容及該第一並聯電容充電至該第一電壓且該第二回授電容及該第二並聯電容充電至該第二電壓，該第二電壓小於該參考電壓且該參考電壓為該第一電壓與該第二電壓之平均值。
  5. 如申請專利範圍第4項所述之雜訊消除電路，其中當該雜訊消除電路運作於一第四相位時，該第三開關、該第四開關、該第五開關、該第七開關、該第十開關、該第十二開關、該第十三開關及該第十四開關導通且該第一開關、該第二開關、該第六開關、該第八開關、該第九開關及該第十一開關不導通，該第一輸出訊號及該第二輸出訊號均為單端訊號。
  6. 如申請專利範圍第1項所述之雜訊消除電路，其中該雜訊消除電路係應用於電容式觸控感測之雜訊消除，以提升電容式觸控感測之精確度。
  7. 一種雜訊消除電路運作方法，用以運作一雜訊消除電路，該雜訊消除電路包含一第一開關至一第十四開關、一第一類比緩衝器、一第一回授電容、一第一並聯電容、一第二類比緩衝器、一第二回授電容、一第二並聯電容、一第一電流傳送器、一第二電流傳送器、一第一運算放大器、一第一串聯電容、一第二運算放大器及一第二串聯電容，該第一類比緩衝器接收一第一輸入訊號且該第二類比緩衝器接收一第二輸入訊號，該第一開關耦接該第一類比緩衝器且該第二開關耦接 該第二類比緩衝器，該第一回授電容耦接於該第一開關與接地端之間且該第二回授電容耦接於該第二開關與接地端之間，該第一並聯電容耦接於該第一開關與一第一雜訊電壓之間且該第二並聯電容耦接於該第二開關與一第二雜訊電壓之間，該第三開關分別耦接該第一開關、該第一回授電容及該第一並聯電容且該第四開關分別耦接該第二開關、該第二回授電容及該第二並聯電容，該第一電流傳送器具有一第一輸入端、一第二輸入端、一第一對輸出端及一第二對輸出端，該第一輸入端耦接該第三開關且該第二輸入端耦接一參考電壓，該第二電流傳送器具有一第三輸入端、一第四輸入端、一第三對輸出端及一第四對輸出端，該第三輸入端耦接該第四開關且該第四輸入端耦接該參考電壓，該第五開關及該第六開關耦接該第一對輸出端，該第七開關及該第八開關耦接該第二對輸出端，該第九開關及該第十開關耦接該第三對輸出端，該第十一開關及該第十二開關耦接該第四對輸出端，該第一運算放大器之一輸入端分別耦接至該第五開關、該第六開關、該第十一開關及該第十二開關、其另一輸入端耦接該參考電壓且其一輸出端輸出一第一輸出訊號，該第十三開關耦接於該第一運算放大器之該輸入端與該第十一開關及該第十二開關之間，該第二運算放大器之一輸入端分別耦接至該第七開關、該第八開關、該第九開關及該第十開關、其另一輸入端耦接該參考電壓且其一輸出端輸出一第二輸出訊號，該第十四開關耦接於該第二運算放大器之該輸入端與該第七開關及該第八開關之間，該第一串聯電容耦接於該第一運算放大器之該輸出端與該輸入端之間且該第二串聯電容耦接於該第二運算放大器之該輸出端與該輸入端之間，該雜訊 消除電路運作方法包含下列步驟：(a)當該雜訊消除電路運作於一第一相位時，導通該第一開關及該第二開關且不導通該第三開關至該第十四開關；(b)當該雜訊消除電路運作於一第二相位時，導通該第三開關、該第四開關、該第五開關、該第八開關、該第九開關、該第十二開關、該第十三開關及該第十四開關且不導通該第一開關、該第二開關、該第六開關、該第七開關、該第十開關及該第十一開關；(c)當該雜訊消除電路運作於一第三相位時，導通該第一開關及該第二開關且不導通該第三開關至該第十四開關；以及(d)當該雜訊消除電路運作於一第四相位時，導通該第三開關、該第四開關、該第五開關、該第七開關、該第十開關、該第十二開關、該第十三開關及該第十四開關導通且不導通該第一開關、該第二開關、該第六開關、該第八開關、該第九開關及該第十一開關。
  8. 如申請專利範圍第7項所述之雜訊消除電路運作方法，其中當該雜訊消除電路運作於該第一相位時，該第一輸入訊號及該第二輸入訊號均具有一第一電壓，該第一回授電容、該第一並聯電容、該第二回授電容及該第二並聯電容均充電至該第一電壓，該第一電壓大於該參考電壓。
  9. 如申請專利範圍第7項所述之雜訊消除電路運作方法，其中當該雜訊消除電路運作於該第二相位時，該第一輸出訊號及該第二輸出訊號均為差動訊號。
  10. 如申請專利範圍第7項所述之雜訊消除電路運作方法，其中當該雜訊消除電路運作於該第三相位時，該第一輸入訊號具有 該第一電壓且該第二輸入訊號具有一第二電壓，該第一回授電容及該第一並聯電容充電至該第一電壓且該第二回授電容及該第二並聯電容充電至該第二電壓，該第二電壓小於該參考電壓且該參考電壓為該第一電壓與該第二電壓之平均值。
  11. 如申請專利範圍第7項所述之雜訊消除電路運作方法，其中當該雜訊消除電路運作於該第四相位時，該第一輸出訊號及該第二輸出訊號均為單端訊號。
  12. 如申請專利範圍第7項所述之雜訊消除電路運作方法，其中該雜訊消除電路係應用於電容式觸控感測之雜訊消除，以提升電容式觸控感測之精確度。
TW108100754A 2019-01-08 2019-01-08 雜訊消除電路及其運作方法 TWI695300B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108100754A TWI695300B (zh) 2019-01-08 2019-01-08 雜訊消除電路及其運作方法
CN201910096486.6A CN111414092B (zh) 2019-01-08 2019-01-31 噪声消除电路及其运作方法
US16/734,489 US20200220544A1 (en) 2019-01-08 2020-01-06 Noise cancellation circuit and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108100754A TWI695300B (zh) 2019-01-08 2019-01-08 雜訊消除電路及其運作方法

Publications (2)

Publication Number Publication Date
TWI695300B true TWI695300B (zh) 2020-06-01
TW202026831A TW202026831A (zh) 2020-07-16

Family

ID=71403913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108100754A TWI695300B (zh) 2019-01-08 2019-01-08 雜訊消除電路及其運作方法

Country Status (3)

Country Link
US (1) US20200220544A1 (zh)
CN (1) CN111414092B (zh)
TW (1) TWI695300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243532A1 (zh) * 2020-06-02 2021-12-09 深圳市汇顶科技股份有限公司 电容检测电路、触控芯片和电子设备
KR102449239B1 (ko) * 2021-03-24 2022-09-29 주식회사 지니틱스 싱글엔드 누적연산증폭기를 이용한 터치입력 감지장치
KR102440297B1 (ko) * 2021-04-12 2022-09-06 주식회사 지니틱스 노이즈 필터를 갖는 단일 누적연산증폭기를 이용한 정전용량 감지장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051421A1 (en) * 2007-04-23 2009-02-26 Qualcomm Incorporated Switched capacitor integration and summing circuits
US20110102061A1 (en) * 2009-10-30 2011-05-05 Orise Technology Co., Ltd. Touch panel sensing circuit
CN102253771A (zh) * 2010-05-20 2011-11-23 义隆电子股份有限公司 电容式触控面板的感测单元、感测电路及感测方法
CN104769536A (zh) * 2012-09-17 2015-07-08 硅工厂股份有限公司 用于触屏的控制电路以及噪声去除方法
US9417741B2 (en) * 2013-02-13 2016-08-16 Samsung Electro-Mechanics Co., Ltd. Capacitance sensing apparatus and touchscreen apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
US10187940B2 (en) * 2015-10-02 2019-01-22 Texas Instruments Incorporated Transmitter architecture for photoplethysmography systems
TWI569185B (zh) * 2015-11-06 2017-02-01 財團法人工業技術研究院 觸控裝置及其雜訊補償電路及雜訊補償方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090051421A1 (en) * 2007-04-23 2009-02-26 Qualcomm Incorporated Switched capacitor integration and summing circuits
US20110102061A1 (en) * 2009-10-30 2011-05-05 Orise Technology Co., Ltd. Touch panel sensing circuit
CN102253771A (zh) * 2010-05-20 2011-11-23 义隆电子股份有限公司 电容式触控面板的感测单元、感测电路及感测方法
CN104769536A (zh) * 2012-09-17 2015-07-08 硅工厂股份有限公司 用于触屏的控制电路以及噪声去除方法
US9417741B2 (en) * 2013-02-13 2016-08-16 Samsung Electro-Mechanics Co., Ltd. Capacitance sensing apparatus and touchscreen apparatus

Also Published As

Publication number Publication date
CN111414092A (zh) 2020-07-14
TW202026831A (zh) 2020-07-16
CN111414092B (zh) 2023-04-11
US20200220544A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
TWI695300B (zh) 雜訊消除電路及其運作方法
US4697152A (en) Fully differential switched capacitor amplifier having autozeroed common-mode feedback
CN101917195B (zh) 一种高精度低失调电荷比较器电路
JP4966777B2 (ja) Ａ／ｄ変換器
EP0108927B1 (en) High speed charge balancing comparator
US20010005163A1 (en) Semiconductor integrated circuit
CN108322199B (zh) 一种动态比较方法
US4720686A (en) Circuit for converting a fully differential amplifier to a single-ended output amplifier
WO2018059796A1 (en) Integration circuit and method for providing an output signal
US6756928B2 (en) Pseudo-differential amplifier and analog-to-digital converter using the same
EP0415080A2 (en) Device for converting unbalanced analog electric signals into fully-differential signals
CN114627514A (zh) 指纹检测放大电路以及指纹识别装置
US6756842B2 (en) AC coupled multistage high gain operational amplifier
US4647865A (en) Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier
US10425044B1 (en) Cancellation capacitor for aliasing and distortion improvement
CN111628773A (zh) 模数转换器以及模数转换方法
CN111969963B (zh) 前置放大器
US4749953A (en) Operational amplifier or comparator circuit with minimized offset voltage and drift
JP2004096324A (ja) 増幅回路
CN112054794B (zh) 一种开关电容型单端转差分电路
JPH11234088A (ja) スイッチトキャパシタ回路
JPS636957B2 (zh)
TWI657668B (zh) 差動採樣電路
TW463456B (en) Method for eliminating offset voltage of operation amplifier and operation amplifier apparatus with elimination of offset voltage
JPH04293306A (ja) 増幅器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees