JPH03132159A - クロックノイズリダクション回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷検出回路の出力信号に含まれるクロックノ
イズを低減させるクロックノイズリダクション回路に関
する。

〔従来の技術〕

ラインセンサには１ラインの画像読み取りで出力信号に
信号出力区間と無信号区間とを有するａ−８ｉラインセ
ンサ等があるｅａ　　Ｓｉラインセンサは信号出力区間
には出力信号として各ビットに対して入力光量に比例し
た電荷量（光電変換信号）と、このａ−８Ｌラインセン
サを駆動するためのクロックからのクロストークにより
発生するクロックノイズとが重畳した信号を電流の形で
出力し、このａ−８Ｌラインセンサの出力信号からクロ
ックノイズがクロックノイズ低減手段により低減されて
いる。

従来５、クロックノイズ低減手段■ではａ−８ｉライン
センサの出力信号の経路をノイズが各信号経路に均等に
含まれるように分割し、ａ−３ｉラインセンサの分割さ
れた出力信号の差分を差動増幅器で増幅することでクロ
ックノイズを低減させ、極性切換回路により差動増幅器
の出方信号を単一極性としている。

また、他のクロックノイズ低減手段■ではａ−５ｉライ
ンセンサの出力信号に外部からのクロックノイズと逆相
のクロックノイズリダクション信号を混入することでク
ロックノイズを低減させ。

クロックノイズリダクション信号をクロックノイズが十
分に低減するように手動で調整している。

〔発明が解決しようとする課題〕

上記クロックノイズ低減手段のではクロックノイズの低
減率を上げるためには （ａ　１）分割された信号経路のバランスを非常に良く
すること、 （ａｌ）クロックノイズ低減の主要回路となる差動増幅
器の同相除去比を高くとること が必要である。しかし、（ａｌ）については信号経路の
配線パターンの加工精度及びａ−８ｉラインセンサのバ
ラツキ、使用環境（温度、湿度、センサ基板への加圧に
よるセンサ基板のひずみ等）により、分割された信号経
路のバランスがくずれる。

（ａｌ）についてはａ−３Ｌラインセンサからの信号の
性質上広帯域であることが必要であり、またクロックノ
イズが高次の高調波成分を含むので、差動増幅器の同相
除去比の周波数特性が広帯域であることが必要であり、
実現が困難である。

さらに、極性切換回路により差動増幅器の出方信号を単
一極性としているが、極性によるゲインの違い、オフセ
ットの違い等が発生してノイズとなるので、極性切換回
路が新たなノイズ源となってしまう。

上記クロックノイズ低減手段■ではクロックノイズの低
減率を上げるためには （ｂｌ）ａ−５ｉラインセンサの出力信号に混入するク
ロックノイズが安定であること。

（ｂ２）クロックノイズリダクション信号が安定である
こ、と が必要である。しかし、（ｂｌ）については使用環境（
温度、湿度、センサ基板への加圧によるセンサ基板のひ
ずみ等）によりクロックノイズが変化し、（ｂ２）につ
いては（ｂｌ）程ではないが、使用環境によりクロック
ノイズリダクション信号が変化するので、安定なりロッ
クノイズの低減が困難である。

また、クロックノイズリダクション信号の手動調整が必
要である。

本発明は上記欠点を改善し、無調整で、しかも安定なり
ロックノイズの低減を行うことができるクロックノイズ
リダクション回路を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するため、本発明は１ラインの画像読み
取りで出力信号に信号出力区間と無信号区間とを有する
ラインセンサの出力信号から光電変換信号を検出する電
荷検出回路において、該電荷検出回路の前記無信号区間
における出力信号のクロックノイズを検出するクロック
ノイズ検出回路と、このグロックノイズ検出回路の出力
信号を前記無信号区間でサンプリングして前記信号出力
区間にホールドするサンプルホールド回路と、このサン
プルホールド回路の出力信号に応じたクロックノイズリ
ダクション信号を発生して前記電荷検出回路に前記クロ
ックノイズが低減するように入力するクロックノイズリ
ダクション信号発生回路とを備えたものである。

〔作　用〕

電荷検出回路の前記無信号区間における出力信号のクロ
ックノイズがクロックノイズ検出回路により検出され、
このクロックノイズ検出回路の出力信号がサンプルホー
ルド回路により無信号区間でサンプリングされて信号出
力区間にホールドされる。そしてクロックノイズリダク
ション信号発生回路がサンプルホールド回路の出力信号
に応じたクロックノイズリダクション信号を発生して電
荷検出回路にクロックノイズが低減するように入力され
る。

〔実施例〕

第１図は本発明の一実施例を示し、第２図及び第３図は
そのタイミングチャートである。

この実施例のクロックノイズリダクション回路１１はク
ロックノイズ検出回路及び、サンプルホールド回路１２
とクロックノイズリダクション信号発生回路１３とで構
成されている。第１図において、１４はａ−８ｉライン
センサ、１５は電荷検出回路である。

ａ−８ｉラインセンサ１４の出力信号１１は第２図のｂ
−１のように信号出力区間には各ビットに対して入力光
量に比例した電荷量（光電変換信号）と、このａ−３ｉ
ラインセンサ１４を駆動するためのクロックからのクロ
ストークにより発生するクロックノイズとが重畳した信
号を電流の形で出力される。また、ａ−８ｉラインセン
サ１４は１ラインの画像読み取りで全時間連続して光電
変換信号を出力するわけではなく、第２図ａのように出
力信号に信号出力区間と無信号区間とがあり、即ちクロ
ックノイズのみが出力される区間が存在する。電荷検出
回路１５はａ−３ｉラインセンサ１４からの各ビット当
りの入力電荷量に対して一定時間比例した電圧を出力す
るものであり、信号出力区間では光電変換信号にクロッ
クノイズが重畳した入力電荷量に比例した第２図のｂ−
２のような信号を出力し、無信号区間ではクロックノイ
ズの電荷量に比例した第２図のｃ−２のような信号を出
力する。

ａ−８Ｌラインセンサ１４の出力信号Ｉｉｎはクロック
ノイズリダクション回路１１がある場合とクロックノイ
ズリダクション回路１１が無い場合とで同じであり、無
信号区間にはクロックノイズ検出回路及びサンプルホー
ルド回路１２は各ビットについて電荷検出回路１１の出
力信号ＩＯ（第２図のｃ−２のようなりロックノイズ）
を検出してそのサンプルホールドを行うことにより、ａ
−８ｉラインセンサ１４の出力信号Ｉｉｎと逆相で同一
電荷量である第３図のｂ−３のようなりロックノイズリ
ダクション信号発生回路１３の出力信号Ｉ２をクロック
ノイズリダクション信号発生回路１３に発生させる第３
図のｂ−２のような直流信号Ｖ工を出力する。電荷検出
回路１１の入力信号工、はａ−ＳＬラインセンサ１４の
、出力信号Ｉｉｎとクロックノイズリダクション信号発
生回路１３の出力信号Ｉ２との和となり、電荷検出回路
１１の入力信号工、は第３図のｂ−４のように各ビット
当りのクロックノイズが低減された信号となり、即ち、
電荷検出回路１１の出力信号ｖ０は第３図のｂ−ｓのよ
うにクロックノイズが低減される。信号出力区間ではク
ロックノイズ検出回路及びサンプルホールド回路１２が
ホールド状態になり、信号出力区間の直前のクロックノ
イズが低減された無信号区間におけるクロックノイズ検
出回路及びサンプルホールド回路１２の出力信号■、が
保持されることで、クロックノイズリダクション信号発
生回路１３の出力信号■２が無信号区間におけるクロッ
クノイズの低減された状態と同様な第３図のａ−３のよ
うな信号が出力される。

したがって、電荷検出回路１２の入力信号工、は第３図
のａ−１のようなａ−３ｉラインセンサ１４の出力信号
Ｉｉｎから、それに重畳されている第３図のｂ−１のよ
うなりロックノイズの分だけ低減した第３図ａ−４のよ
うな信号が光電変換信号が入力され、電荷検出回路１１
の出力信号ｖ、、はクロックノイズの低減された第３図
ａ　−５のような信号が出力される。ａ−５ｉラインセ
ンサ１４が１ラインの画像読み取りを行う１ライン区間
では電荷検出回路１１の出力信号ｖ０が第３図Ｃのよう
になる。

第４図はこの実施例の具体的な構成を示し、第５図はそ
のタイミングチャートである。

第４図において、１６は電流電圧変換回路、１７は各ビ
ット毎にリセットされて積分を行う積分回路、１８はサ
ンプルホールド回路であり、この電流電圧変換回路１６
．積分回路１７及びサンプルホールド回路１８により電
荷検出回路１５が構成される。１９は帰還増幅器、２０
はサンプルホールド回路であり、この帰還増幅器１９及
びサンプルホールド回路２０により上記クロックノイズ
検出回路及びサンプルホールド回路１２が構成される。

２１はマルチプライヤ（乗算回路）、２２は電圧電荷変
換回路であり、このマルチプライヤ２１及び電圧電荷変
換回路２２によりクロックノイズリダクション信号発生
回路１３が構成される。入力端子ＩＮにはａ−８ｉライ
ンセンサ１４の出力側が接続され、出力端子ＯＵＴから
電荷検出回路１５の出力信号■。が出力される。

ａ−８ｉラインセンサ１４から入力端子ＩＮに入力され
た電流信号Ｉｉｎは電流電圧変換回路１６により電圧信
号ｖ２に変換される。この信号ｖ２は積分回路１７にて
各ビット毎に積分さ九、サンプルホールド回路１８にて
第５図に示すようなサンプル信号ＳＰ１により各ビット
毎にサンプリングされてホールドされることで、各ビッ
ト内の電圧変動が抑えされた信号■。どなる。ここに、
積分回路１７は第５図に示すようなリセット信号により
各ビット毎にリセットされる。

クロックノイズリダクション回路１１ではサンプルホー
ルド回路１８の出力信号ｖ０が高ゲインで低オフセット
の帰還増幅器１９により増幅され、サンプルホールド回
路２０にて第５図に示すようなサンプル信号ＳＰ２によ
り無信号区間でクロックノイズが生ずる時にサンプリン
グされてホールドされる。

増幅器１９は無信号区間のみ高いゲインで働き、信号出
力区間では入力側を切離してｏｖの電圧を出力する。サ
ンプルホールド回路２０は増幅器１９の出力信号■、を
無信号区間でクロックノイズが生ずる時に１ビツトおき
にサンプリングし、その他の時にホールドモードとなる
。このサンプルホールド回路２０の出力信号ｖ１はサン
プルホールド回路１８の出力信号ｖ０におけるクロック
ノイズに比例した信号となり、マルチプライヤ２１にて
クロックＣＫと乗算される。このクロックＣＫはａ−８
Ｌラインセンサ１４を駆動するためのクロックであり、
クロックノイズの発生源となっている。マルチプライヤ
２１の出力信号Ｖ、は極性を含めてサンプルホールド回
路２０の出力信号ｖ０に比例した電圧であり、サンプル
ホールド回路２０の出力信号ｖｌが負の時にはクロック
ＣＫと逆相の信号となる。電圧電荷変換回路２２はマル
チプライヤ２１の出力信号ｖｓをその振幅に比例した電
荷量の電流工２に変換し、この電流Ｉ２がａ−３ｉライ
ンセンサ１４の出力信号１１口に加算されてサンプルホ
ールド回路１８の出力信号ｖ０におけるクロックノイズ
が低減する。サンプルホールド回路２０．マルチプライ
ヤ２１．電圧電荷変換口Ｊ３２２でのゲインを抑えるこ
とで、サンプルホールド回路２０でのホールドノイズや
ドループ、サンプルホールド回路２０．マルチプライヤ
２１．＠正電荷変換回路２２でのゲインの変動がクロッ
クノイズに与える影響を低減することができ、帰還増幅
器１９のゲインを上げることで出力信号ｖ０におけるク
ロックノイズの値を小さくすることができる。

また、クロックノイズリダクション回路１１は電荷検出
回路１５と共に負帰還回路を構成しているので、そのル
ープゲインが大きく、位相回転が大きいと発振を起こす
おそれがあるが、サンプルホールド回路２０のサンプル
時の時定数を大きくとることで、その位相補償を兼ねる
ことができる。

この実施例では無調整でクロックノイズを低減でき、各
ライン毎にクロックノイズの負帰還を行っているので、
安定なりロックノイズの低減が行える。

〔発明の効果〕

以上のように本発明によれば１ラインの画像読み取りで
出力信号に信号出力区間と無信号区間とを有するライン
センサの出力信号から光電変換信号を検出する電荷検出
回路において、該電荷検出回路の前記無信号区間におけ
る出力信号のクロックノイズを検出するクロックノイズ
検出回路と。

このクロックノイズ検出回路の出力信号を前記無信号区
間でサンプリングして前記信号出力区間にホールドする
サンプルホールド回路と、このサンプルホールド回路の
出力信号に応じたクロックノイズリダクション信号を発
生して前記電荷検出回路に前記クロックノイズが低減す
るように入力するクロックノイズリダクション信号発生
回路とを備えたので、無調整でクロックノイズを低減で
き、しかも安定なりロックノイズの低減を行うことがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図及
び第３図は同実施例の動作を示すタイミングチャート、
第４図は同実施例の具体的な構成を示すブロック図、第
５図は同実施例の動作を示すタイミングチャートである
。 １２・・、・クロックノイズ検出回路及びサンプルホー
ルド回路、１３・・・クロックノイズリダクション信号
発生回路。

Claims (1)

【特許請求の範囲】
1. １ラインの画像読み取りで出力信号に信号出力区間と無
   信号区間とを有するラインセンサの出力信号から光電変
   換信号を検出する電荷検出回路において、該電荷検出回
   路の前記無信号区間における出力信号のクロックノイズ
   を検出するクロックノイズ検出回路と、このクロックノ
   イズ検出回路の出力信号を前記無信号区間でサンプリン
   グして前記信号出力区間にホールドするサンプルホール
   ド回路と、このサンプルホールド回路の出力信号に応じ
   たクロックノイズリダクション信号を発生して前記電荷
   検出回路に前記クロックノイズが低減するように入力す
   るクロックノイズリダクション信号発生回路とを備えた
   ことを特徴とするクロックノイズリダクション回路。