JPH104342A - スイッチ駆動回路 - Google Patents

スイッチ駆動回路

Info

Publication number
JPH104342A
JPH104342A JP8175745A JP17574596A JPH104342A JP H104342 A JPH104342 A JP H104342A JP 8175745 A JP8175745 A JP 8175745A JP 17574596 A JP17574596 A JP 17574596A JP H104342 A JPH104342 A JP H104342A
Authority
JP
Japan
Prior art keywords
current
gate
switch
source
main switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8175745A
Other languages
English (en)
Inventor
Satoshi Yamamoto
聡 山本
Akira Hatakeyama
彰 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP8175745A priority Critical patent/JPH104342A/ja
Publication of JPH104342A publication Critical patent/JPH104342A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 主スイッチをなすN−MOSトランジスタの
ゲート、ソース間に電圧クランプ回路を設けてブレーク
ダウンを防止する場合、スイッチングの高速化を図るた
めにゲート、ソース間の容量成分を大電流により急速に
充電すると、トランジスタがオンになった後も大電流が
電圧クランプ回路を流れ続けて電力消費が大きくなる。 【解決手段】 主スイッチ2のゲート、ソース間の容量
成分を充電するために大電流を供給する第1の電源30
と、主スイッチ2がオンした後、オンを維持するための
小電流を供給する第2の電源40とを用い、制御信号に
基づいて大電流及び小電流を同時に前記ゲートに供給
し、容量成分が充電された後は電圧クランプ回路6に電
流が流れるので、この電流を検出してその検出信号に基
づき補助スイッチ3をオフにして大電流の供給を止め、
低消費電力を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタを用
いて出力電流をスイッチングするスイッチ回路に係り、
特にトランジスタのスイッチング動作を高速に行うため
のスイッチ駆動回路の技術分野に関する。
【0002】
【従来の技術】一般にプリンタの印字駆動部分に駆動電
流を供給するドライバとして例えばH型スイッチブリッ
ジ回路が用いられるが、そのブリッジ回路に用いられる
スイッチ回路については高速印字を図るため高速なスイ
ッチング動作が要求される。図7は、ブリッジ回路の高
電位側の従来のスイッチ駆動回路を示す図である。1は
N−MOS(N型Metal Oxide Semic
onductor)トランジスタよりなる主スイッチで
あり、ドレイン側が電位VDのラインに接続されると共
にソース側が負荷に接続されている。なお以下の説明で
は電位Vのラインを電圧源Vと呼ぶことにする。
【0003】主スイッチ1のゲートには例えばMOSト
ランジスタよりなる補助スイッチ11及び定電流源12
を介して電圧源VGに接続されている。また一般にN−
MOSトランジスタのゲート、ソース間のブレークダウ
ン電圧が小さいため、高電位側のスイッチとして使用す
る場合には、ゲート、ソース間に電圧をクランプする例
えばツェナーダイオード13よりなる電圧クランプ回路
が接続され、ゲート、ソース間のブレークダウンを防止
している。
【0004】そして、主スイッチ1をオン状態にするた
めには、ゲート、ソース間の容量成分を充電しなければ
ならないが、高速にオン状態とするためには前記容量成
分を急速に充電する必要がある。従ってトランジスタの
サイズが大型化すると大きな充電電流が必要になり、例
えば0.3Aの負荷電流をスイッチングする場合ゲー
ト、ソース間に例えば1mAの電流を流している。
【0005】
【発明が解決しようとする課題】主スイッチ1がオン状
態になった後は、定電流源12から流す電流はゲート、
ソース間電圧を維持するための比較的小さな電流で十分
であるが、高速動作を得るために大電流を流すようにし
ており、この大電流がゲート、ソース間の容量成分の充
電後もツェナーダイオード13を通じて流れるので、無
駄な電力を消費しているという問題がある。
【0006】そこで図8に示すような回路が検討されて
いる。この回路は、制御信号のオン指令に基づいて第1
及び第2の補助スイッチ14、15をオン状態にして、
第1の定電流源16から大電流(例えば数mA程度)を
主スイッチ1のゲート、ソース間に供給し、この大電流
によりゲート、ソース間の容量成分を充電した後第1の
補助スイッチ14をオフ状態にして、第2の定電流源1
7からゲート、ソース間に小電流(例えば数μA程度)
を供給して主スイッチ1のオン状態を維持するものであ
る。この手法によれば電力の消費を低減できるが、主ス
イッチ1の特性のばらつきを考慮して図9に示すように
第1の補助スイッチ14のゲートに与えるパルス幅をか
なり大きくとらなけらばならず、やはり無駄な電力が消
費されてしまう。
【0007】本発明はこのような事情の下になされたも
のであり、その目的は、高速なスイッチング動作を行う
ことができ、しかも消費電力を低減することのできるス
イッチ駆動回路を提供することにある。
【0008】
【課題を解決するための手段】本発明は、出力電流をオ
ン、オフするためのトランジスタよりなり、ゲ−ト、ソ
−ス間に電圧クランプ回路が接続された主スイッチを駆
動するための回路において、前記主スイッチのゲ−ト、
ソ−ス間の容量成分を充電するための第1の電源と、前
記主スイッチのゲ−ト、ソ−ス間に、主スイッチのオン
状態を維持するための電流を供給するための第2の電源
と、前記主スイッチのゲ−ト、ソ−ス間の容量成分の充
電状態を監視し、当該容量成分が充電されたときに検出
信号を出力する検出部と、制御信号であるオン指令信号
に基づきオン状態とされて前記第1の電源から主スイッ
チのゲ−トに電流を供給し、前記検出信号に基づきオフ
状態とされて当該電流の供給を停止する第1の補助スイ
ッチと、制御信号に基づいて第2の電源からゲ−トに流
れる電流を給断する第2の補助スイッチと、を備えたも
のである。
【0009】ここで主スイッチのゲ−ト、ソ−ス間の容
量成分の充電状態の監視は、その一例として電圧クラン
プ回路を流れる電流を監視することにより行うことがで
きる。即ち前記容量成分が充電されると、第1及び第2
の電源からの電流のほとんどは電圧クランプ回路に流れ
るので、ある程度あるいは完全に充電されたときに電圧
クランプ回路に流れる電流の大きさに対応する設定値を
定めておくことにより検出信号が得られる。従ってこの
検出信号に基づいて第1の電源からの大きな電流を遮断
すれば消費電力が抑えられる。
【0010】
【発明の実施の形態】図1は本発明の実施の形態を示す
回路図である。2はN−MOSトランジスタよりなる主
スイッチであり、ドレイン側が電圧源VDに接続される
と共にソース側が負荷に接続されている。この主スイッ
チ2は図2に示すスイッチ2、2’よりなるH型ブリッ
ジ回路の高電位側のスイッチ2をなすものである。
【0011】主スイッチ2のゲートは、第1の補助スイ
ッチ3を介して第1の電源30である電圧源VGに接続
されており、また第2の補助スイッチ4及び定電流源4
1を介して電圧源VGに接続されている。この例では定
電流源41及び電圧源VGにより第2の電源40が構成
される。
【0012】前記VDは例えば40Vとされ、前記VG
はVDと主スイッチ2のゲート、ソース間のオン電圧V
GSとを加え合わせた値よりも大きい値例えば55Vと
される。第1の電源30は主スイッチ2のゲート、ソー
ス間を急速に充電するために例えばmAオーダの大電流
を流すためのものであり、第2の電源40は主スイッチ
2のゲート、ソース間に、オン状態を維持するための例
えばμAオーダの小電流を流すためのものである。
【0013】第1及び第2の補助スイッチ3、4は各々
P−MOSトランジスタよりなり、ドレイン側が主スイ
ッチ2のゲートに接続されると共に、ゲート側が制御部
50に接続されており、制御部50からの制御信号であ
るオン指令によってオン状態とされるようになってい
る。ただし第1の補助スイッチ3のゲートと制御部50
との間にはナンド回路5が介装されており、後述の電流
検出部からの信号に基づいて第1の補助スイッチ3のオ
フ状態のタイミングが制御される。
【0014】主スイッチ2のゲート、ソース間には、こ
のゲート、ソース間を所定の電圧にクランプしてブレー
クダウンが起こらないようにするための電圧クランプ回
路6が設けられている。また電圧クランプ回路6を含
む、主スイッチ2の外のゲート、ソース間の電流路60
に組み合わせて電流検出部である電流検出回路7が設け
られている。この電流検出回路7は、前記クランプ回路
6に流れる電流の電流値が予め設定した電流値よりも低
いときには「H」レベルの信号を出力し、予め設定した
電流値以上であるときには電流検出信号に相当する
「L」レベルの信号を出力するように構成されている。
【0015】ここで電流検出信号の出力のタイミングに
なる電流の設定値については、主スイッチ2のゲート、
ソース間の容量成分が、主スイッチ2がスイッチングす
るに十分な程度充電されたときに電圧クランプ回路6に
流れる電流の大きさに対応するものである。
【0016】前記ナンド回路5は、一方の入力端がイン
バータ51を介して制御部50に接続されると共に他方
の入力端が前記電流検出回路7の出力端に接続され、ナ
ンド回路5の出力端が第1の補助スイッチ3のゲートに
接続されている。
【0017】次に上述実施の形態の動作について説明す
る。今制御部50から図3(イ)に示すように時刻t0
に制御信号である「L」レベルのオン指令が出力された
とすると、このオン指令は第2の補助スイッチ4のゲー
トに入力されて当該第2の補助スイッチ4をオン状態に
する。一方オン指令はインバータ51で反転されて図3
(ロ)に示すように「H」レベルの信号とされてナンド
回路5の一方の入力端に入力される。このとき電圧クラ
ンプ回路6には電流が流れていないので電流検出回路7
の出力信号は図3(ハ)に示すように「H」レベルであ
る。
【0018】従ってナンド回路5の出力信号は図3
(ニ)に示すように「H」レベルから「L」レベルに変
わり、第1の補助スイッチ3がオン状態になる。これに
より第1の電源30から、第1の補助スイッチ3を通し
て大電流が、また第2の電源40から第2の補助スイッ
チ4を通して小電流が図3(ホ)に示すように主スイッ
チ2のゲート、ソース間に流れ込み、当該ゲート、ソー
ス間の容量成分が急速に充電され、図3(ヘ)に示すよ
うにゲート、ソース間の電圧が立上がる。
【0019】この結果主スイッチ2がオン状態となり、
電源30、40からの電流が電圧クランプ回路6に流
れ、この電流が予め定めた電流値よりも多くなると時刻
t1にて電流検出回路7の出力信号レベルが「L」にな
りつまり電流検出信号が出力され、ナンド回路5の出力
信号が「H」に変わる。なお電圧クランプ回路6として
ツェナーダイオードを用いて試験を行ったところ、前記
容量成分の充電が終了する前にツェナーダイオードに電
流が流れており、そのため電流検出信号の出力のタイミ
ングはゲート、ソース間の電圧が立上がりきる若干前に
なっている。そして第1の補助スイッチ3がオフ状態と
なり第1の電源30からの大電流の供給が停止するが、
この時点では主スイッチ2は既にオン状態になっている
ので第2の電源40からの小電流のみによってオン状態
が維持される。また第2の電源40から電圧クランプ回
路6に電流が流れているので電流検出回路7の出力信号
のレベルは「L」のままである。
【0020】次いで時刻t2にて制御信号がオフ指令に
変わると、第2の補助スイッチ4がオフ状態となって主
スイッチ2がオフ状態となる。このため主スイッチ2の
ゲート、ソース間電圧が立下がると共に電圧クランプ回
路6に電流が流れなくなり、電流検出回路7からの電流
検出信号が消失する。つまり出力レベルが「H」に変わ
る。
【0021】上述の実施の形態によれば、主スイッチ2
のゲート、ソース間に第1の電源30から大電流を供給
して急速にゲート、ソース間の容量成分の充電を行い、
主スイッチ2がオン状態になった後は前記大電流の供給
を止め、第2の電源からオン状態を維持するに十分な小
電流を供給しているので小さな消費電力で高速なスイッ
チング動作が得られる。しかも大電流の制御を閉ループ
により行っているため、MOSトランジスタの特性によ
り大電流の停止のタイミングが予定より早過ぎるといっ
たおそれもなく、確実なスイッチング動作が得られる
し、またMOSトランジスタの特性に応じて無駄のない
タイミングでスイッチングするので、消費電力の無駄を
極力抑えることができる。
【0022】ここで図1に示す実施の形態を具体化した
回路例を図4に示す。この例では電圧クランプ回路6は
ツェナーダイオード61により構成されている。ツェナ
ーダイオード61の低位側にはN−MOSトランジスタ
71のドレイン及びゲートが接続されると共に、このト
ランジスタ71のゲートにはN−MOSトランジスタ7
2のゲートが接続され、これらトランジスタ71、72
はソース側が主スイッチ2のソース側に共通に接続され
てミラー回路を形成している。また前記トランジスタ7
2のドレイン側にはP−MOSトランジスタ73のドレ
イン側が接続されている。定電流源41をなすP−MO
Sトランジスタ42と前記トランジスタ73とのゲート
は、これらゲートへの電流を供給するための電流設定源
70に共通に接続され、両トランジスタ42、73によ
りミラー回路が構成される。
【0023】この回路では、既述の図3に示す時刻t0
に、補助スイッチ3、4を介して主スイッチ2のゲート
に電流が流れ込み、前記容量成分が充電されると、充電
を終える少し前の時点にツェナーダイオード61に電流
が流れ、これによりトランジスタ71、72がオン状態
となる。これによりトランジスタ72にミラー電流が流
れ、トランジスタ73から電流を引き込むと、トランジ
スタ72のドレインの電圧V72が低下し、ナンド回路
5の他方の入力信号が「H」レベルから「L」レベルに
変わって第1の補助スイッチ3がオフ状態となる。
【0024】トランジスタ71、72、73は電流検出
回路7を構成するものであり、トランジスタ72のドレ
インは電流検出回路7の出力端に相当する。V72の電
圧が「H」レベルから「L」レベルに変わるタイミング
つまり電流検出回路7の電流設定値は、トランジスタ7
1、72よりなるミラー回路のミラー比を調整すること
により決めることができ、例えばトランジスタ71側の
電流とトランジスタ72側の電流とのミラー比を1:1
/2とすれば第1、第2の電源30、40からの電流の
半分がツェナーダイオード61を流れたときにV72が
「L」レベルとなる。
【0025】図5は、従来回路と本発明とについて、電
圧クランプ回路を流れる電流を比較した波形図であり、
図5(イ)、(ロ)は夫々図7に示す従来回路、及び図
4に示す本発明の回路を用いた結果である。横軸の0.
0〜2.0μsまでは、制御信号のオン指令が出力され
ている期間に対応している。またいずれの場合もVDを
40Vとしている。図5(イ)ではオン指令が出力され
ている間mAオーダの大電流が流れ続けているが、図5
(ロ)では、はじめの極く短い間だけ大電流が流れ、そ
の後はμAオーダの小電流が流れており、本発明を用い
た場合の消費電力が従来例に比べて格段に小さいことが
分かる。
【0026】以上において本発明は図6に示すように主
スイッチ2がP−MOSトランジスタの場合でも適用す
ることができ、この場合にも主スイッチ2のゲート、ソ
ース間に接続される電圧クランプ回路6を流れる電流を
電流検出回路7で検出する。主スイッチ2のゲート、ソ
ース間の容量成分が充電された後は、電圧源VDから電
圧クランプ回路6を通じて電圧源VG側に電流が流れる
ので、VGSを主スイッチ2のオン電圧とすると、VG
は(VD−VGS)よりも小さい電位とされる。
【0027】なお主スイッチのゲート、ソース間の容量
成分を検出する手法としては、電圧クランプ回路に流れ
る電流を検出することが精度上好ましいが、例えば主ス
イッチ2を複数の小さなMOSトランジスタで構成し、
そのうちの一つのトランジスタに電流が流れたことを検
出しても、同様に閉ループで大電流を停止させることが
できる。
【0028】
【発明の効果】以上のように本発明によれば高速なスイ
ッチング動作が得られ、しかも消費電力を小さく抑える
ことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態を等価的に示す回路図であ
る。
【図2】本発明の実施の形態であるスイッチ駆動回路が
適用されるブリッジ回路を示す回路図である。
【図3】本発明の実施の形態の作用を説明するための電
圧、電流の波形図である。
【図4】本発明の実施の形態を具体化した回路を示す回
路図である。
【図5】本発明の実施の形態と従来のスイッチ駆動回路
とについて、電圧クランプ回路を流れる電流を示す波形
図である。
【図6】本発明の他の実施の形態を等価的に示す回路図
である。
【図7】従来のスイッチ駆動回路の一例を示す回路図で
ある。
【図8】従来のスイッチ駆動回路の他の例を示す回路図
である。
【図9】図8に示す補助スイッチのオン、オフの様子を
示すタイムチャートである。
【符号の説明】
2 主スイッチ 3 第1の補助スイッチ 30 第1の電源 4 第2の補助スイッチ 40 第2の電源 41 定電流源 5 ナンド回路 50 制御部 6 電圧クランプ回路 61 ツェナーダイオード 7 電流検出回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 出力電流をオン、オフするためのトラン
    ジスタよりなり、ゲ−ト、ソ−ス間に電圧クランプ回路
    が接続された主スイッチと、 この主スイッチのゲ−ト、ソ−ス間の容量成分を充電す
    るための第1の電源と、 前記主スイッチのゲ−ト、ソ−ス間に、主スイッチのオ
    ン状態を維持するための電流を供給するための第2の電
    源と、 前記主スイッチのゲ−ト、ソ−ス間の容量成分の充電状
    態を監視し、当該容量成分が充電されたときに検出信号
    を出力する検出部と、 制御信号であるオン指令信号に基づきオン状態とされて
    前記第1の電源から主スイッチのゲ−トに電流を供給
    し、前記検出信号に基づきオフ状態とされて当該電流の
    供給を停止する第1の補助スイッチと、 制御信号に基づいて第2の電源からゲ−トに流れる電流
    を給断する第2の補助スイッチと、を備えたことを特徴
    とするスイッチ駆動回路。
  2. 【請求項2】 出力電流をオン、オフするためのトラン
    ジスタよりなり、ゲ−ト、ソ−ス間に電圧クランプ回路
    が接続された主スイッチと、 この主スイッチのゲ−ト、ソ−ス間の容量成分を充電す
    るための第1の電源と、 前記主スイッチのゲ−ト、ソ−ス間に、主スイッチのオ
    ン状態を維持するための電流を供給するための第2の電
    源と、 前記電圧クランプ回路に流れる電流を監視し、予め設定
    された電流値以上の電流が流れたときに電流検出信号を
    出力する電流検出部と、 制御信号であるオン指令信号に基づきオン状態とされて
    前記第1の電源から主スイッチのゲ−トに電流を供給
    し、前記電流検出信号に基づきオフ状態とされて当該電
    流の供給を停止する第2の補助スイッチと、 制御信号に基づいて第2の電源からゲ−トに流れる電流
    を給断する第1の補助スイッチと、を備えたことを特徴
    とするスイッチ駆動回路。
JP8175745A 1996-06-14 1996-06-14 スイッチ駆動回路 Pending JPH104342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8175745A JPH104342A (ja) 1996-06-14 1996-06-14 スイッチ駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8175745A JPH104342A (ja) 1996-06-14 1996-06-14 スイッチ駆動回路

Publications (1)

Publication Number Publication Date
JPH104342A true JPH104342A (ja) 1998-01-06

Family

ID=16001515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8175745A Pending JPH104342A (ja) 1996-06-14 1996-06-14 スイッチ駆動回路

Country Status (1)

Country Link
JP (1) JPH104342A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324963A (ja) * 2005-05-19 2006-11-30 Toyota Motor Corp 電圧駆動型スイッチング素子の駆動装置
JP2011035923A (ja) * 2010-09-24 2011-02-17 Fuji Electric Systems Co Ltd ドライブ回路
JP2018170586A (ja) * 2017-03-29 2018-11-01 トヨタ自動車株式会社 スイッチング素子の駆動回路
CN115987266A (zh) * 2023-01-16 2023-04-18 深圳市思远半导体有限公司 Nmos开关管的开关电路、控制方法及芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324963A (ja) * 2005-05-19 2006-11-30 Toyota Motor Corp 電圧駆動型スイッチング素子の駆動装置
JP2011035923A (ja) * 2010-09-24 2011-02-17 Fuji Electric Systems Co Ltd ドライブ回路
JP2018170586A (ja) * 2017-03-29 2018-11-01 トヨタ自動車株式会社 スイッチング素子の駆動回路
CN115987266A (zh) * 2023-01-16 2023-04-18 深圳市思远半导体有限公司 Nmos开关管的开关电路、控制方法及芯片
CN115987266B (zh) * 2023-01-16 2023-11-28 深圳市思远半导体有限公司 Nmos开关管的开关电路、控制方法及芯片
CN117134761A (zh) * 2023-01-16 2023-11-28 深圳市思远半导体有限公司 Nmos开关管的开关电路、控制方法及芯片

Similar Documents

Publication Publication Date Title
US7091753B2 (en) Gate driving circuit
US5938172A (en) Solenoid valve drive system
JPH06162772A (ja) 電源電圧降圧回路
US9000811B2 (en) Driver circuit with controlled gate discharge current
US5371415A (en) Two stage gate drive circuit for a FET
US20070069710A1 (en) Voltage generator
KR970700395A (ko) 고전압 검출을 이용한 항복 방지용 회로(breakdown protection circuit using high voltage detection)
US6867641B2 (en) Internal voltage generator for semiconductor device
JP2005354586A (ja) プリドライバ回路
US7151419B2 (en) Oscillation-stop detection circuit, oscillation-stop detection system, electronic device, and oscillation-stop detection method
US6891708B2 (en) Reduced current and power consumption structure of drive circuit
JPH104342A (ja) スイッチ駆動回路
JP3095102B2 (ja) 突入電流防止回路
JPH0923150A (ja) 半導体装置の電圧変換回路
US6353560B1 (en) Semiconductor memory device
JP2792477B2 (ja) 電源切換回路および該電源切換回路を備える半導体集積回路
JP5303927B2 (ja) スイッチング電源回路
JPH07234735A (ja) 内部電源回路
JP2005252873A (ja) 発振停止検出システムおよび電子機器
JP3748993B2 (ja) プログラマブルロード回路
JPH06276699A (ja) 電源回路
JP2023128032A (ja) 負荷スイッチ装置
US6667609B2 (en) Current generating device with reduced switching time from an energy saving mode
JP2516379Y2 (ja) 電源回路
JPH0453066Y2 (ja)