JP2516379Y2

JP2516379Y2 - 電源回路

Info

Publication number: JP2516379Y2
Application number: JP1985103241U
Authority: JP
Inventors: 良明松岡; 恒三宅; 昇三浅野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1985-07-05
Filing date: 1985-07-05
Publication date: 1996-11-06
Anticipated expiration: 2000-07-05
Also published as: JPS6211390U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案はスイッチング方式の電源回路に関する。

（ロ）従来の技術最近の電子機器に於いては、マイクロプロセッサが多
く使用されており、例えば実開昭53-52344号公報に示さ
れたようなスイッチング方式の電源により、主として5V
の電源で駆動されるよう構成されているが、周辺回路あ
るいはモータ、ソレノイド等の駆動機構部は12Vあるい
は24Vで駆動されるよう構成されている。

ところで、このように異なる電圧で駆動が行われる場
合、電源のON、OFF時の電圧の立上り及び立下りに問題
があった。即ち、駆動機構部を駆動する電圧の12Vある
いは24Vの電圧が、制御部を駆動する電圧の5Vより先に
立上りあるいは後に立下ると、駆動機構部には電圧が供
給されているにもかかわらず、制御部よりの制御信号が
供給されない為、駆動機構部の動作が定まらない。

（ハ）考案が解決しようとする問題点そこで従来は第５図に示すように、12Vの出力電圧か
ら減圧して5Vを発生するように構成し、第６図に示すよ
うに電源ON時には5Vが先に発生された後12Vが発生さ
れ、一方電源OFF時には12Vが先に立下った後に5Vが立下
るようにしていた。

ところがこの方式では、5Vでは２〜3A程度が限度であ
り、更に大電流を必要とする場合には使用できないとい
う問題があった。

（ニ）問題点を解決するための手段本考案は上述の問題点に鑑みてなされたもので、その
特徴は、第１の所定電圧を発生する第１スイッチング発
振回路（３）と、前記第１の所定電圧と異なる電圧値の
第２の所定電圧を発生する第２スイッチング発振回路
（４）が個別に設けられたスイッチング方式の電源回路
であって、前記第１、第２スイッチング発振回路（３）
（４）及び以下の各手段を駆動するための電圧を供給す
る電源手段（１）と、該電源手段（１）に対して前記第
１スイッチング発振回路（３）と並列に接続され少なく
とも前記第１スイッチング発振回路（３）を駆動可能な
電荷を蓄積すると共に前記電源手段（１）からの駆動電
圧の供給が停止した場合前記第１スイッチング発振回路
（３）に駆動電圧を供給する電荷蓄積手段（24）（24）
と、前記第１スイッチング発振回路（３）に供給される
電圧値が前記第１スイッチング発振回路（３）を駆動可
能な電圧値より大なる設定電圧値以上か否かを判定する
判定手段（22）と、前記第１スイッチング発振回路
（３）の出力電圧値が前記第１の所定電圧に達した時所
定の信号を発生する電圧検出手段（12）と、前記判定手
段（22）からの前記設定電圧値以上であることを示す信
号を遅延出力する遅延手段（15）（16）（31）と、該遅
延手段（15）（16）（31）からの出力信号（信号Ｄ）に
応答してこの出力信号の出力開始から所定期間（Ｔ）の
間、前記第１スイッチング発振回路（３）の発振を許可
する第１許可信号（信号Ｇ）を出力する第１許可信号出
力手段（17）（18）（33）と、前記遅延手段（15）（1
6）（31）からの出力信号（信号Ｄ）の出力開始より所
定期間（Ｔ）経過した時点からこの信号が出力されてい
る間、前記第２スイッチング発振回路（３）の発振を許
可する第２許可信号（信号Ｊ）を出力する第２許可信号
出力手段（17）（18）（20）（33）と、前記第１許可信
号又は前記電圧検出手段（12）から出力される前記所定
信号の少なくとも一方の入力を条件に前記第１スイッチ
ング発振回路を動作させる手段（19）と、前記電圧検出
手段（12）からの前記所定信号と前記第２許可信号とが
入力されたことを条件に前記第２スイッチング発振回路
（４）を動作させる手段（21）とを備えたことにある。

（ホ）作用本考案では上述のように構成したので、電源ON時には
第１の所定電圧（5V）が第２の所定電圧（12V）より先
に発生され、電源OFF時には第２の所定電圧（12V）の発
振が第１の所定電圧（5V）の発振より先に停止される。

（ヘ）実施例以下では本考案の実施例を図面と共に説明する。

（１）はAC電源が電源スイッチ（２）を介して接続さ
れたブリッジ整流回路で、整流出力電圧が5V及び12Vの
第１、第２スイッチング発振回路（３）（４）に供給さ
れている。各々のスイッチング発振回路（３）（４）
は、発振トランス（５）（５′）、スイッチングトラン
ジスタ（６）（６′）及び発振制御用IC（７）（７′）
よりなる周知の構成であり、発振制御用IC（７）
（７′）により発振が制御されている。（８）（８′）
は発振制御用IC（７）（７′）の動作停止を制御するト
ランジスタで、導通状態で発振制御用（７）（７′）は
不動作状態に設定され発振動作を停止する。（９）は5V
の出力端子間に接続された電圧検出回路で抵抗とシャン
トレギュレータ（10）で構成され、出力電圧が所定電圧
に達した時シャントレギュレータ（10）が導通される。
（11）はベースが電圧検出回路（10）に接続され、ホト
カプラ（12）の発光ダイオード（13）の点灯を制御する
トランジスタで、シャントレギュレータ（10）の導通で
導通される。（14）はスイッチング発振回路（３）
（４）の発振制御を行なう制御回路、（24）（24）はコ
ンデンサであり、このコンデンサは前記AC電源の整流回
路（１）に対して前記第１スイッチング発振回路（３）
と並列に接続され少なくとも前記第１スイッチング発振
回路（３）を駆動可能な電荷を蓄積すると共に前記整流
回路（１）からの駆動電圧の供給が停止した場合前記第
１スイッチング発振回路（３）に駆動電圧を供給する。

第２図に前記制御回路（14）のゲート回路構成を示
す。電圧検出回路（22）は前記第１スイッチング発振回
路（３）に供給される駆動電圧が前記第１スイッチング
発振回路（３）を駆動可能な電圧値より大なる設定電圧
値以上か否かを判定し、この設定電圧値以上であると判
定した時、Ａ点に出力される信号Ａを“H"レベルとす
る。即ち、第３図Ａに示すごとく、電源スイッチ（２）
がONされ前記設定電圧値以上の電圧が前記第１スイッチ
ング発振回路（３）に供給されているときには信号Ａを
“H"レベルとし、一方電源スイッチ（２）がOFFされた
際にはたとえ前記第１スイッチング発振回路（３）が前
記コンデンサ（24）（24）の蓄積電荷により駆動されて
いる場合であっても信号Ａを“L"レベルとする。

前記信号Ａは反転ゲート（15）に供給され、その出力
はNORゲート（16）の一方の入力に直接供給されると共
に抵抗（30）を介して他方の入力にも供給される。ま
た、前記NORゲート（16）の他方の入力と前記トランジ
スタ（８）（８′）に動作電圧を供給する電源線ｂとの
間には遅延用コンデンサ（31）が接続されている。この
ため、Ｃ点の信号Ｃの立下り及び立上りは前記遅延用コ
ンデンサ（31）の作用で第３図Ｂ及びＣに示すごとく、
前記信号Ｂの立下り及び立上りより遅延する。

前記ORゲート（16）の出力信号Ｄは、反転ゲート
（１）及びNANDゲート（18）（20）の一方の入力に供給
され、前記反転ゲート（17）の出力信号Ｅ（第３図Ｅに
明示）は抵抗（32）を介してNANDゲート（18）の他方の
入力に供給される。また、前記NANDゲート（18）の他方
の入力と前記電源線ｂとの間には第２の遅延用コンデン
サ（33）が接続されている。このため、Ｆ点の信号Ｆの
立下り及び立上りは前記遅延用コンデンサ（33）の作用
で第３図Ｅ及びＦに示すごとく、前記信号Ｅの立下り及
び立上りより遅延する。この結果、前記NANDゲート（1
8）の出力信号Ｇは、第３図Ｇに示すごとく前記信号Ｄ
の立上りから所定期間（Ｔ）の間だけ立下ることとな
る。

この信号Ｇは、NANDゲート（19）の一方の入力に供給
される。このNANDゲート（19）の他方の入力と接地間に
は、ホトカプラ（12）のホトトランジスタ（23）が接続
されている。従って、前記NANDゲート（19）の出力信号
Ｉは、第３図Ｉに示すごとく信号Ｇの立下りに同期して
立上り、前記ホトトランジスタ（23）の出力（信号H:第
３図Ｈに明示）の立上りに応答して立下る。また、前記
信号Ｉはトランジスタ（８）のベースに供給されるた
め、このトランジスタ（８）は前記信号Ｇ又はＨの少な
くとも一方が“L"レベルである期間不導通となり、その
結果発振制御用IC（７）はこの期間中動作状態を維持す
る。

一方、前記NANDゲート（20）の他方の入力には、前記
NANDゲート（18）の出力信号Ｇが供給される。このた
め、前記NANDゲート（20）の出力信号Ｊは第３図Ｊに示
す如く信号Ｇの立上りに同期して立下り、信号Ｄの立上
りに同期して立上る。この出力信号Ｊは、NORゲート（2
1）の一方の入力に供給され、また、このNORゲート（2
1）の他方の入力には前記ホトトランジスタ（23）の出
力（信号Ｈ）が供給される。従って、前記NORゲート（2
1）の出力信号Ｋは、第３図Ｋに示すごとく信号Ｈ及び
Ｊが共に“L"レベルである期間のみ“H"レベルとなる。
また、前記信号Ｊはトランジスタ（８′）のベースに供
給されるため、このトランジスタ（８′）は前記信号Ｈ
及びＪが共に“L"レベルである期間不導通となり、その
結果発振制御用IC（７′）はこの期間中動作状態を維持
する。

次に斯る構成よりなる本考案の動作につき説明する。

先ず電源スイッチ（２）がONされAC電源が整流回路
（１）に供給され、整流電圧がスイッチング発振回路
（３）（４）及び制御回路（14）に供給されるが、最初
制御回路（14）のNANDゲート（19）及びNORゲート（2
1）の出力（信号Ｉ及びＫ）は“L"であり、トランジス
タ（８）（８′）の導通で発振制御用IC（７）（７′）
は不動作状態であり直ちには発振を開始しない。しかし
第３図Ｃに示すようにＣ点の電位（信号Ｃ）が徐々に低
下しNORゲート（16）が開かれた時点（t₁）で、第３図
Ｉに示すようにＩ点の電位即ちNANDゲート（19）の出力
信号Ｉが“L"から“H"に反転されることにより、トラン
ジスタ（８）が不導通となり、発振制御用IC（７）は動
作状態に設定され発振制御を行なう。これによりトラン
ス（５）の２次側には5Vの出力電圧が発生される。5Vの
出力電圧の発生でシャントレギュレータ（10）が導通さ
れ、トランジスタ（11）が導通されることにより、ホト
カプラ（12）の発光ダイオード（13）の点灯でホトトラ
ンジスタ（23）が導通し、NANDゲート（19）の一方の入
力を常時“L"にする為（t₂の時点）、NANDゲート（19）
の出力であるＩ点の電位（信号Ｉ）は以後“H"に維持さ
れる。一方Ｇ点の電位（信号Ｇ）は第３図Ｇに示すよう
に所定期間（Ｔ）の間“L"となる為、NANDゲート（20）
の出力のＪ点の電位（信号Ｊ）は、Ｇ点が“H"に復帰し
た時点で“L"となり、NORゲート（21）の一方の入力は
ホトトランジスタ（23）の導通で既に“L"となっている
為、NORゲート（21）の出力のＫ点の電位（信号Ｋ）は
第３図Ｋに示すように“H"となる。これによりトランジ
スタ（８′）が不導通となりスイッチング発振回路
（４）の発振が開始され、トランス（５′）の２次側に
12Vの出力電圧が発生される。したがって12Vの発生は5V
の発生からＴ期間経過後に発生される。

次に電源スイッチ（２）がOFFされると（第３図t₅の
時点）、第１スイッチング発振回路（３）には大容量の
コンデンサ（24）（24）の蓄積電荷によりしばらくの間
数十Ｖの電圧が供給され、第１スイッチング発振回路
（３）は発振を継続しているが、電圧検出回路（22）の
出力信号Ａは略同時に“L"となる為、インバータ（15）
の出力のＢ点の電位（信号Ｂ）が“H"となりＤ点の電位
（信号Ｄ）が“L"に反転され、NANDゲート（20）の出力
信号Ｊが“H"となることにより、NORゲート（21）の出
力信号Ｋが“L"となり、トランジスタ（８′）が導通さ
れスイッチング発振回路（４）は発振が停止される。か
くして12Vの出力電圧は電源スイッチ（２）のOFFと同時
に遮断される。

一方の時Ｄ点の電位（信号Ｄ）が“L"になることによ
り、Ｆ点の電位（信号Ｆ）が第３図Ｆに示すように“H"
になるが、NANDゲート（18）の出力信号Ｇは“H"に維持
されている為、NANDゲート（19）の出力信号Ｉは“H"に
維持され、スイッチング発振回路（３）は発振を継続し
ている。しかしコンデンサ（24）（24）の電荷の放電
で、5Vの出力電圧が低下されてくると、シャントレギュ
レータ（10）の不導通で、トランジスタ（11）が不導通
となりホトカプラ（12）の発光ダイオード（13）が消灯
されると、ホトトランジスタ（23）の不導通でNANDゲー
ト（19）の入力が共に“H"になり、出力信号Ｉが“L"に
反転されることにより、トランジスタ（８）の導通でス
イッチング発振回路（３）が発振を停止し、5Vの出力電
圧が遮断される（第３図t₆の時点）。かくして12Vの出
力電圧の遮断後5Vの出力電圧が遮断され、第４図に示す
ように5Vの出力電圧が早く立上り、最後の立下る。

次に第１スイッチング発振回路（３）に何等かの原因
で異常が発生し、5Vの出力電圧が低下した場合（第３図
t₄の時点）、前述と同様にトランジスタ（11）の不導通
でホトトランジスタ（23）が不導通となることにより、
Ｈ点の電位（信号Ｈ）が破線で示すように“H"となり、
NANDゲート（19）及びNORゲート（21）の出力信号Ｉ及
びＫが破線で示すように“L"に反転される為、トランジ
スタ（８）（８′）が導通され、スイッチング発振回路
（３）（４）は同時に発振を停止し、5V及び12Vの出力
電圧を遮断することにより、電源が供給された回路の誤
動作を防止する。

尚本考案では5Vと12Vのスイッチング発振回路を個別
に設けている為、それぞれ希望する出力電流を取り出す
ことが可能となる。又実施例では5Vと12Vを出力する例
につき説明したが、勿論他の出力電圧にも適用できる。

（ト）考案の効果上述の如く本考案は、第１の所定電圧を発生する第１
スイッチング発振回路と、前記第１の所定電圧と異なる
電圧値の第２の所定電圧を発生する第２スイッチング発
振回路が個別に設けられたスイッチング方式の電源回路
であって、前記第１、第２スイッチング発振回路及び以
下の各手段を駆動するための電圧を供給する電源手段
と、該電源手段に対して前記第１スイッチング発振回路
と並列に接続され少なくとも前記第１スイッチング発振
回路を駆動可能な電荷を蓄積すると共に前記電源手段か
らの駆動電圧の供給が停止した場合前記第１スイッチン
グ発振回路に駆動電圧を供給する電荷蓄積手段と、前記
第１スイッチング発振回路に供給される電圧値が前記第
１スイッチング発振回路を駆動可能な電圧値より大なる
設定電圧値以上か否かを判定する判定手段と、前記第１
スイッチング発振回路の出力電圧値が前記第１の所定電
圧に達した時所定の信号を発生する電圧検出手段と、前
記判定手段からの前記設定電圧値以上であることを示す
信号を遅延出力する遅延手段と、該遅延手段からの出力
信号に応答してこの出力信号の出力開始から所定期間
（Ｔ）の間、前記第１スイッチング発振回路の発振を許
可する第１許可信号を出力する第１許可信号出力手段
と、前記遅延手段からの出力信号の出力開始より所定期
間（Ｔ）経過した時点からこの信号が出力されている
間、前記第２スイッチング発振回路の発振を許可する第
２許可信号を出力する第２許可信号出力手段と、前記第
１許可信号又は前記電圧検出手段から出力される前記所
定信号の少なくとも一方の入力を条件に前記第１スイッ
チング発振回路を動作させる手段と、前記電圧検出手段
からの前記所定信号と前記第２許可信号とが入力された
ことを条件に前記第２スイッチング発振回路を動作させ
る手段とで構成したものであるので、例えば制御部を駆
動するための第１の所定電圧（例えば5V）の供給を駆動
機構部を駆動するための第２の所定電圧（例えば12V）
の供給より早く立上げ且つ遅く立下げることが可能であ
り、駆動機構部の動作が不安定となることを防止でき
る。又、第１の所定電圧の出力電圧検出手段により第１
スイッチング発振回路より発生される第１の所定電圧が
低下したことを検出すると、第１及び第２の所定電圧の
発生を同時に遮断し、機器の誤動作を防止可能であり、
実用的効果大である。

【図面の簡単な説明】

第１図は本考案の電源回路の構成を示す回路図、第２図
は第１図の制御回路を詳細に示す回路図、第３図は第２
図の要部の出力波形図、第４図は本考案の出力発生状態
を示す図、第５図は電源回路の従来例を示す回路図、第
６図は第５図の出力発生状態を示す図である。（１）……整流回路、（３）（４）……第１、第２スイ
ッチング発振回路、（12）……ホトカプラ、（15）（1
7）……反転ゲート、（16）……NORゲート、（18）（2
0）……NANDゲート、（19）……NANDゲート、（21）…
…NORゲート、（22）……電圧検出回路、（24）……コ
ンデンサ、（31）（33）……遅延用コンデンサ。

───────────────────────────────────────────────────── フロントページの続き (72)考案者三宅恒鳥取市南▲吉▼方３丁目201番地鳥取三洋電機株式会社内 (72)考案者浅野昇三鳥取市南▲吉▼方３丁目201番地鳥取三洋電機株式会社内 (56)参考文献実開昭54−85328（ＪＰ，Ｕ)

Claims

(57)【実用新案登録請求の範囲】

【請求項１】第１の所定電圧を発生する第１スイッチン
グ発振回路（３）と、前記第１の所定電圧と異なる電圧
値の第２の所定電圧を発生する第２スイッチング発振回
路（４）が個別に設けられたスイッチング方式の電源回
路であって、前記第１、第２スイッチング発振回路（３）（４）及び
以下の各手段を駆動するための電圧を供給する電源手段
（１）と、該電源手段（１）に対して前記第１スイッチ
ング発振回路（３）と並列に接続され少なくとも前記第
１スイッチング発振回路（３）を駆動可能な電荷を蓄積
すると共に前記電源手段（１）からの駆動電圧の供給が
停止した場合前記第１スイッチング発振回路（３）に駆
動電圧を供給する電荷蓄積手段（24）（24）と、前記第
１スイッチング発振回路（３）に供給される電圧値が前
記第１スイッチング発振回路（３）を駆動可能な電圧値
より大なる設定電圧値以上か否かを判定する判定手段
（22）と、前記第１スイッチング発振回路（３）の出力
電圧値が前記第１の所定電圧に達した時所定の信号を発
生する電圧検出手段（12）と、前記判定手段（22）から
の前記設定電圧値以上であることを示す信号を遅延出力
する遅延手段（15）（16）（31）と、該遅延手段（15）
（16）（31）からの出力信号（信号Ｄ）に応答してこの
出力信号の出力開始から所定期間（Ｔ）の間、前記第１
スイッチング発振回路（３）の発振を許可する第１許可
信号（信号Ｇ）を出力する第１許可信号出力手段（17）
（18）（33）と、前記遅延手段（15）（16）（31）から
の出力信号（信号Ｄ）の出力開始より所定期間（Ｔ）経
過した時点からこの信号が出力されている間、前記第２
スイッチング発振回路（３）の発振を許可する第２許可
信号（信号Ｊ）を出力する第２許可信号出力手段（17）
（18）（20）（33）と、前記第１許可信号又は前記電圧
検出手段（12）から出力される前記所定信号の少なくと
も一方の入力を条件に前記第１スイッチング発振回路を
動作させる手段（19）と、前記電圧検出手段（12）から
の前記所定信号と前記第２許可信号とが入力されたこと
を条件に前記第２スイッチング発振回路（４）を動作さ
せる手段（21）とを備えたことを特徴とする電源回路。