JP2674864B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2674864B2 JP2674864B2 JP15495590A JP15495590A JP2674864B2 JP 2674864 B2 JP2674864 B2 JP 2674864B2 JP 15495590 A JP15495590 A JP 15495590A JP 15495590 A JP15495590 A JP 15495590A JP 2674864 B2 JP2674864 B2 JP 2674864B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- circuit
- switching
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 技術分野 本発明はスイッチング電源に関し、特にスイッング電
源のスイッング制御部のオンオフ制御方式に関する。
源のスイッング制御部のオンオフ制御方式に関する。
従来技術 従来のスイッチング電源の構成を第３図に示す。直流
入力電圧はメインスイッチング回路１へ入力され、スイ
ッチング素子によりオンオフ制御されて交流電圧に変換
される。この交流電圧はトランス２により昇圧若しくは
降圧されて整流平滑回路３へ印加される。この整流平滑
回路３において、交流電圧は直流電圧となって出力され
る。
入力電圧はメインスイッチング回路１へ入力され、スイ
ッチング素子によりオンオフ制御されて交流電圧に変換
される。この交流電圧はトランス２により昇圧若しくは
降圧されて整流平滑回路３へ印加される。この整流平滑
回路３において、交流電圧は直流電圧となって出力され
る。
この直流出力は安定化制御回路４にて常時モニタされ
ており、この直流出力電圧が一定になるようにメインス
イッチング回路１のスイッチング素子のオン期間を制御
するオンパルスＢがこの安定化制御回路４にて生成され
る。
ており、この直流出力電圧が一定になるようにメインス
イッチング回路１のスイッチング素子のオン期間を制御
するオンパルスＢがこの安定化制御回路４にて生成され
る。
すなわち、直流出力電圧のレベルに応じてオンパルス
の幅が制御されパルス幅制御によるスイッチング駆動が
なされて出力安定化が図られている。
の幅が制御されパルス幅制御によるスイッチング駆動が
なされて出力安定化が図られている。
一般に、このスイッチング素子としてはトランジスタ
が用いられるが、例えばバイポーラトランジスタであれ
ば、オンからオフへのターンオフ時間が無視できず、高
速性に欠けるので、安定化制御回路４はオンパルスＢの
後縁タイミングに同期してオフパルスＣを生成し、ター
ンオフ特性を改善している。
が用いられるが、例えばバイポーラトランジスタであれ
ば、オンからオフへのターンオフ時間が無視できず、高
速性に欠けるので、安定化制御回路４はオンパルスＢの
後縁タイミングに同期してオフパルスＣを生成し、ター
ンオフ特性を改善している。
また、MOSトランジスタであれば、そのゲート浮遊容
量が大であるので、この浮遊容量によるターンオフ特性
の低下を当該オフパルスにより改善しているのである。
量が大であるので、この浮遊容量によるターンオフ特性
の低下を当該オフパルスにより改善しているのである。
異常検出回路５は直流出力電圧をこれまたモニタして
おり、出力異常を検出すると、異常検出信号Ａを発生す
る。この異常検出信号Ａの発生タイミングにより、安定
化制御回路４のオンパルスＢの発生を直ちに中断するよ
うにして、回路全体の動作を停止するように構成されて
いる。
おり、出力異常を検出すると、異常検出信号Ａを発生す
る。この異常検出信号Ａの発生タイミングにより、安定
化制御回路４のオンパルスＢの発生を直ちに中断するよ
うにして、回路全体の動作を停止するように構成されて
いる。
第４図（Ａ）〜（Ｃ）は第３図の回路の各部信号Ａ〜
Ｃの波形を夫々対応して示したものである。オンパルス
Ｂは（Ｂ），（Ｃ）に示す如く一定周期のオフパルスＣ
の前縁を後縁とし、パルス幅制御されたパルスである。
Ｃの波形を夫々対応して示したものである。オンパルス
Ｂは（Ｂ），（Ｃ）に示す如く一定周期のオフパルスＣ
の前縁を後縁とし、パルス幅制御されたパルスである。
時刻t1において異常が検出されると、異常検出信号が
（Ａ）に示す如く低レベルから高レベルに遷移する。こ
のレベル遷移に応答して、安定化制御回路４からのオン
パルスは（Ｂ）の如く直ちに中断されて、高レベルから
低レベルになる。
（Ａ）に示す如く低レベルから高レベルに遷移する。こ
のレベル遷移に応答して、安定化制御回路４からのオン
パルスは（Ｂ）の如く直ちに中断されて、高レベルから
低レベルになる。
しかしながら、オフパルスは通常の一定周期で発生さ
れるので、時刻t1からオフパルスの発生時刻t2までの間
は、スイッチンク用トランジスタの駆動端子電圧はフロ
ーティング状態となって不安定であり、よってその間ス
イッチング電源の動作が完全に停止しないという欠点が
ある。
れるので、時刻t1からオフパルスの発生時刻t2までの間
は、スイッチンク用トランジスタの駆動端子電圧はフロ
ーティング状態となって不安定であり、よってその間ス
イッチング電源の動作が完全に停止しないという欠点が
ある。
発明の目的 本発明の目的は、出力異常検出タイミングからオフパ
ルスの発生までの不安定期期間を除去して、出力異常時
に直ちに回路動作を停止するようにしたスイッチング電
源を提供することである。
ルスの発生までの不安定期期間を除去して、出力異常時
に直ちに回路動作を停止するようにしたスイッチング電
源を提供することである。
発明の構成 本発明によるスイッチング電源は、直流入力電圧をス
イッチング制御して交流電圧に変換する直流交流変換手
段と、この交流電圧を整流平滑して直流出力を発生する
手段と、この直流出力に応じて前記直流交流変換手段に
おけるスイッチングのためのオン及びオフパルスを発生
する手段と、前記直流出力の異常に応答して前記オンパ
ルスの発生を停止制御する手段と、前記直流出力の異常
に応答して前記オフパルスを発生制御する手段とを含む
ことを特徴とする。
イッチング制御して交流電圧に変換する直流交流変換手
段と、この交流電圧を整流平滑して直流出力を発生する
手段と、この直流出力に応じて前記直流交流変換手段に
おけるスイッチングのためのオン及びオフパルスを発生
する手段と、前記直流出力の異常に応答して前記オンパ
ルスの発生を停止制御する手段と、前記直流出力の異常
に応答して前記オフパルスを発生制御する手段とを含む
ことを特徴とする。
実施例 以下、図面を用いて本発明の実施例を説明する。
第１図は本発明の実施例のブロック図であり、第３図
と同等分分は同一符号により示す。本実施例では、異常
検出回路５による出力異常の検出タイミングに応答し
て、強制的にオフパルスを発生するオフパルス発生回路
６を追加したものである。
と同等分分は同一符号により示す。本実施例では、異常
検出回路５による出力異常の検出タイミングに応答し
て、強制的にオフパルスを発生するオフパルス発生回路
６を追加したものである。
このオフパルス発生回路６の詳細を説明すると、異常
検出信号を入力とするインバータ61と、このインバータ
出力をプルアップする抵抗62と、インバータ61の出力を
反転する他のインバータ63と、インバータ61の出力を遅
延する抵抗64、コンデンサ65からなる時定数回路と、イ
ンバータ63の出力Ｄと時定数回路の出力Ｅとを２入力と
するナンドゲート66と、このゲート出力Ｆを反転する別
のインバータ67とらなる。
検出信号を入力とするインバータ61と、このインバータ
出力をプルアップする抵抗62と、インバータ61の出力を
反転する他のインバータ63と、インバータ61の出力を遅
延する抵抗64、コンデンサ65からなる時定数回路と、イ
ンバータ63の出力Ｄと時定数回路の出力Ｅとを２入力と
するナンドゲート66と、このゲート出力Ｆを反転する別
のインバータ67とらなる。
そして、このインバータ67の出力すなわち強制オフパ
ルス出力は、安定化制御回路４からの通常の一定周期の
オフパルスＣと共にオアゲート７へ入力されている。こ
のオアゲート７の出力Ｇがメインスイッチング回路１の
スイッチング用トランジスタのオフパルスとなるのであ
る。
ルス出力は、安定化制御回路４からの通常の一定周期の
オフパルスＣと共にオアゲート７へ入力されている。こ
のオアゲート７の出力Ｇがメインスイッチング回路１の
スイッチング用トランジスタのオフパルスとなるのであ
る。
他の構成は第３図の従来例と同一であり、その説明は
省略する。
省略する。
第２図は第１図の回路の動作を説明する各部信号波形
図であり、（Ａ）〜（Ｇ）は各部信号Ａ〜Ｇの波形を夫
々対応して示している。時刻t1に異常が発生すると、異
常検出信号が（Ａ）の如く低レベルから高レベルにな
る。従って、この信号Ａのインバータ61による反転信号
が時定数回路により（Ｅ）の様な波形となる。
図であり、（Ａ）〜（Ｇ）は各部信号Ａ〜Ｇの波形を夫
々対応して示している。時刻t1に異常が発生すると、異
常検出信号が（Ａ）の如く低レベルから高レベルにな
る。従って、この信号Ａのインバータ61による反転信号
が時定数回路により（Ｅ）の様な波形となる。
よって、２入力ナンドゲートの入力は（Ｄ）と（Ｅ）
の波形となるから、このゲートのスレッシュホールドレ
ベルＶTの作用により、ゲート出力が（Ｆ）の如く得ら
れる。その結果、インバータ67の出力には異常検出タイ
ミングt1と同時に立上り、先の時定数回路の時定数によ
り定まる時間後に立下る強制オフパルスが生成される。
の波形となるから、このゲートのスレッシュホールドレ
ベルＶTの作用により、ゲート出力が（Ｆ）の如く得ら
れる。その結果、インバータ67の出力には異常検出タイ
ミングt1と同時に立上り、先の時定数回路の時定数によ
り定まる時間後に立下る強制オフパルスが生成される。
そこで、この強制オフパルスをオアゲート７を介して
メインスイッチング回路１内のトランジスタのオフパル
スＧとして使用すれば、異常検出時刻t1と同時にオフパ
ルスが生成されて、トランジスタは強制的にオフとな
り、前述の問題点は解消される。
メインスイッチング回路１内のトランジスタのオフパル
スＧとして使用すれば、異常検出時刻t1と同時にオフパ
ルスが生成されて、トランジスタは強制的にオフとな
り、前述の問題点は解消される。
尚、第１図に示した回路構成は単に一例を示すにすぎ
ず、種々の変型が可能であることは勿論である。
ず、種々の変型が可能であることは勿論である。
発明の効果 本発明によれば、スイッチング電源の異常時に、直ち
に強制的にオフパルスを発生する構成としたので、スイ
ッチング電源の回路動作を確実に停止可能となるという
効果がある。
に強制的にオフパルスを発生する構成としたので、スイ
ッチング電源の回路動作を確実に停止可能となるという
効果がある。
第１図は本発明の実施例のブロック図、第２図は実施例
の動作を示す信号波形図、第３図は従来技術を示すブロ
ック図、第４図は従来のブロックの動作を示す信号波形
図である。 主要部分の符号の説明 １……メインスイッチング回路 ２……トランス ３……整流平滑回路 ４……安定化制御回路 ５……異常検出回路 ６……強制オフパルス発生回路
の動作を示す信号波形図、第３図は従来技術を示すブロ
ック図、第４図は従来のブロックの動作を示す信号波形
図である。 主要部分の符号の説明 １……メインスイッチング回路 ２……トランス ３……整流平滑回路 ４……安定化制御回路 ５……異常検出回路 ６……強制オフパルス発生回路
Claims (1)
- 【請求項１】直流入力電圧をスイッチング制御して交流
電圧に変換する直流交流変換手段と、この交流電圧を整
流平滑して直流出力を発生する手段と、この直流出力に
応じて前記直流交流変換手段におけるスイッチングのた
めのオン及びオフパルスを発生する手段と、前記直流出
力の異常に応答して前記オンパルスの発生を停止制御す
る手段と、前記直流出力の異常に応答して前記オフパル
スを強制的に発生する手段とを含むことを特徴とするス
イッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15495590A JP2674864B2 (ja) | 1990-06-13 | 1990-06-13 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15495590A JP2674864B2 (ja) | 1990-06-13 | 1990-06-13 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0446557A JPH0446557A (ja) | 1992-02-17 |
| JP2674864B2 true JP2674864B2 (ja) | 1997-11-12 |
Family
ID=15595564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15495590A Expired - Fee Related JP2674864B2 (ja) | 1990-06-13 | 1990-06-13 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674864B2 (ja) |
-
1990
- 1990-06-13 JP JP15495590A patent/JP2674864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0446557A (ja) | 1992-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| GB2316817A (en) | Power supply unit for improving power factor | |
| US5162631A (en) | Power supply unit for electrical discharge machine | |
| JP2674864B2 (ja) | スイッチング電源 | |
| US5272398A (en) | Driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
| US4540895A (en) | Device having thyristors connected in series | |
| JP3277851B2 (ja) | 誤動作防止機能を備えた制御回路 | |
| JP3151599B2 (ja) | スイッチング電源装置 | |
| JPH0537254Y2 (ja) | ||
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JP2929826B2 (ja) | Ｇｔｏサイリスタゲート駆動回路 | |
| JPH025676Y2 (ja) | ||
| JPH09261950A (ja) | パルス制御回路及び同期整流回路 | |
| JPH0412792Y2 (ja) | ||
| JP2589726B2 (ja) | トランジスタインバータ | |
| JP2513509Y2 (ja) | インバ―タの出力電圧検出回路 | |
| JP2739221B2 (ja) | 放電加工機の放電電流供給装置 | |
| KR890005516Y1 (ko) | 펄스폭 변조 초퍼 회로의 인터럽트 발생회로 | |
| JPH0219649B2 (ja) | ||
| KR960020617A (ko) | 고주파 가열장치 | |
| JP3010708B2 (ja) | パルス発生器 | |
| JP2589820Y2 (ja) | スイッチング電源装置 | |
| JPH05161345A (ja) | スイッチング電源回路 | |
| JPH0262049B2 (ja) | ||
| JPH0638517A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |