JP2513509Y2 - インバ―タの出力電圧検出回路 - Google Patents
インバ―タの出力電圧検出回路Info
- Publication number
- JP2513509Y2 JP2513509Y2 JP9854589U JP9854589U JP2513509Y2 JP 2513509 Y2 JP2513509 Y2 JP 2513509Y2 JP 9854589 U JP9854589 U JP 9854589U JP 9854589 U JP9854589 U JP 9854589U JP 2513509 Y2 JP2513509 Y2 JP 2513509Y2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- inverter
- photocoupler
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は、PWMインバータの出力電圧の検出回路に
関する。
関する。
［従来技術］ 第３図は誘導電動機の速度制御を行うためのPWM方式
電圧形インバータの主回路を示したもので、インバータ
INVの主回路は６個のスイッチング素子であるトランジ
スタTRをブリッジ接続してなり、各トランジスタTRには
ダイオードＤが逆並列接続されている。IMは誘導電動
機、DCは電圧Ｅのインバータ直流電源である。
電圧形インバータの主回路を示したもので、インバータ
INVの主回路は６個のスイッチング素子であるトランジ
スタTRをブリッジ接続してなり、各トランジスタTRには
ダイオードＤが逆並列接続されている。IMは誘導電動
機、DCは電圧Ｅのインバータ直流電源である。
ところで、この種のインバータにおいては正アームの
スイッチング素子と負アームのスイッチング素子の一方
が完全にOFFしていないのに他方のスイッチング素子がO
Nしてアーム短絡を生じるのを防止するために短絡防止
期間を設定するが、短絡防止期間を設定したために、そ
の期間中はインバータINVは無制御状態にあり、インバ
ータINVの出力電圧の極性は、インバータ出力電流の流
れる方向によって決定されるので、インバータの出力電
圧が不安定になって、所望の出力電圧が得られなくな
り、制御精度が低いものとなる。これを防ぐために、出
力電圧が正である期間、負である期間を検出し、これを
用いて、PWM信号のパルス幅を上記短絡防止期間分だけ
補正することにより、所望の出力電圧を得るようにして
いる。
スイッチング素子と負アームのスイッチング素子の一方
が完全にOFFしていないのに他方のスイッチング素子がO
Nしてアーム短絡を生じるのを防止するために短絡防止
期間を設定するが、短絡防止期間を設定したために、そ
の期間中はインバータINVは無制御状態にあり、インバ
ータINVの出力電圧の極性は、インバータ出力電流の流
れる方向によって決定されるので、インバータの出力電
圧が不安定になって、所望の出力電圧が得られなくな
り、制御精度が低いものとなる。これを防ぐために、出
力電圧が正である期間、負である期間を検出し、これを
用いて、PWM信号のパルス幅を上記短絡防止期間分だけ
補正することにより、所望の出力電圧を得るようにして
いる。
第３図に符号10で示す回路は、上記出力電圧の極性を
検出するための従来の回路例（Ｕ相についてのみ示して
ある）であって、フォトカプラー20を用いており、Ｕ相
出力点Ｕと直流電源DCの負荷端子との間に挿入されてい
る。21はフォトカプラー20の発光ダイオード、22はフォ
トカプラー20のフォトトランジスタ、23、24は抵抗であ
る。Ｖ、ＷはＶ相出力点、Ｗ相出力点を示す。13はPWM
信号のパルス幅を補正する回路である。
検出するための従来の回路例（Ｕ相についてのみ示して
ある）であって、フォトカプラー20を用いており、Ｕ相
出力点Ｕと直流電源DCの負荷端子との間に挿入されてい
る。21はフォトカプラー20の発光ダイオード、22はフォ
トカプラー20のフォトトランジスタ、23、24は抵抗であ
る。Ｖ、ＷはＶ相出力点、Ｗ相出力点を示す。13はPWM
信号のパルス幅を補正する回路である。
この構成においては、正アームのトランジスタTRもし
くはダイオードＤがONすると、発光ダイオード21が導通
するので、フォトトランジスタ22がONし、出力ａはＬレ
ベルとなる負アームのトランジスタTRもしくはダイオー
ドＤがONした時には、発光ダイオード21は非導通とな
り、フォトトランジスタ22はONぜず、出力ａはＨレベル
となる。即ち、出力ａの電位は、Ｕ相電位Vuが正の間は
Ｌレベル、負に変化するとＨレベルとなり、出力ａのＬ
およびＨ期間はそれぞれＵ相電位Vuの正および負の期間
に対応する。
くはダイオードＤがONすると、発光ダイオード21が導通
するので、フォトトランジスタ22がONし、出力ａはＬレ
ベルとなる負アームのトランジスタTRもしくはダイオー
ドＤがONした時には、発光ダイオード21は非導通とな
り、フォトトランジスタ22はONぜず、出力ａはＨレベル
となる。即ち、出力ａの電位は、Ｕ相電位Vuが正の間は
Ｌレベル、負に変化するとＨレベルとなり、出力ａのＬ
およびＨ期間はそれぞれＵ相電位Vuの正および負の期間
に対応する。
［考案が解決しようとする課題］ しかし、フォトカプラー20を用いる検出回路では、発
光ダイオード21の動作に対してフォトトランジスタ22の
動作に時間遅れがあり、かつON動作の時間遅れとOFF動
作の時間遅れとが等しくなく、例えばON動作は速く、OF
F動作は遅い。そのために、インバータのPWM動作を高周
波で行なわせた場合には、各組の相電位Vu、Vv、Vwに対
する出力ａの平均直はオフセットを生じる結果となり、
この出力を利用してPWM信号の上記補正を行うと、イン
バータ出力電圧がオフセット誤差による直流分を含むよ
うになり、誘導電動機鉄心の偏磁や飽和などを招く結果
となる。
光ダイオード21の動作に対してフォトトランジスタ22の
動作に時間遅れがあり、かつON動作の時間遅れとOFF動
作の時間遅れとが等しくなく、例えばON動作は速く、OF
F動作は遅い。そのために、インバータのPWM動作を高周
波で行なわせた場合には、各組の相電位Vu、Vv、Vwに対
する出力ａの平均直はオフセットを生じる結果となり、
この出力を利用してPWM信号の上記補正を行うと、イン
バータ出力電圧がオフセット誤差による直流分を含むよ
うになり、誘導電動機鉄心の偏磁や飽和などを招く結果
となる。
第４図にインバータＵ相出力電位Vuとフォトトランジ
スタ22の出力ａを対比して示す。
スタ22の出力ａを対比して示す。
本考案は上記問題を解消するためになされたもので、
インバータの相電圧の極性変化を忠実に検出することが
できるインバータの出力電圧極性検出回路を提供するこ
とを目的とする。
インバータの相電圧の極性変化を忠実に検出することが
できるインバータの出力電圧極性検出回路を提供するこ
とを目的とする。
［課題を解決するための手段］ 本考案は、上記目的を達成するため、インバータの各
相の正アーム及び負アームのスイッチング素子に対し
て、それぞれ並列接続に、第１のフォトカプラーと第２
のフォトカプラーを接続し、第１のフォトカプラーのオ
ン（もしくはオフ）動作タイミングで対応する相のイン
バータ出力電圧の立上り（もしくは立下り）を検出し、
第２のフォトカプラーの上記第１のフォトカプラーの動
作と同じ動作タイミングで該インバータ出力電圧の立下
り（もしくは立上り）を検出する波形整形回路を設けた
ものである。
相の正アーム及び負アームのスイッチング素子に対し
て、それぞれ並列接続に、第１のフォトカプラーと第２
のフォトカプラーを接続し、第１のフォトカプラーのオ
ン（もしくはオフ）動作タイミングで対応する相のイン
バータ出力電圧の立上り（もしくは立下り）を検出し、
第２のフォトカプラーの上記第１のフォトカプラーの動
作と同じ動作タイミングで該インバータ出力電圧の立下
り（もしくは立上り）を検出する波形整形回路を設けた
ものである。
［作用］ 本考案は、第１のフォトカプラーを、オンタイミング
（もしくはオフタイミング）か第２のフォトカプラーの
オンタイミング（もしくはオフタイミング）の一方で波
形整形回路をトリガーし、他方でリセットするから、波
形整形回路の出力の立上りが、第１のフォトカプラーの
動作遅れ分だけ遅れても、その分、立下りが、第２のフ
ォトカプラーの動作遅れ分だけ遅れ、両動作遅れ分は、
通常、等しいから、波形整形回路の出力はインバータ出
力電圧を、その出力幅において、忠実に再現する。
（もしくはオフタイミング）か第２のフォトカプラーの
オンタイミング（もしくはオフタイミング）の一方で波
形整形回路をトリガーし、他方でリセットするから、波
形整形回路の出力の立上りが、第１のフォトカプラーの
動作遅れ分だけ遅れても、その分、立下りが、第２のフ
ォトカプラーの動作遅れ分だけ遅れ、両動作遅れ分は、
通常、等しいから、波形整形回路の出力はインバータ出
力電圧を、その出力幅において、忠実に再現する。
［実施例］ 以下、本考案の１実施例を図面を参照して説明する。
第１図において、30はフォトカプラーであって、直流
電源DCの正極端子とＵ相出力点Ｕとの間に挿入され、抵
抗33、23を介してフォトカプラー20と直列に接続されて
いる。31はフォトカプラー30の発光ダイオード、32はフ
ォトカプラー30のフォトトランジスタ、34は抵抗であ
る。フォトカプラー20の出力ａとフォトカプラー30の出
力ｂとは波形整形回路40に入力制御信号として入力され
る。この２つのフォトカプラー20、30を有する回路10及
び波形整形回路40は図示しないがＶ相、Ｗ相に対しても
設けられる。
電源DCの正極端子とＵ相出力点Ｕとの間に挿入され、抵
抗33、23を介してフォトカプラー20と直列に接続されて
いる。31はフォトカプラー30の発光ダイオード、32はフ
ォトカプラー30のフォトトランジスタ、34は抵抗であ
る。フォトカプラー20の出力ａとフォトカプラー30の出
力ｂとは波形整形回路40に入力制御信号として入力され
る。この２つのフォトカプラー20、30を有する回路10及
び波形整形回路40は図示しないがＶ相、Ｗ相に対しても
設けられる。
なお、直流電源DC、インバータINV、誘導電動機IMか
ら構成される基本回路は第３図と同様である。
ら構成される基本回路は第３図と同様である。
次に、本実施例の動作を第２図の波形図を参照して説
明する。
明する。
この構成においては、Ｕ相の正アームのトランジスタ
TRもしくはダイオードＤがONすると、フォトカプラー20
では、ただちに発光ダイオード21が導通し、フォトトラ
ンジスタ22がONして、出力ａはただちにＨレベルからＬ
レベルとなる。一方、フォトカプラー30では、発光ダイ
オード31がOFFし、フォトトランジスタ32が動作遅れ分
Δt2だけ遅れてOFFすることに伴って、出力ｂは、出力
ａに対しΔt2の時間遅れをもってＬレベルからＨレベル
に立上がる。これとは逆に、Ｕ相の負アームのトランジ
スタTRもしくはダイオードＤがONすると、出力ｂはただ
ちにＨレベルからＬレベルに変化し、出力ａはフォトト
ランジスタ22の動作遅れ分Δt1だけ遅れて、ＬからＨレ
ベルに変化する。
TRもしくはダイオードＤがONすると、フォトカプラー20
では、ただちに発光ダイオード21が導通し、フォトトラ
ンジスタ22がONして、出力ａはただちにＨレベルからＬ
レベルとなる。一方、フォトカプラー30では、発光ダイ
オード31がOFFし、フォトトランジスタ32が動作遅れ分
Δt2だけ遅れてOFFすることに伴って、出力ｂは、出力
ａに対しΔt2の時間遅れをもってＬレベルからＨレベル
に立上がる。これとは逆に、Ｕ相の負アームのトランジ
スタTRもしくはダイオードＤがONすると、出力ｂはただ
ちにＨレベルからＬレベルに変化し、出力ａはフォトト
ランジスタ22の動作遅れ分Δt1だけ遅れて、ＬからＨレ
ベルに変化する。
ところで、波形整形回路40は信号ａの立下りでトリガ
ーされて、ＬレベルからＨレベルへ立上り、信号ｂの立
下りで、リセットされてＨレベルからＬレベルへ立下る
信号ｃを送出するように構成されている。これによっ
て、この信号ｃはＵ相の出力電圧Vuに同期して立上り、
同期して立下る信号となり、出力電圧を、その時間幅に
おいて忠実に再現する。
ーされて、ＬレベルからＨレベルへ立上り、信号ｂの立
下りで、リセットされてＨレベルからＬレベルへ立下る
信号ｃを送出するように構成されている。これによっ
て、この信号ｃはＵ相の出力電圧Vuに同期して立上り、
同期して立下る信号となり、出力電圧を、その時間幅に
おいて忠実に再現する。
従って、前記したようなオフセットは無く、波形整形
回路40の出力ｃ（インバータINVの出力電圧と同位相の
制御信号）が基準となるレファレンス信号（図示せず）
と一致する方向に補正制御することによって所望のイン
バータ出力電圧を得ることができる。
回路40の出力ｃ（インバータINVの出力電圧と同位相の
制御信号）が基準となるレファレンス信号（図示せず）
と一致する方向に補正制御することによって所望のイン
バータ出力電圧を得ることができる。
なお、上記実施例では、フォトカプラー20、30の出力
の立下りを利用しているが、フォトトランジスタ21、31
の動作遅れΔt1、Δt2が等しい場合には、フォトカプラ
ー20、30の出力の立上りを利用しても同様の効果を得る
ことができる。
の立下りを利用しているが、フォトトランジスタ21、31
の動作遅れΔt1、Δt2が等しい場合には、フォトカプラ
ー20、30の出力の立上りを利用しても同様の効果を得る
ことができる。
［考案の効果］ 本考案は以上説明した通り、第１のフォトカプラーの
オンタイミング（もしくはオフタイミング）か第２のフ
ォトカプラーのオンタイミング（もしくはオフタイミン
グ）の一方で波形整形回路をトリガーし、他方でリセッ
トするから、波形整形回路の出力の立上りが、第１のフ
ォトカプラーの動作遅れ分だけ遅れても、その分、立下
りが、第２のフォトカプラーの動作遅れ分だけ遅れ、両
動作遅れ分は、通常、等しいから、波形整形回路の出力
はインバータ出力電圧を、その出力幅において忠実に再
現する。
オンタイミング（もしくはオフタイミング）か第２のフ
ォトカプラーのオンタイミング（もしくはオフタイミン
グ）の一方で波形整形回路をトリガーし、他方でリセッ
トするから、波形整形回路の出力の立上りが、第１のフ
ォトカプラーの動作遅れ分だけ遅れても、その分、立下
りが、第２のフォトカプラーの動作遅れ分だけ遅れ、両
動作遅れ分は、通常、等しいから、波形整形回路の出力
はインバータ出力電圧を、その出力幅において忠実に再
現する。
第１図は本考案の実施例を示す回路図、第２図は上記実
施例の動作を説明するための波形図、第３図は従来の検
出回路を示す回路図、第４図は上記従来例の動作を説明
するための波形図である。 20、30……フォトカプラー 21、31……発光ダイオード 22、32……フォトトランジスタ 40……波形整形回路 INV……インバータ Ｕ、Ｖ、Ｗ……出力点 TR……トランジスタ Ｄ……ダイオード
施例の動作を説明するための波形図、第３図は従来の検
出回路を示す回路図、第４図は上記従来例の動作を説明
するための波形図である。 20、30……フォトカプラー 21、31……発光ダイオード 22、32……フォトトランジスタ 40……波形整形回路 INV……インバータ Ｕ、Ｖ、Ｗ……出力点 TR……トランジスタ Ｄ……ダイオード
Claims (1)
- 【請求項１】インバータの各相の正アームおよび負アー
ムであってダイオードを逆並列接続したスイッチング素
子にそれぞれ並列接続された第１のフォトカプラーと第
２のフォトカプラー、および、上記第１のフォトカプラ
ーのオン動作もしくはオフ動作のタイミングで対応する
相のインバータ出力電圧のレベル変化と、第２のフォト
カプラーのオン動作もしくはオフ動作のタイミングで対
応する相のインバータ出力電圧の上記とは逆方向へのレ
ベル変化とを入力し、インバータ出力電圧と同位相の出
力電圧を出力する波形整形回路を備えたことを特徴とす
るインバータの出力電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9854589U JP2513509Y2 (ja) | 1989-08-25 | 1989-08-25 | インバ―タの出力電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9854589U JP2513509Y2 (ja) | 1989-08-25 | 1989-08-25 | インバ―タの出力電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0339384U JPH0339384U (ja) | 1991-04-16 |
| JP2513509Y2 true JP2513509Y2 (ja) | 1996-10-09 |
Family
ID=31647639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9854589U Expired - Lifetime JP2513509Y2 (ja) | 1989-08-25 | 1989-08-25 | インバ―タの出力電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513509Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2525321Y2 (ja) * | 1993-12-22 | 1997-02-12 | 株式会社織部 | 容器蓋半完成品、及び容器蓋 |
-
1989
- 1989-08-25 JP JP9854589U patent/JP2513509Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0339384U (ja) | 1991-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0695679B1 (en) | Power steering apparatus for performing feedback control of motor-driving current | |
| US4546422A (en) | Control system for a voltage-type inverter | |
| JP2001025265A (ja) | オンディレイ補償用アームオン検出回路 | |
| AU602444B2 (en) | An improved circuit arrangement for detecting cross over by an alternating voltage of a fixed reference voltage level | |
| JPH11122979A (ja) | センサーレス３相ビーエルディーシーモーター駆動回路 | |
| JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
| JP2513509Y2 (ja) | インバ―タの出力電圧検出回路 | |
| JP2011193543A (ja) | 電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及びインテリジェントパワーモジュール | |
| JP4381501B2 (ja) | 電圧型ｐｗｍインバータ装置 | |
| JP2597021Y2 (ja) | Ｉｇｂｔ素子破損検出回路 | |
| JPH0993948A (ja) | モータの制御装置 | |
| JP2508582Y2 (ja) | インバ―タの出力電圧極性検出回路 | |
| JP2003164192A (ja) | 三相ブラシレスモータ制御装置 | |
| JPH0295174A (ja) | 電力変換装置 | |
| JP3062900B2 (ja) | インバータ制御装置 | |
| JPH1056781A (ja) | インバータ回路 | |
| JP3322069B2 (ja) | 中性点クランプ形インバータのｐｗｍ制御回路 | |
| JPH09163753A (ja) | 電力変換器の指令電圧補正装置 | |
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| JPH11183531A (ja) | インバータ装置の出力電流極性検出方法 | |
| JPS61191272A (ja) | Ｐｗｍインバ−タのベ−スドライブ回路 | |
| JPH0232765A (ja) | 電力変換装置 | |
| JP2674864B2 (ja) | スイッチング電源 | |
| JPH06133559A (ja) | 電圧型ｐｗｍインバータ | |
| JPH11275866A (ja) | 三相整流器力率改善回路の制御方式 |