JP2597021Y2 - Ｉｇｂｔ素子破損検出回路 - Google Patents
Ｉｇｂｔ素子破損検出回路Info
- Publication number
- JP2597021Y2 JP2597021Y2 JP1992064170U JP6417092U JP2597021Y2 JP 2597021 Y2 JP2597021 Y2 JP 2597021Y2 JP 1992064170 U JP1992064170 U JP 1992064170U JP 6417092 U JP6417092 U JP 6417092U JP 2597021 Y2 JP2597021 Y2 JP 2597021Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- igbt
- signal
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、インバータ回路，コン
バータ回路等に使用されるＩＧＢＴ素子の破損検出回路
に関する。
バータ回路等に使用されるＩＧＢＴ素子の破損検出回路
に関する。
【０００２】
【従来の技術】図３に従来インバータ回路のＩＧＢＴ素
子の破損検出回路（１アーム分）を示す。
子の破損検出回路（１アーム分）を示す。
【０００３】図３において、１はゲート駆動回路、Ｔｒ
1及びＴｒ2はゲート回路１により制御されＩＧＢＴ素子
３のゲートをオン及びオフバイアスするトランジスタ、
２はＩＧＢＴ素子３を用いたインバータ主回路のアー
ム、４はゲート制御抵抗ＲGと並列に設けられた異常素
子検出回路である。このインバータには、アーム短絡が
発生すると直流側に流れる短絡電流を検出し各アームの
ゲート駆動回路１に一斉にＯＦＦ信号を入力して各素子
のゲート駆動を停止する保護手段が設けられている（図
示省略）。
1及びＴｒ2はゲート回路１により制御されＩＧＢＴ素子
３のゲートをオン及びオフバイアスするトランジスタ、
２はＩＧＢＴ素子３を用いたインバータ主回路のアー
ム、４はゲート制御抵抗ＲGと並列に設けられた異常素
子検出回路である。このインバータには、アーム短絡が
発生すると直流側に流れる短絡電流を検出し各アームの
ゲート駆動回路１に一斉にＯＦＦ信号を入力して各素子
のゲート駆動を停止する保護手段が設けられている（図
示省略）。
【０００４】しかしてインバータ回路に素子短絡が発生
すると上記保護手段により各アームの駆動回路１にＯＦ
Ｆ信号が入力されＯＦＦ側トランジスタＴｒ2がＯＮし
て各ＩＧＢＴにＯＦＦゲート信号が与えられる。
すると上記保護手段により各アームの駆動回路１にＯＦ
Ｆ信号が入力されＯＦＦ側トランジスタＴｒ2がＯＮし
て各ＩＧＢＴにＯＦＦゲート信号が与えられる。
【０００５】このＯＦＦゲート信号は破損素子のゲート
制御抵抗ＲGに連続して流れるため、異常素子検出回路
４のコンデンサＣ1と抵抗Ｒ1の値の時定数τ＝Ｃ1・Ｒ1
でホトカプラＰＣ1の１次側電圧が充電され、ホトカプ
ラＰＣ1がＯＮできる電圧しきい値に達した時ホトカプ
ラＰＣ1がＯＮし破損素子を検出する。
制御抵抗ＲGに連続して流れるため、異常素子検出回路
４のコンデンサＣ1と抵抗Ｒ1の値の時定数τ＝Ｃ1・Ｒ1
でホトカプラＰＣ1の１次側電圧が充電され、ホトカプ
ラＰＣ1がＯＮできる電圧しきい値に達した時ホトカプ
ラＰＣ1がＯＮし破損素子を検出する。
【０００６】
【考案が解決しようとする課題】インバータ回路におい
て各アームの素子は通常図４に示すように、並列接続さ
れて使用される。この回路において、並列接続されたＩ
ＧＢＴの１ケが破損した場合、この破損素子のゲートエ
ミッタ間は１Ω以下の抵抗となり、ＩＧＢＴのゲート電
流は図５の（ｂ）に示すように変化する。
て各アームの素子は通常図４に示すように、並列接続さ
れて使用される。この回路において、並列接続されたＩ
ＧＢＴの１ケが破損した場合、この破損素子のゲートエ
ミッタ間は１Ω以下の抵抗となり、ＩＧＢＴのゲート電
流は図５の（ｂ）に示すように変化する。
【０００７】この破損素子の平均電流は正常時の電流図
５の（ａ）に比べ数倍〜１０数倍の大きな値となる。
５の（ａ）に比べ数倍〜１０数倍の大きな値となる。
【０００８】この故障時のゲート電流に対して十分余裕
を持たせて電源Ｅ1，Ｅ2を設計すると、電源が大きくな
り経済的でない。またゲート制御抵抗に直列にヒューズ
を挿入しても故障時にヒューズ溶断までに数〜数１０秒
の時間を要するので、電源Ｅ1，Ｅ2を小型にすることが
できない。
を持たせて電源Ｅ1，Ｅ2を設計すると、電源が大きくな
り経済的でない。またゲート制御抵抗に直列にヒューズ
を挿入しても故障時にヒューズ溶断までに数〜数１０秒
の時間を要するので、電源Ｅ1，Ｅ2を小型にすることが
できない。
【０００９】また、ヒューズを使用することは通常運転
中におけるヒューズの熱サイクルによるストレス等で通
常運転中にも溶断する恐れがあり、装置の信頼性の低下
を招く。
中におけるヒューズの熱サイクルによるストレス等で通
常運転中にも溶断する恐れがあり、装置の信頼性の低下
を招く。
【００１０】また、上記異常素子検出回路４では、ホト
カプラＰＣ1の１次側にコンデンサＣ1と抵抗Ｒ1による
遅れ回路が必要であり、この遅れにより、インバータ回
路などで使用した場合、下側のアーム素子破損時同素子
の異常検出前に上側アームがＯＮ信号によりＯＮしてし
まう場合があり、アーム短絡を防止できなく健全なアー
ムを破損する恐れがある。
カプラＰＣ1の１次側にコンデンサＣ1と抵抗Ｒ1による
遅れ回路が必要であり、この遅れにより、インバータ回
路などで使用した場合、下側のアーム素子破損時同素子
の異常検出前に上側アームがＯＮ信号によりＯＮしてし
まう場合があり、アーム短絡を防止できなく健全なアー
ムを破損する恐れがある。
【００１１】本考案は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、ＩＧ
ＢＴ素子の異常をオフバイアス直後に瞬時検出し、異常
検出遅れによる対をなすアームの短絡を防止しうるＩＧ
ＢＴ素子破損検出回路を提供することである。
てなされたものであり、その目的とするところは、ＩＧ
ＢＴ素子の異常をオフバイアス直後に瞬時検出し、異常
検出遅れによる対をなすアームの短絡を防止しうるＩＧ
ＢＴ素子破損検出回路を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本考案におけるＩＧＢＴ素子破損検出回路は、オン
バイアス回路，オフバイアス回路を備えたゲート回路に
よりゲート制御抵抗を介してＩＧＢＴ素子を制御される
ＩＧＢＴ素子を用いた電力変換回路において、前記ＩＧ
ＢＴ素子のエミッタコレクタ間に電流制限抵抗とツエナ
ーダイオード及び保護ダイオードが並列に接続されたホ
トカプラを直列に接続し、前記ホトカプラの出力をＩＧ
ＢＴゲート駆動信号発生回路の信号を少し遅延し反転さ
せたクロック信号が入力するＤ型フリップフロップに接
続したものである。
に、本考案におけるＩＧＢＴ素子破損検出回路は、オン
バイアス回路，オフバイアス回路を備えたゲート回路に
よりゲート制御抵抗を介してＩＧＢＴ素子を制御される
ＩＧＢＴ素子を用いた電力変換回路において、前記ＩＧ
ＢＴ素子のエミッタコレクタ間に電流制限抵抗とツエナ
ーダイオード及び保護ダイオードが並列に接続されたホ
トカプラを直列に接続し、前記ホトカプラの出力をＩＧ
ＢＴゲート駆動信号発生回路の信号を少し遅延し反転さ
せたクロック信号が入力するＤ型フリップフロップに接
続したものである。
【００１３】
【作用】ＩＧＢＴ素子はゲート駆動信号により制御され
るオンバイアス回路及びオフバイアス回路によりゲート
制御回路を介してオン，オフ制御される。
るオンバイアス回路及びオフバイアス回路によりゲート
制御回路を介してオン，オフ制御される。
【００１４】ＩＧＢＴ素子が正常時はゲートエミッタ間
抵抗が大きいので、オフバイアス時にツエナーダイオー
ドがオンしフォトカプラの１次側に電流が流れ２次側か
らオフバイアス信号に同期した信号がＤ型フリプフロッ
プに出力される。しかしこのフリプフロップのクロック
信号はゲート駆動信号を少し遅らせ反転させたものとな
っているので、素子正常時はＤ型フリップフロップから
は出力されない。
抵抗が大きいので、オフバイアス時にツエナーダイオー
ドがオンしフォトカプラの１次側に電流が流れ２次側か
らオフバイアス信号に同期した信号がＤ型フリプフロッ
プに出力される。しかしこのフリプフロップのクロック
信号はゲート駆動信号を少し遅らせ反転させたものとな
っているので、素子正常時はＤ型フリップフロップから
は出力されない。
【００１５】ＩＧＢＴ素子に異常が発生し、そのゲート
エミッタ間の抵抗が小さくなると、オフバイアス時にツ
エナーダイオードがオンすることがないので、ホトカプ
ラの１次側に電流が流れず２次側からＤ型フリップフロ
ップに“Ｈ”レベルの信号が入力する。
エミッタ間の抵抗が小さくなると、オフバイアス時にツ
エナーダイオードがオンすることがないので、ホトカプ
ラの１次側に電流が流れず２次側からＤ型フリップフロ
ップに“Ｈ”レベルの信号が入力する。
【００１６】このフリプフロップにはゲート駆動信号を
少し遅延させ反転させたクロック信号が入力しているの
で、ＩＧＢＴ素子に異常が発生しオフバイアスとなった
瞬間にＤ型フリップフロップからクロック信号によりラ
ッチされた“Ｈ”レベルの信号が異常検出信号として出
力される。
少し遅延させ反転させたクロック信号が入力しているの
で、ＩＧＢＴ素子に異常が発生しオフバイアスとなった
瞬間にＤ型フリップフロップからクロック信号によりラ
ッチされた“Ｈ”レベルの信号が異常検出信号として出
力される。
【００１７】
【実施例】本考案の実施例を図面を参照して説明する。
なお、図１において従来図３に示したものと同一構成部
分には同一符号を付してその重複する説明を省略する。
なお、図１において従来図３に示したものと同一構成部
分には同一符号を付してその重複する説明を省略する。
【００１８】図１について、ＩＧＢＴ素子３のエミッタ
ベース間に電流制限用抵抗Ｒ2とツエナーダイオードＺ
Ｄ1及びホトカプラＰＣ1の直列回路を接続すると共に、
ホトカプラＰＣ1と並列に逆方向のホトカプラ保護用ダ
イオードＤ1を接続する。
ベース間に電流制限用抵抗Ｒ2とツエナーダイオードＺ
Ｄ1及びホトカプラＰＣ1の直列回路を接続すると共に、
ホトカプラＰＣ1と並列に逆方向のホトカプラ保護用ダ
イオードＤ1を接続する。
【００１９】５はホトカプラＰＣ1の出力信号が入力す
るＤ型フリップフロップ、６はＩＧＢＴゲート駆動信号
発生回路、７はこのゲート駆動信号Ａを多少遅延させる
遅延回路、８はこの遅延回路の信号を反転させたクロッ
ク信号Ｂをフリップフロップ５のＣＫ端子に出力するイ
ンバータ（反転回路）である。その他の構成は従来図３
のものと同じである。
るＤ型フリップフロップ、６はＩＧＢＴゲート駆動信号
発生回路、７はこのゲート駆動信号Ａを多少遅延させる
遅延回路、８はこの遅延回路の信号を反転させたクロッ
ク信号Ｂをフリップフロップ５のＣＫ端子に出力するイ
ンバータ（反転回路）である。その他の構成は従来図３
のものと同じである。
【００２０】次に、この実施例回路の動作について図２
を参照して説明する。
を参照して説明する。
【００２１】ＩＧＢＴゲート駆動信号発生回路６から図
２（ａ）に示すゲート駆動信号Ａが出力されると、電源
Ｅ1から信号Ａに応じたトランジスタＴｒ1，ゲート制御
抵抗ＲGを介してＩＧＢＴ素子３のゲートに電流が流
れ、ＩＧＢＴのゲートエミッタ間電圧ＶGEは図２（ｂ）
のようになる。
２（ａ）に示すゲート駆動信号Ａが出力されると、電源
Ｅ1から信号Ａに応じたトランジスタＴｒ1，ゲート制御
抵抗ＲGを介してＩＧＢＴ素子３のゲートに電流が流
れ、ＩＧＢＴのゲートエミッタ間電圧ＶGEは図２（ｂ）
のようになる。
【００２２】ＩＧＢＴ素子３が破損すると、ＩＧＢＴの
ゲートエミッタ間は１Ω以下の抵抗値となるので、ゲー
ト制御抵抗ＲGと破損素子３のゲートエミッタ間抵抗値
に分圧されるゲートエミッタ間電圧は図２（ｃ）のよう
になる。
ゲートエミッタ間は１Ω以下の抵抗値となるので、ゲー
ト制御抵抗ＲGと破損素子３のゲートエミッタ間抵抗値
に分圧されるゲートエミッタ間電圧は図２（ｃ）のよう
になる。
【００２３】ＩＧＢＴ素子３が正常の場合は、トランジ
スタＴｒ1がオン、Ｔｒ2がオフのオンバイアス時はフオ
トカプラに１次電流が流れず、トランジスタＴｒ1がオ
フ、Ｔｒ2がオンとなったオフバイアス時に電源Ｅ2から
矢印のようにホトカプラＰＣ1の１次側に電流ＩFが流れ
るので、ホトカプラＰＣ1からＤ型フリップフロップ５
に出力される信号Ｄは図２（ｄ）のようになるが、Ｄ型
フリップフロップに入力しているクロック信号Ｂはゲー
ト信号Ａを少し遅延させインバータで反転させた信号と
なっているのでＤ型フリップフロップはラッチされな
い。
スタＴｒ1がオン、Ｔｒ2がオフのオンバイアス時はフオ
トカプラに１次電流が流れず、トランジスタＴｒ1がオ
フ、Ｔｒ2がオンとなったオフバイアス時に電源Ｅ2から
矢印のようにホトカプラＰＣ1の１次側に電流ＩFが流れ
るので、ホトカプラＰＣ1からＤ型フリップフロップ５
に出力される信号Ｄは図２（ｄ）のようになるが、Ｄ型
フリップフロップに入力しているクロック信号Ｂはゲー
ト信号Ａを少し遅延させインバータで反転させた信号と
なっているのでＤ型フリップフロップはラッチされな
い。
【００２４】従って、素子３が正常な場合はフリップフ
ロップ５の出力信号Ｅは図２（ｆ）のように常に“Ｌ”
レベルとなる。
ロップ５の出力信号Ｅは図２（ｆ）のように常に“Ｌ”
レベルとなる。
【００２５】ＩＧＢＴ素子３が異常の場合は、素子３の
ゲートエミッタ間の抵抗値が低くなっているので、オフ
バイアス時に素子３のベースエミッタ間に発生する電位
差は低く異常検出回路４のツエナーダイオードＺＤ1は
オンしない。このためホトカプラＰＣ1に１次電流は流
れない。
ゲートエミッタ間の抵抗値が低くなっているので、オフ
バイアス時に素子３のベースエミッタ間に発生する電位
差は低く異常検出回路４のツエナーダイオードＺＤ1は
オンしない。このためホトカプラＰＣ1に１次電流は流
れない。
【００２６】しかして異常が発生するとホトカプラＰＣ
1からＤ型フリップフロップ５に出力される信号Ｄが
“Ｈ”となり、この“Ｈ”の信号ＤがＤ型フリップフロ
ップ５によりＣＫ端子に入力するクロック信号Ｂにより
ラッチされ、図２（ｇ）に示すように“Ｈ”レベルの異
常検出信号Ｅが出力される。
1からＤ型フリップフロップ５に出力される信号Ｄが
“Ｈ”となり、この“Ｈ”の信号ＤがＤ型フリップフロ
ップ５によりＣＫ端子に入力するクロック信号Ｂにより
ラッチされ、図２（ｇ）に示すように“Ｈ”レベルの異
常検出信号Ｅが出力される。
【００２７】
【考案の効果】本考案は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００２８】（１）インバータ回路，コンバータ回路等
のＩＧＢＴ素子がオフバイアス直後に瞬時に素子異常を
判定することができる。
のＩＧＢＴ素子がオフバイアス直後に瞬時に素子異常を
判定することができる。
【００２９】（２）インバータ回路へ適用した場合、片
側のアームをオフした後、そのアームと対をなすアーム
をオンバイアスする前のデットタイムの区間内に素子異
常を検出することができる。
側のアームをオフした後、そのアームと対をなすアーム
をオンバイアスする前のデットタイムの区間内に素子異
常を検出することができる。
【００３０】（３）異常検出を素子異常のあるアームと
対をなす健全アームにオンバイアスする前に行うことが
できるので、健全アーム素子がオンバイアスされアーム
短絡により破損するのを防止することが可能である。
対をなす健全アームにオンバイアスする前に行うことが
できるので、健全アーム素子がオンバイアスされアーム
短絡により破損するのを防止することが可能である。
【図１】本考案の実施例を示す回路図。
【図２】実施例における各部信号を示す波形図。
【図３】従来例を示す回路図。
【図４】単相ブリッジを示すブロック回路図。
【図５】（ａ）及び（ｂ）は正常時及び素子破損時のＩ
ＧＢＴゲート電流を示す波形図。
ＧＢＴゲート電流を示す波形図。
１…ゲート駆動回路 ２…アーム ３…ＩＧＢＴ素子 ４…異常素子検出回路 ５…Ｄ型フリップフロップ ６…ＩＧＢＴゲート駆動信号発生回路 ７…遅延回路 ８…インバータ ＰＣ1…ホトカプラ
Claims (1)
- 【請求項１】 オンバイアス回路，オフバイアス回路を
備えたゲート回路によりゲート制御抵抗を介して制御さ
れるＩＧＢＴ素子を用いた電力変換回路において、 前記ＩＧＢＴ素子のエミッタコレクタ間に電流制限抵抗
とツエナーダイオード及び保護ダイオードが並列に接続
されたホトカプラを直列に接続し、 前記ホトカプラの出力をＩＧＢＴゲート駆動信号発生回
路の信号を少し遅延し反転させたクロック信号が入力す
るＤ型フリップフロップに接続したことを特徴としたＩ
ＧＢＴ素子破損検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992064170U JP2597021Y2 (ja) | 1992-09-16 | 1992-09-16 | Ｉｇｂｔ素子破損検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992064170U JP2597021Y2 (ja) | 1992-09-16 | 1992-09-16 | Ｉｇｂｔ素子破損検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629391U JPH0629391U (ja) | 1994-04-15 |
| JP2597021Y2 true JP2597021Y2 (ja) | 1999-06-28 |
Family
ID=13250327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992064170U Expired - Lifetime JP2597021Y2 (ja) | 1992-09-16 | 1992-09-16 | Ｉｇｂｔ素子破損検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597021Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006064456A (ja) * | 2004-08-25 | 2006-03-09 | Nissan Motor Co Ltd | スイッチング素子の温度検出装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2851056B1 (fr) * | 2003-02-10 | 2005-04-08 | Alstom | Procede et systeme de commande d'un composant electronique de puissance, et support d'enregistrement d'informations comportant des instructions pour l'execution du procede |
| JP4659472B2 (ja) * | 2004-02-03 | 2011-03-30 | 日本ケミコン株式会社 | キャパシタ装置、定着装置及び画像形成装置 |
| JP4338721B2 (ja) * | 2006-08-22 | 2009-10-07 | 株式会社日立製作所 | 電力変換装置及びその異常検出方法 |
| JP5294950B2 (ja) * | 2009-04-01 | 2013-09-18 | 株式会社日立製作所 | 電力変換装置及びその異常検出方法 |
| JP7110893B2 (ja) * | 2018-10-04 | 2022-08-02 | 株式会社デンソー | スイッチの駆動装置 |
-
1992
- 1992-09-16 JP JP1992064170U patent/JP2597021Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006064456A (ja) * | 2004-08-25 | 2006-03-09 | Nissan Motor Co Ltd | スイッチング素子の温度検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629391U (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0122309B1 (ko) | 반도체 장치의 보호회로 | |
| JP2597021Y2 (ja) | Ｉｇｂｔ素子破損検出回路 | |
| JP2795027B2 (ja) | Ｉｇｂｔのゲート駆動回路 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JPH08298786A (ja) | Ｉｇｂｔ用ゲート駆動装置 | |
| KR100436351B1 (ko) | 반도체 장치 | |
| JPH10337046A (ja) | 電力変換装置 | |
| JP2004215416A (ja) | 電圧駆動型半導体素子の異常検出方法 | |
| JPH0362613A (ja) | ゲート制御回路の異常判別装置 | |
| JP2004312796A (ja) | 電力変換装置のゲート駆動回路 | |
| JP2536919B2 (ja) | 交流スイッチの電流零点遮断制御回路 | |
| JPS62272878A (ja) | トランジスタ変換器のア−ム短絡防止回路 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JPH0533680U (ja) | 並列ｉｇｂｔの破損素子検出回路 | |
| JPH0448656A (ja) | Ｉｇｂｔの負荷短絡検出回路及びそれを用いた保護回路 | |
| JP2718183B2 (ja) | ユニポーラ・バイポーラ変換回路の保護回路 | |
| JP2829684B2 (ja) | 電力変換器のゲートパルス異常検出回路 | |
| JPH05300731A (ja) | スイッチング電源の過電流保護回路 | |
| JPH0720376B2 (ja) | インバ−タ回路 | |
| JP2000083384A (ja) | オンディレイ時間監視回路 | |
| JPH04248373A (ja) | 電圧形インバータ装置 | |
| SU1457056A1 (ru) | Преобразователь посто нного напр жени | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPH0438597Y2 (ja) | ||
| JPS6022671Y2 (ja) | 半導体スイツチング素子のゲ−ト回路 |