JPH0533680U - 並列ｉｇｂｔの破損素子検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 並列接続のＩＧＢＴの破損素子をフェーズな
どを用いることなく確実に検出する。 【構成】 ＩＧＢＴ短絡電流が検出されるとＩＧＢＴの
ゲート駆動用素子のゲート駆動回路にＯＦＦ信号が入力
される並列ＩＧＢＴのゲート駆動回路において、各ＩＧ
ＢＴのゲート抵抗Ｒ_Gに対し並列にＯＦＦゲート電流方
向のホトカプラＰＣと減流抵抗Ｒ₁の直列回路を接続す
ると共にホトカプラと並列に保護用ダイオードＤ₁及び
コンデンサＣ₁を接続し、抵抗Ｒ₁とコンデンサＣ₁とに
よる時定数を通常スイッチング時のスイッチング周期よ
り十分大きな値とし、ホトカプラＰＣのＯＮにより破損
素子を検出する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、並列ＩＧＢＴ駆動回路の同素子破損時の破損素子を検出する並列Ｉ ＧＢＴの破損素子検出回路に関する。

【０００２】

【従来の技術】

一般的並列ＩＧＢＴの駆動回路は、図３に示すように、ＯＮ側ゲート電源Ｅ₁ 、及びＯＦＦ側ゲート電源Ｅ₂に接続されたｐ型ＦＥＴ₁及びｎ型ＦＥＴ₂のゲー トに、ゲート駆動回路１からゲート信号を加えて、並列接続されたＩＧＢＴ₁〜 ＩＧＢＴ_nのゲートにＦＥＴ₁又はＦＥＴ₂から数Ω〜１０Ωのゲート抵抗を介し てＯＮ側又はＯＦＦ側のゲート電流（図５(ａ）を流しＩＧＢＴ₁〜ＩＧＢＴ_nを ＯＮ又はＯＦＦに制御している。

【０００３】 この並列接続されたＩＧＢＴ₁〜ＩＧＢＴ_nは例えば図４に示すように、インバ ータの１アーム２として使用される。インバータを構成した場合、例えば片側ア ームの素子が１個破損した場合、破損したＩＧＢＴのゲートエミッタ間は１Ω以 下の抵抗となり、ＩＧＢＴのゲート電流は図５（ｂ）に示すように変化する。こ の電流の平均電流は通常電流（図５（ａ））と比べ数倍〜１０数倍大きな値とな る。

【０００４】 この故障時の電流に対して十分余裕を持たせた電源を設計すると、電源が大き くなり、経済的でない。また、ゲート抵抗に直列にヒューズを挿入しても故障時 にヒューズ溶断までは数秒〜１０数秒の時間を要するので、電源を小型化するこ とができない。また、ヒューズを使用することは通常運転中におけるヒューズの 熱サイクルによるストレス等で通常運転中にも溶断してしまう恐れがあり、装置 の信頼性の低下を招く。

【０００５】 本考案は、従来のこのような問題点に鑑みてなされたものであり、その目的と するところは、並列に接続されたＩＧＢＴの破損素子をフェーズなどを用いるこ となく確実に検出することのできる並列ＩＧＢＴの破損素子検出回路を提供する ことにある。

【０００６】

【課題を解決するための手段】

上記目的を達成するために、本考案における並列ＩＧＢＴの破損素子の検出回 路は、ＩＧＢＴ短絡電流が検出されるとＩＧＢＴのゲート駆動用素子のゲート駆 動回路にＯＦＦ信号が入力される並列ＩＧＢＴのゲート駆動回路において、各Ｉ ＧＢＴゲート抵抗に対し並列にＯＦＦゲート電流方向のホトカプラと減流用抵抗 の直列回路を接続すると共にこのホトカプラと並列に保護用のダイオード及びコ ンデンサを接続し、前記減流用抵抗とコンデンサとによる時定数を通常スイッチ ング時のスイッチング周期より十分大きな値としてなるものである。

【０００７】

【作用】

減流用抵抗とコンデンサの時定数は通常スイッチング時のスイッチング周期よ り十分大きいので、通常ホトカプラは動作しない。

【０００８】 ＩＧＢＴの破損による短絡電流が検出されると駆動回路にＯＦＦ信号が入力さ れる。このとき健全なＩＧＢＴには瞬間的にゲート電流が流れるが、破損した素 子はゲートエミッタ間抵抗が１Ω以下となるので、ゲート電流が連続して流れる 。このためコンデンサは減流用抵抗とのＣＲ時定数により充電され、その電圧が ホトカプラの電圧しきい値に達するとホトカプラがＯＮして破損素子を検出する 。

【０００９】

【実施例】

本考案の実施例を図面を参照して説明する。

【００１０】 図１は異常素子検出回路を示す。なお、前記従来図３に示したものと同一構成 部分は、同一符号を付してその重複する説明を省略する。

【００１１】 図１において、Ｔｒ₁，Ｔｒ₂はＩＪＢＴのゲート駆動用トランジスタ、３はＩ ＪＢＴのゲート回路に設けた異常検出回路で、ゲート抵抗Ｒ_Gと並列にＯＦＦゲ ート電流方向のホトカプラＰＣ₁とホトカプラの電流を制限する抵抗Ｒ₁が接続さ れ、またホトカプラＰＣ₁にはＩＧＢＴのＯＮ信号電圧から保護するダイオード Ｄ₁及びコンデンサＣ₁が並列に接続されている。

【００１２】 この並列接続したＩＧＢＴを１アームとして図４のようにインバータを構成す る。このインバータには、素子が破損しアーム短絡が発生すると直流側に流れる 短絡電流を検出し各アームのゲート駆動回路１に一斉にＯＦＦ信号を入力して停 止させる公知の保護手段が設けられている（図示省略）。

【００１３】 しかして、上記インバータに素子破損が発生（図２のＡ点）すると、直流側で の短絡電流の検出（図２のＢ点）により、各アームの駆動回路１にＯＦＦ信号が 入力され、ＯＦＦ側Ｔｒ₂がＯＮして各ＩＧＢＴにＯＦＦゲート信号が与えられ る。このＯＦＦゲート信号が破損した素子のゲート抵抗Ｒ_Gに連続して流れるた め、コンデンサＣ₁と抵抗Ｒ₁の値の時定数τ＝Ｃ₁，Ｒ₁で図２（ｂ）に示すよう にホトカプラＰＣ₁の１次側電圧は充電され、ホトカプラがＯＮできる電圧しき い値Ｖ_FONに達したＣ点でホトカプラがＯＮし、破損素子を検出する。

【００１４】 なお、Ｃ₁，Ｒ₁の値は通常スイッチング時にホトカプラがＯＮしないように通 常スイッチング周期より十分大きな値の時定数となる適当な値とする。また実施 例はインバータに応用した例であるが、インバータに限定されるものでないこと はいうまでもない。

【００１５】

【考案の効果】

本考案は上述のとおり構成されているので、次に記載の効果を奏する。

【００１６】 （１）並列に接続されたＩＧＢＴの破損素子を確実に検出することができる。 （２）インバータ構成された回路では破損アームのゲート電源のみ切離してＯＦ Ｆし、健全なアームは停止信号によりＩＧＢＴに正常な逆バイアスを印加し続け ることができる。

【００１７】 （３）ヒューズを用いていないので、余裕を持たせた電源を用意する必要がなく 経済的であり、しかも通常運転中における装置の信頼性が低下することがない。

【図面の簡単な説明】

【図１】実施例にかかる異常素子検出回路を示すブロッ
ク回路図。

【図２】実施例の動作を説明するタイミング図。

【図３】従来並列ＩＧＢＴゲート駆動回路を示すブロッ
ク回路図。

【図４】単相ブリッジを示す概略図。

【図５】ゲート電流を示す波形図。

【符号の説明】

１…ゲート駆動回路 ２…アーム ３…異常素子検出回路 Ｒ_G…ゲート抵抗 ＰＣ…ホトカプラ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＩＧＢＴ短絡電流が検出されるとＩＧＢ
   Ｔのゲート駆動用素子のゲート駆動回路にＯＦＦ信号が
   入力される並列ＩＧＢＴのゲート駆動回路において、 各ＩＧＢＴゲート抵抗に対し並列にＯＦＦゲート電流方
   向のホトカプラと減流用抵抗の直列回路を接続すると共
   にこのホトカプラと並列に保護用のダイオード及びコン
   デンサを接続し、前記減流用抵抗とコンデンサとによる
   時定数を通常スイッチング時のスイッチング周期より十
   分大きな値とし、ホトカプラのＯＮにより異常素子を検
   出することを特徴とした並列ＩＧＢＴの破損素子検出回
   路。