JP2508582Y2 - インバ―タの出力電圧極性検出回路 - Google Patents
インバ―タの出力電圧極性検出回路Info
- Publication number
- JP2508582Y2 JP2508582Y2 JP3315489U JP3315489U JP2508582Y2 JP 2508582 Y2 JP2508582 Y2 JP 2508582Y2 JP 3315489 U JP3315489 U JP 3315489U JP 3315489 U JP3315489 U JP 3315489U JP 2508582 Y2 JP2508582 Y2 JP 2508582Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- inverter
- phase
- output voltage
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はPWMインバータの出力電圧の正負期間を検出
する検出回路に関する。
する検出回路に関する。
〔従来の技術〕 第３図は誘導電動機の速度制御を行うためのPWM方式
電圧形インバータの主回路を示したもので、インバータ
INVの主回路は６個のスイッチング素子であるトランジ
スタTRをブリッジ接続してなり、各トランジスタTRには
ダイオードＤが逆並列接続されている。IMは誘導電動
機、DCは電圧Ｅのインバータ直流電源である。
電圧形インバータの主回路を示したもので、インバータ
INVの主回路は６個のスイッチング素子であるトランジ
スタTRをブリッジ接続してなり、各トランジスタTRには
ダイオードＤが逆並列接続されている。IMは誘導電動
機、DCは電圧Ｅのインバータ直流電源である。
この種のインバータにおいては、正アームのスイッチ
ング素子と負アームのスイッチング素子の一方が完全に
OFFしていないのに他方のスイッチング素子がONしてア
ーム短絡を生じるのを防止するために短絡防止期間を設
定するが、短絡防止期間を設定したために、その期間中
はインバータINVは無制御状態にあり、インバータINVの
出力電圧の極性は、インバータ出力電流の流れる方向に
よって決定されるので、インバータ出力電圧が不安定に
なって、所望の出力電圧が得られなくなり、制御精度が
低いものとなる。これを防ぐために、出力電圧が正であ
る期間、負である期間を検出し、これを用いて、PWM信
号のパルス幅を上記短絡防止期間分だけ補正することに
より、所望の出力電圧を得るようにしている。
ング素子と負アームのスイッチング素子の一方が完全に
OFFしていないのに他方のスイッチング素子がONしてア
ーム短絡を生じるのを防止するために短絡防止期間を設
定するが、短絡防止期間を設定したために、その期間中
はインバータINVは無制御状態にあり、インバータINVの
出力電圧の極性は、インバータ出力電流の流れる方向に
よって決定されるので、インバータ出力電圧が不安定に
なって、所望の出力電圧が得られなくなり、制御精度が
低いものとなる。これを防ぐために、出力電圧が正であ
る期間、負である期間を検出し、これを用いて、PWM信
号のパルス幅を上記短絡防止期間分だけ補正することに
より、所望の出力電圧を得るようにしている。
第３図に符号10で示す回路は、上記出力電圧の極性を
検出するための従来の回路例（Ｕ相についてのみ示して
ある）であって、フオトカプラーを用いており、Ｕ相出
力点Ｕと直流電源DCの負極端子との間に挿入されてい
る。21はフオトカプラ20の発光ダイオード、22はフオト
カプラ20のフオトトランジスタ、23、24は抵抗である。
Ｖ、ＷはＶ相出力点、Ｗ相出力点を示す。13はPWM信号
のパルス幅を補正する回路である。
検出するための従来の回路例（Ｕ相についてのみ示して
ある）であって、フオトカプラーを用いており、Ｕ相出
力点Ｕと直流電源DCの負極端子との間に挿入されてい
る。21はフオトカプラ20の発光ダイオード、22はフオト
カプラ20のフオトトランジスタ、23、24は抵抗である。
Ｖ、ＷはＶ相出力点、Ｗ相出力点を示す。13はPWM信号
のパルス幅を補正する回路である。
この構成においては、正アームのトランジスタTRもし
くはダイオードＤがONすると、発光ダイオード21が導通
するので、フオトトランジスタ22がONし、出力ａはＬレ
ベルとなる。負アームのトランジスタTRもしくはダイオ
ードＤがONした時には、発光ダイオード21は非導通とな
り、フオトトランジスタ22はONせず、出力ａはＨレベル
となる。即ち、出力ａの電位は、Ｕ相電位Vuが正の間は
Ｌレベル、負に変化するとＨレベルとなり、出力ａのＬ
およびＨ期間はそれぞれＵ相電位Vuの正および負の期間
に対応する。
くはダイオードＤがONすると、発光ダイオード21が導通
するので、フオトトランジスタ22がONし、出力ａはＬレ
ベルとなる。負アームのトランジスタTRもしくはダイオ
ードＤがONした時には、発光ダイオード21は非導通とな
り、フオトトランジスタ22はONせず、出力ａはＨレベル
となる。即ち、出力ａの電位は、Ｕ相電位Vuが正の間は
Ｌレベル、負に変化するとＨレベルとなり、出力ａのＬ
およびＨ期間はそれぞれＵ相電位Vuの正および負の期間
に対応する。
しかし、フオトカプラ20を用いる極性検出回路では、
フオトダイオード21の動作に対してフオトトランジスタ
22の動作に時間遅れがあり、かつON動作の時間送れとOF
F動作の時間遅れとが等しくなく、例えばON動作は速
く、OFF動作は遅い。そのために、インバータのPWM動作
を高周波で行わせた場合には、各相の相電位Vu、Vv、Vw
に対する出力ａの平均値はオフセットを生じる結果とな
り、この出力を利用してPWM信号の上記補正を行うと、
インバータ出力電圧がオフセットによる直流分を含むよ
うになり、誘導電動機鉄心の偏磁や飽和等を招く結果と
なる。
フオトダイオード21の動作に対してフオトトランジスタ
22の動作に時間遅れがあり、かつON動作の時間送れとOF
F動作の時間遅れとが等しくなく、例えばON動作は速
く、OFF動作は遅い。そのために、インバータのPWM動作
を高周波で行わせた場合には、各相の相電位Vu、Vv、Vw
に対する出力ａの平均値はオフセットを生じる結果とな
り、この出力を利用してPWM信号の上記補正を行うと、
インバータ出力電圧がオフセットによる直流分を含むよ
うになり、誘導電動機鉄心の偏磁や飽和等を招く結果と
なる。
第４図にインバータＵ相出力電位Vuとフオトトランジ
スタ22の出力ａを対比して示す。
スタ22の出力ａを対比して示す。
本考案は上記問題を解消するためになされたもので、
インバータの相電圧の極性変化を忠実に検出することが
できるインバータの出力電圧極性検出回路を提供するこ
とを目的とする。
インバータの相電圧の極性変化を忠実に検出することが
できるインバータの出力電圧極性検出回路を提供するこ
とを目的とする。
本考案は上記目的を達成するため、インバータの直流
側端子間に挿入された分圧コンデンサ、上記コンデンサ
による分圧点とインバータ各相の出力点との間に挿入さ
れた変圧器、この変圧器の２次側に接続されたノイズ除
去用のフイルタ、及びこのフイルタの出力を導かれる波
形整形回路からなり、フィルタは、上記変圧器の２次側
から取り出されるインバータ各相の出力電圧に応じた信
号に対し、その立上りと立下りの特性を相等くしたもの
である。
側端子間に挿入された分圧コンデンサ、上記コンデンサ
による分圧点とインバータ各相の出力点との間に挿入さ
れた変圧器、この変圧器の２次側に接続されたノイズ除
去用のフイルタ、及びこのフイルタの出力を導かれる波
形整形回路からなり、フィルタは、上記変圧器の２次側
から取り出されるインバータ各相の出力電圧に応じた信
号に対し、その立上りと立下りの特性を相等くしたもの
である。
本考案では、変圧器出力が負から正に変化したときの
フイルタ出力の時間遅れと、正から負に変化したときの
フイルタ出力の時間遅れとが相等しいから、波形整形回
路の出力変化はインバータ出力の相電位の極性変化に忠
実に対応する。
フイルタ出力の時間遅れと、正から負に変化したときの
フイルタ出力の時間遅れとが相等しいから、波形整形回
路の出力変化はインバータ出力の相電位の極性変化に忠
実に対応する。
以下、本考案の１実施例を図面を参照して説明する。
第１図において、20、21は容量の相等しい分圧コンデ
ンサであって、直流電源DCの端子間に直列にして挿入さ
れている。Ｏは分圧点（中性点）を示す、22は変圧器PT
であって、その一次巻線22FはインバータのＵ相出力点
Ｕと分圧点Ｏとの間に挿入されている。23はノイズ除去
用のフイルタであって、相等しい立上り特性と立下り特
性を有し、変圧器22の２次巻線22Sに接続されており、
その出力は波形整形回路24に供給される。20〜24は極性
検出回路を構成しており、図示しないが、Ｖ相、Ｗ相に
対しても設けられる。他の構成は第３図のものと同じで
ある。
ンサであって、直流電源DCの端子間に直列にして挿入さ
れている。Ｏは分圧点（中性点）を示す、22は変圧器PT
であって、その一次巻線22FはインバータのＵ相出力点
Ｕと分圧点Ｏとの間に挿入されている。23はノイズ除去
用のフイルタであって、相等しい立上り特性と立下り特
性を有し、変圧器22の２次巻線22Sに接続されており、
その出力は波形整形回路24に供給される。20〜24は極性
検出回路を構成しており、図示しないが、Ｖ相、Ｗ相に
対しても設けられる。他の構成は第３図のものと同じで
ある。
この構成において、Ｕ相の正側アームのトランジスタ
TRもしくはダイオードＤがONすると、変圧器22の１次側
は正の電圧Ｅを受けるので、変圧器22の２次出力は正の
出力となり、フイルタ23を通して波形整形回路24に入力
される。波形整形回路24の出力は、第２図に示すよう
に、入力の立上りに同期して立上り、負側アームのトラ
ンジスタTRもしくはダイオードＤがONしてＵ相出力点Ｏ
の電位が零になると、波形整形回路24の出力ｂは立下
る。
TRもしくはダイオードＤがONすると、変圧器22の１次側
は正の電圧Ｅを受けるので、変圧器22の２次出力は正の
出力となり、フイルタ23を通して波形整形回路24に入力
される。波形整形回路24の出力は、第２図に示すよう
に、入力の立上りに同期して立上り、負側アームのトラ
ンジスタTRもしくはダイオードＤがONしてＵ相出力点Ｏ
の電位が零になると、波形整形回路24の出力ｂは立下
る。
本実施例のフイルタ23はその立上り特性と立下り特性
とが相等しいから、波形整形回路24の出力ｂが正である
期間、負である期間をＵ相電位Vuの正である期間、負で
ある期間に忠実に対応させることができる。
とが相等しいから、波形整形回路24の出力ｂが正である
期間、負である期間をＵ相電位Vuの正である期間、負で
ある期間に忠実に対応させることができる。
従って、前記したようなオフセットは無く、波形整形
回路24の出力ｂを用いてPWM信号のパルス幅を補正した
場合には、所望のインバータ出力電圧を得ることができ
る。
回路24の出力ｂを用いてPWM信号のパルス幅を補正した
場合には、所望のインバータ出力電圧を得ることができ
る。
本考案は以上説明した通り、各相出力端子と中性点と
の間の電圧を、立上りと立下り特性の相等しいフイルタ
を通して検出する構成としたから、各相の相電位の正負
の変化に忠実に対応して変化する信号を直接的に得るこ
とができる。
の間の電圧を、立上りと立下り特性の相等しいフイルタ
を通して検出する構成としたから、各相の相電位の正負
の変化に忠実に対応して変化する信号を直接的に得るこ
とができる。
第１図は本考案の実施例を示す回路図、第２図は上記実
施例の動作を説明するための波形図、第３図は従来の検
出回路を示す回路図、第４図は上記従来例の動作を説明
するための波形図である。 20、21……分圧コンデンサ、22……変圧器、23……フイ
ルタ、24……波形整形回路、INV……インバータ、Ｏ…
…分圧点、Ｕ、Ｖ、Ｗ……出力点、TR……トランジス
タ、Ｄ……ダイオード。
施例の動作を説明するための波形図、第３図は従来の検
出回路を示す回路図、第４図は上記従来例の動作を説明
するための波形図である。 20、21……分圧コンデンサ、22……変圧器、23……フイ
ルタ、24……波形整形回路、INV……インバータ、Ｏ…
…分圧点、Ｕ、Ｖ、Ｗ……出力点、TR……トランジス
タ、Ｄ……ダイオード。
Claims (1)
- 【請求項１】インバータの直流側端子間に挿入された分
圧コンデンサ、上記コンデンサによる分圧点とインバー
タ各相の出力点との間に挿入された変圧器、この変圧器
の２次側に接続されたノイズ除去用のフィルタ、及びこ
のフィルタの出力を導かれる波形整形回路を有し、上記
フィルタは、上記変圧器の２次側から取り出されるイン
バータ各相の出力電圧に応じた信号に対し、その立上り
と立下りの特性が相等しいことを特徴とするインバータ
の出力電圧極性検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315489U JP2508582Y2 (ja) | 1989-03-27 | 1989-03-27 | インバ―タの出力電圧極性検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315489U JP2508582Y2 (ja) | 1989-03-27 | 1989-03-27 | インバ―タの出力電圧極性検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125588U JPH02125588U (ja) | 1990-10-16 |
| JP2508582Y2 true JP2508582Y2 (ja) | 1996-08-28 |
Family
ID=31536576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315489U Expired - Lifetime JP2508582Y2 (ja) | 1989-03-27 | 1989-03-27 | インバ―タの出力電圧極性検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508582Y2 (ja) |
-
1989
- 1989-03-27 JP JP3315489U patent/JP2508582Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02125588U (ja) | 1990-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004349B1 (ko) | 인버터출력전압의 직류분 보정장치 | |
| JP3644531B2 (ja) | オンディレイ補償用アームオン検出回路 | |
| EP0695679A1 (en) | Power steering apparatus for performing feedback control of motor-driving current | |
| US6005784A (en) | Voltage type inverter device and method of controlling the same | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| US4969079A (en) | Corrective device for inverter output voltage error | |
| EP2429069A2 (en) | Electric-power apparatus | |
| JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
| JP2508582Y2 (ja) | インバ―タの出力電圧極性検出回路 | |
| JPH0993948A (ja) | モータの制御装置 | |
| JP3173677B2 (ja) | インバータ制御式発電機 | |
| JP2513509Y2 (ja) | インバ―タの出力電圧検出回路 | |
| JP2005057974A (ja) | 交流電動機駆動用インバータ装置 | |
| JP2557365Y2 (ja) | インバータ装置 | |
| JP2688661B2 (ja) | インバータ装置 | |
| JPH055835Y2 (ja) | ||
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| JPH07231663A (ja) | 直流リンク並列共振形インバータの制御装置 | |
| JPS6268090A (ja) | 無刷子直流電動機 | |
| JPH07172155A (ja) | 直流電圧検出装置およびそれを用いた自動車用電動コンプレッサーの駆動制御装置 | |
| JPH0750847Y2 (ja) | 過電圧検出回路 | |
| JPS6074851U (ja) | 直流ア−ク溶接機の制御装置 | |
| JPH0622594A (ja) | 同期電動機の駆動方法 | |
| JPH02129562A (ja) | 出力電圧検出回路 | |
| JPH0514717Y2 (ja) |