JPH0295174A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPH0295174A JPH0295174A JP63239695A JP23969588A JPH0295174A JP H0295174 A JPH0295174 A JP H0295174A JP 63239695 A JP63239695 A JP 63239695A JP 23969588 A JP23969588 A JP 23969588A JP H0295174 A JPH0295174 A JP H0295174A
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- polarity
- circuit
- output voltage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＷＭ方式電力変換装置に関する。
第２図はパルス幅変調方式の電圧形インバータを示した
もので、１は交流電源、２は整流器、３は平滑用コンデ
ンサ、４は逆変換器、５は誘導性負荷である。逆変換器
４は４個のスイッチング素子（この例では、トランジス
タ） Ｔｒｌ−Ｔｒｌをブリッジ接続してなる。Ｄ１〜
Ｄ４は逆並列ダイオードである。
もので、１は交流電源、２は整流器、３は平滑用コンデ
ンサ、４は逆変換器、５は誘導性負荷である。逆変換器
４は４個のスイッチング素子（この例では、トランジス
タ） Ｔｒｌ−Ｔｒｌをブリッジ接続してなる。Ｄ１〜
Ｄ４は逆並列ダイオードである。
トランジスタをブリッジ接続してなる回路では、対をな
す正アームのトランジスタと負アームのトランジスタ、
例えば、トランジスタＴｒｌとＴｒ３が共にＯＮＬ、て
アーム短絡が発生するのを防止するため、トランジスタ
Ｔｒｌのベースに供給するベス信号ＩＢＭとトランジス
タＴｒ３に与えるベース信号■、との間に、第３図に示
すように、デッドタイムｔｄを設けるようにしている。
す正アームのトランジスタと負アームのトランジスタ、
例えば、トランジスタＴｒｌとＴｒ３が共にＯＮＬ、て
アーム短絡が発生するのを防止するため、トランジスタ
Ｔｒｌのベースに供給するベス信号ＩＢＭとトランジス
タＴｒ３に与えるベース信号■、との間に、第３図に示
すように、デッドタイムｔｄを設けるようにしている。
このデッドタイムｔｄは、第２図に示すように、インバ
ータ制御回路において、電圧指令を受けるＰＷＭ信号発
生器８が送出するＰＷＭ信号を抵抗ＲとコンデンサＣか
らなる遅延回路９Ａ、９Ｂを通して、波形整形回路１０
Ａ、ＩＯＢで波形整形したのち、ドライバＩＩＡ、ＩＩ
Ｂに与えることにより設定する。ドライバＩＩＡとＩＩ
ＢはトランジスタＴｒｌ、Ｔｒｌに上アーム信号ＩＢＡ
を、Ｔｒ２、’ｒｒ３に、下アーム信号１１１８を ベ
ース信号として供給する。
ータ制御回路において、電圧指令を受けるＰＷＭ信号発
生器８が送出するＰＷＭ信号を抵抗ＲとコンデンサＣか
らなる遅延回路９Ａ、９Ｂを通して、波形整形回路１０
Ａ、ＩＯＢで波形整形したのち、ドライバＩＩＡ、ＩＩ
Ｂに与えることにより設定する。ドライバＩＩＡとＩＩ
ＢはトランジスタＴｒｌ、Ｔｒｌに上アーム信号ＩＢＡ
を、Ｔｒ２、’ｒｒ３に、下アーム信号１１１８を ベ
ース信号として供給する。
ところが、このデッドタイムｔｄ期間中は、逆変換器４
が無制御状態にあり、逆変換器４の出力電圧の極性は、
インバータ出力電流（負荷電流）の流れる方向によって
決定されるので、多重パルスでＰＷＭ制御される逆変換
器では、デッドタイムｔｄ期間が出力電圧に与える影響
を無視することができない場合が生じるという問題があ
った。
が無制御状態にあり、逆変換器４の出力電圧の極性は、
インバータ出力電流（負荷電流）の流れる方向によって
決定されるので、多重パルスでＰＷＭ制御される逆変換
器では、デッドタイムｔｄ期間が出力電圧に与える影響
を無視することができない場合が生じるという問題があ
った。
本発明は上記問題を解消するためになされたもので、デ
ッドタイムが出力電圧に与える影響を無くすことができ
る電力変換装置を提供することを目的とする。
ッドタイムが出力電圧に与える影響を無くすことができ
る電力変換装置を提供することを目的とする。
本発明は上記目的を達成するため、ＰＷＭ方式電力変換
装置において、電圧指令の極性と負荷電流の極性とが同
極性である期間、デッドタイム分だけＰＷＭ信号のオン
期間を強制的に延長させるデッドタイム補償回路を設け
たものである。
装置において、電圧指令の極性と負荷電流の極性とが同
極性である期間、デッドタイム分だけＰＷＭ信号のオン
期間を強制的に延長させるデッドタイム補償回路を設け
たものである。
本発明では、出力電圧と負荷電流とが同極性である間は
、デッドタイム分だげＰＷＭ信号のオン期間が延長し、
デッドタイム時の出力電圧の反転による１周期平均の出
力電圧の平均値（実効値）の低下がなくなり、出力電圧
の基本波実効値は補償される。
、デッドタイム分だげＰＷＭ信号のオン期間が延長し、
デッドタイム時の出力電圧の反転による１周期平均の出
力電圧の平均値（実効値）の低下がなくなり、出力電圧
の基本波実効値は補償される。
以下、本発明の一実施例を図面を参照して説明する。
第１図において、２０は変流器であって、インバータ出
力の出力流Ｉ、を検出し、この検出した電流ＩＬは電圧
に変換されて、他方の端子がＯボルトに接続された比較
回路２１の一方の端子に入力される。比較回路２１は入
力の正の半波に同期した矩形波Ｈと負の半波に同期した
矩形波りとを交互に送出する。この比較回路２１の出力
は第１のアンド回路２２Ａの一方端子に入力される。こ
の第１のアンド回路２２Ａの他方端子には電圧指令（３
相の場合は相電圧示指令）■１の極性が導入される。比
較回路２１の出力は、また、極性反転回路２３を通して
第２のアンド回路２２Ｂの一方端子に入力され、該第２
のアンド回路２２Ｂの他方端子には、電圧指令■９の極
性が極性反転回路２４を通して入力される。２５Ａはア
ナログスイッチであって、ダイオード２６Ａと直列にし
て抵抗ＲとコンンデサＣからなる遅延回路１２の抵抗Ｒ
に並列接続されており、第１のアンド回路２２Ａの出力
を受けると閉路する。２５Ｂはアナログスイッチであっ
て、ダイオード２６Ｂと直列にして抵抗Ｒに並列接続さ
れており、第２のアンド回路２２Ｂの出力を受けると閉
路する。この遅延回路１２とアナログスイッチ２５Ａ、
２５Ｂ、ダイオード２６Ａ、２６Ｂはデッドタイム補償
回路１３を構成しており、ＰＷＭ信号はこのデッドタイ
ム補償回路１３を通してトランジスタＴｒＩ〜Ｔｒ４へ
のベース信号供給のための周知の回路に入力される。
力の出力流Ｉ、を検出し、この検出した電流ＩＬは電圧
に変換されて、他方の端子がＯボルトに接続された比較
回路２１の一方の端子に入力される。比較回路２１は入
力の正の半波に同期した矩形波Ｈと負の半波に同期した
矩形波りとを交互に送出する。この比較回路２１の出力
は第１のアンド回路２２Ａの一方端子に入力される。こ
の第１のアンド回路２２Ａの他方端子には電圧指令（３
相の場合は相電圧示指令）■１の極性が導入される。比
較回路２１の出力は、また、極性反転回路２３を通して
第２のアンド回路２２Ｂの一方端子に入力され、該第２
のアンド回路２２Ｂの他方端子には、電圧指令■９の極
性が極性反転回路２４を通して入力される。２５Ａはア
ナログスイッチであって、ダイオード２６Ａと直列にし
て抵抗ＲとコンンデサＣからなる遅延回路１２の抵抗Ｒ
に並列接続されており、第１のアンド回路２２Ａの出力
を受けると閉路する。２５Ｂはアナログスイッチであっ
て、ダイオード２６Ｂと直列にして抵抗Ｒに並列接続さ
れており、第２のアンド回路２２Ｂの出力を受けると閉
路する。この遅延回路１２とアナログスイッチ２５Ａ、
２５Ｂ、ダイオード２６Ａ、２６Ｂはデッドタイム補償
回路１３を構成しており、ＰＷＭ信号はこのデッドタイ
ム補償回路１３を通してトランジスタＴｒＩ〜Ｔｒ４へ
のベース信号供給のための周知の回路に入力される。
次に、この実施例の動作について説明する。
多重パルスＰＷＭ方式の逆変換器４の負荷が、コイルと
抵抗からなる誘導性負荷であるとする。
抵抗からなる誘導性負荷であるとする。
電圧指令■＊の極性が正（Ｈ）である時に、インバータ
出力電流（負荷電流＞ＩＬが正になると、第１のアンド
回路２２Ａが出力するので、アナログスイッチ２５Ａが
閉路し、遅延時間ｔｄだけ長く、ＰＷＭ信号のオン状態
を維持する。ＰＷＭ信号がオフする時は、遅延回路１２
により、また、ＰＷＭ信号がオンする時は、ダイオード
２６Ａを通して遅延回路１２のコンデンサＣを充電する
ので、遅れを生じない。従って、ＰＷＭ信号の巾がｔｄ
分だけ強制的に延長される。電圧指令■“が負（Ｌ）に
変わっても、ＰＷＭ信号はｔｄの遅延を受けることとな
りアーム信号はｔｄ分だけ長くなる。電圧指令■９の極
性が負に変わると、負荷電流ＩＬか負極性になるまでは
、アナログスイッチ２５Ａ、２５Ｂ共に開路しているの
で、ＰＷＭ信号は遅延回路１２を通り、自身のオン時、
オフ時ともにデッドタイムｔｄ分だけ遅延されるので、
結果として、ＰＷＭ信号のオン中は、ＰＷ信号発生器８
が送出した時と同じ巾となる。負荷電流ＩＬも負極性に
変わると、今度は、第２のアンド回路２２Ｂが出力する
ので、ＰＷＭ信号がオン時のみ遅延され、上・下アーム
ヘース信号 、上述の電圧指令■９とインバータ出力電
流ＩＬが共に正である時と同様にｔｄ分だけ長くなるこ
とになる。
出力電流（負荷電流＞ＩＬが正になると、第１のアンド
回路２２Ａが出力するので、アナログスイッチ２５Ａが
閉路し、遅延時間ｔｄだけ長く、ＰＷＭ信号のオン状態
を維持する。ＰＷＭ信号がオフする時は、遅延回路１２
により、また、ＰＷＭ信号がオンする時は、ダイオード
２６Ａを通して遅延回路１２のコンデンサＣを充電する
ので、遅れを生じない。従って、ＰＷＭ信号の巾がｔｄ
分だけ強制的に延長される。電圧指令■“が負（Ｌ）に
変わっても、ＰＷＭ信号はｔｄの遅延を受けることとな
りアーム信号はｔｄ分だけ長くなる。電圧指令■９の極
性が負に変わると、負荷電流ＩＬか負極性になるまでは
、アナログスイッチ２５Ａ、２５Ｂ共に開路しているの
で、ＰＷＭ信号は遅延回路１２を通り、自身のオン時、
オフ時ともにデッドタイムｔｄ分だけ遅延されるので、
結果として、ＰＷＭ信号のオン中は、ＰＷ信号発生器８
が送出した時と同じ巾となる。負荷電流ＩＬも負極性に
変わると、今度は、第２のアンド回路２２Ｂが出力する
ので、ＰＷＭ信号がオン時のみ遅延され、上・下アーム
ヘース信号 、上述の電圧指令■９とインバータ出力電
流ＩＬが共に正である時と同様にｔｄ分だけ長くなるこ
とになる。
このように、本実施例では、電圧と電流が同極性である
間は、デッドタイムｔｄ期間分だけ長くＷＭ倍信号与え
るので、出力電圧が負荷電流の方向によって変動するこ
とは防止される。
間は、デッドタイムｔｄ期間分だけ長くＷＭ倍信号与え
るので、出力電圧が負荷電流の方向によって変動するこ
とは防止される。
本発明は以上説明した通り、電圧と電流が同極性である
間は、デッドタイム分だけ長＜ＰＷＭ信号を与えるので
、該デッドタイムが出力電圧に与える影響を従来に比し
著しく低減することができる。
間は、デッドタイム分だけ長＜ＰＷＭ信号を与えるので
、該デッドタイムが出力電圧に与える影響を従来に比し
著しく低減することができる。
第１図は本発明の実施例を示す回路図、第２図第２図は
インバータの主回路を示すロック図、第３図は上記イン
バータの制御回路の一部を示すブロック図である。 ８−Ｐ ’Ｗ Ｍ信号発生器、ＩＩＡ、ＩＩＢ山ドライ
バ、工２・−遅延回路、１３−デッドタイム補償回路、
２″１−比較回路、２２Ａ、２２Ｂ−アンド回路、２５
Ａ、２５１３−アナログスイッチ。
インバータの主回路を示すロック図、第３図は上記イン
バータの制御回路の一部を示すブロック図である。 ８−Ｐ ’Ｗ Ｍ信号発生器、ＩＩＡ、ＩＩＢ山ドライ
バ、工２・−遅延回路、１３−デッドタイム補償回路、
２″１−比較回路、２２Ａ、２２Ｂ−アンド回路、２５
Ａ、２５１３−アナログスイッチ。
Claims (1)
- 逆並列ダイオードを有するスイッチング素子をブリッ
ジ接続してなる主回路を具え、上記スイッチング素子の
ドライバに、正負アーム短絡防止用のデッドタイムを設
定する遅延回路を通してＰＷＭ信号を与えるＰＷＭ方式
電力変換装置において、相電圧指令の極性と負荷電流の
極性とが同極性である期間、デッドタイム分だけＰＷＭ
信号のオン期間を強制的に延長させるデッドタイム補償
回路を備えたことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239695A JPH0295174A (ja) | 1988-09-27 | 1988-09-27 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239695A JPH0295174A (ja) | 1988-09-27 | 1988-09-27 | 電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0295174A true JPH0295174A (ja) | 1990-04-05 |
Family
ID=17048542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239695A Pending JPH0295174A (ja) | 1988-09-27 | 1988-09-27 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0295174A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830002A (en) * | 1995-08-03 | 1998-11-03 | Sumitomo Wiring Systems, Ltd. | Connector |
| US5876232A (en) * | 1996-04-26 | 1999-03-02 | Sumitomo Wiring Systems, Ltd. | Inertia locking connector |
| JP2004006429A (ja) * | 2003-09-24 | 2004-01-08 | Sumitomo Wiring Syst Ltd | コネクタ |
| JP2004006430A (ja) * | 2003-09-24 | 2004-01-08 | Sumitomo Wiring Syst Ltd | コネクタ |
| JP2007095407A (ja) * | 2005-09-28 | 2007-04-12 | Yazaki Corp | ハウジングロック構造 |
| JP2021197872A (ja) * | 2020-06-17 | 2021-12-27 | 株式会社日立製作所 | 鉄道車両用アクティブフィルタ装置およびそれを備える鉄道車両 |
-
1988
- 1988-09-27 JP JP63239695A patent/JPH0295174A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5830002A (en) * | 1995-08-03 | 1998-11-03 | Sumitomo Wiring Systems, Ltd. | Connector |
| US5876232A (en) * | 1996-04-26 | 1999-03-02 | Sumitomo Wiring Systems, Ltd. | Inertia locking connector |
| JP2004006429A (ja) * | 2003-09-24 | 2004-01-08 | Sumitomo Wiring Syst Ltd | コネクタ |
| JP2004006430A (ja) * | 2003-09-24 | 2004-01-08 | Sumitomo Wiring Syst Ltd | コネクタ |
| JP2007095407A (ja) * | 2005-09-28 | 2007-04-12 | Yazaki Corp | ハウジングロック構造 |
| JP2021197872A (ja) * | 2020-06-17 | 2021-12-27 | 株式会社日立製作所 | 鉄道車両用アクティブフィルタ装置およびそれを備える鉄道車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2163013A (en) | Resonant current driven power source | |
| US4475149A (en) | Resonant current-driven power source | |
| US6570779B2 (en) | Pulse with modulation inverter generation using a correction co-efficient and a reference to the ratio to obtain a real duty ratio | |
| JPH0295174A (ja) | 電力変換装置 | |
| US4584636A (en) | AC-to-DC power converter with improved power factor and overvoltage suppression | |
| JPS6333386B2 (ja) | ||
| JPH05308778A (ja) | 電気自動車駆動用インバータ | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP2002159185A (ja) | 電流制御方法 | |
| JPH065990B2 (ja) | Ｐｗｍインバータの制御方法 | |
| JPS6345913B2 (ja) | ||
| JPH0526948Y2 (ja) | ||
| JPH0421363A (ja) | インバータ装置 | |
| JPS596583B2 (ja) | 電力変換装置 | |
| JPH10210659A (ja) | 直列形アクティブフィルタ | |
| JP2925439B2 (ja) | 三相制御整流方式 | |
| JP2718252B2 (ja) | 電源装置 | |
| SU1605216A1 (ru) | Импульсный стабилизатор переменного напр жени | |
| JPS60148382A (ja) | 単相ブリツジインバ−タ装置 | |
| JP3350983B2 (ja) | 電源回路 | |
| JPH04331470A (ja) | 定周波電源 | |
| JPH0710176B2 (ja) | パルス幅変調式コンバ−タの制御装置 | |
| JP2726266B2 (ja) | 液面レベル検出装置 | |
| JPH11275866A (ja) | 三相整流器力率改善回路の制御方式 |