JP3350983B2 - 電源回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交流電圧を整流して得
られる整流出力電圧に対してのチョッピング及び平滑処
理を行って、所定のレベルを有した安定な直流電圧を
得、得られた直流電圧を電源電圧として負荷に供給する
電源回路に関する。

【０００２】

【従来の技術】商用交流電源からの交流電圧を整流して
得られる整流電圧に基づき、比較的小レベルの安定化さ
れた直流電圧を得る電圧形成回路が、種々の電子機器等
における電源回路として広く実用に供されている。この
ような比較的小レベルの安定化された直流電圧を供給す
る電源回路は、様々な形式のものが提案されている状況
にあり、例えば、交流電圧が整流されて得られた整流出
力電圧に対しての、帰還制御を伴うチョッピング及び平
滑処理を行って、所定のレベルをとる安定化された直流
出力電圧を得るチョッパー方式のもの，交流電圧が整流
されて得られた整流出力電圧に基づく交流電圧を得、そ
れに所望のレベルをとらせた後再度直流に変換するよう
になし、その際帰還制御を行うことによって、所定のレ
ベルをとる安定化された直流電圧を得るコンバータ方式
のもの、さらには、チョッパー方式とコンバータ方式と
の両方が採用されたもの等が知られている。

【０００３】図４は、従来提案されている、チョッパー
方式の電源回路の一例を示す。この図４に示される電源
回路にあっては、一対の電源接続端子１１Ａ及び１１Ｂ
間に、商用交流電源からの交流電圧ＡＶが供給される。
そして、交流電圧ＡＶは両波整流回路部１２に供給さ
れ、それにより、両波整流回路部１２の出力端１４に、
交流電圧ＡＶが両波整流されて形成される整流出力電圧
Ｖｒが得られる。

【０００４】両波整流回路部１２の出力端１４に得られ
た整流出力電圧Ｖｒは、スイッチング素子であるサイリ
スタの代表的なものとされるシリコン・コントロールド
・レクティファイア（ＳＣＲ）１５の入力端をなすアノ
ードに供給される。ＳＣＲ１５の出力端をなすカソード
側には、接地電位点との間にコンデンサ１６が接続され
ている。

【０００５】また、両波整流回路部１２の出力端１４と
接地電位点との間に直列に接続された抵抗素子１７と抵
抗素子１８との間の接続点１９に得られる、整流出力電
圧Ｖｒが抵抗素子１７及び１８により分圧されて形成さ
れる電圧Ｖｒ’が、導通状態制御部２０に供給される。
導通状態制御部２０においては、図５のタイムチャート
に示される如く、抵抗素子１７と抵抗素子１８との間の
接続点１９から供給される電圧Ｖｒ’が参照されて設定
される、整流出力電圧Ｖｒの各レベル変動周期内におけ
る所定のタイミングをもって制御パルス信号Ｐｔが形成
され、その形成された制御パルス信号ＰｔがＳＣＲ１５
のゲートに供給される。それにより、ＳＣＲ１５が、図
５のタイムチャートに示される如く、整流出力電圧Ｖｒ
についての、例えば、各レベル低減期間中における所定
の時点とされる、各制御パルス信号Ｐｔの前縁の時点か
ら、そのレベル低減期間の終端の時点までの期間におい
て導通状態（オン状態）をとり、その他の期間において
非導通状態（オフ状態）をとるものとされる。

【０００６】そして、ＳＣＲ１５が導通状態とされる期
間毎に、ＳＣＲ１５のアノードに供給された整流出力電
圧ＶｒがＳＣＲ１５のカソード側に導出されてコンデン
サ１６に供給され、それにより、コンデンサ１６には、
図５のタイムチャートに示される如くの、ＳＣＲ１５を
通じた充電電流Ｉｃが流れる。その結果、コンデンサ１
６の両端間には、ＳＣＲ１５を通じて導出された整流出
力電圧Ｖｒが平滑されて形成される直流電圧Ｖｏが得ら
れることになる。このようにしてコンデンサ１６の両端
間に得られる直流電圧Ｖｏは、コンデンサ１６の一端に
設けられた出力端子２１に導出され、出力端子２１に接
続された負荷回路部２２に電源電圧として供給される。

【０００７】負荷回路部２２には、それにおける電源電
圧の変動を検出する変動検出部２３が付設されており、
変動検出部２３から得られる負荷回路部２２における電
源電圧の変動に応じた変動検出出力Ｄｖが、導通状態制
御部２０に供給される。導通状態制御部２０において
は、整流出力電圧Ｖｒの各レベル変動周期内において形
成される制御パルス信号Ｐｔの発生タイミングが、変動
検出部２３からの変動検出出力Ｄｖに応じて変化せしめ
られ、それにより、ＳＣＲ１５が導通状態をとるものと
される期間が、コンデンサ１６の両端間に得られる直流
電圧Ｖｏを負荷回路部２２における電源電圧の変動が抑
制されることになるものとすべく制御される。即ち、Ｓ
ＣＲ１５における導通位相制御が行われるのであり、そ
の結果、出力端子２１に、所定のレベルを有した安定な
直流電圧Ｖｏが得られることになる。

【０００８】

【発明が解決しようとする課題】上述の如くの図４に示
される従来の電源回路にあっては、ＳＣＲ１５のカソー
ド側に接続され、ＳＣＲ１５と協働して両波整流回路部
１２の出力端１４に得られる整流出力電圧Ｖｒに対して
のチョッピング及び平滑処理を行い、その両端間に直流
電圧Ｖｏが得られることになるコンデンサ１６は、通
常、比較的大なる容量を有するものとされる。そのた
め、図５に示される如くの、ＳＣＲ１５が導通状態制御
部２０からの制御パルス信号Ｐｔに応じて導通状態をと
る期間毎にコンデンサ１６を流れる充電電流Ｉｃは、そ
のピーク値が極めて大となるものとされ、コンデンサ１
６が負う負担が大とされてしまうとともに、不所望なノ
イズが誘起されることになってしまう虞がある。

【０００９】斯かる点に鑑み、本発明は、交流電圧を整
流して得られる整流出力電圧に対するスイッチング素子
とコンデンサとによるチョッピング及び平滑処理を行っ
て、所定のレベルを有した安定な直流電圧を得、得られ
た直流電圧を電源電圧として負荷に供給する動作を行う
にあたり、スイッチング素子と協働して整流出力電圧に
対してのチョッピング及び平滑処理を行い、その両端間
に直流電圧が得られることになるコンデンサについて
の、スイッチング素子の各導通期間内において流れる充
電電流を、そのピーク値が低減されたものとなすことが
できる電源回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】上述の目的を達成すべく
本発明に係る電源回路は、交流電源からの交流電圧を整
流して整流出力電圧を得る整流部と、各々の入力端が整
流部の出力端に接続され、それら入力端に整流部により
得られる整流出力電圧が供給される第１及び第２のスイ
ッチング素子と、第１のスイッチング素子の出力端に一
端が接続された、比較的小なる容量を有する第１のコン
デンサと、第２のスイッチング素子の出力端に一端が接
続された、第１のコンデンサより大なる容量を有する第
２のコンデンサと、第１のコンデンサの一端にカソード
が接続されるとともに第２のコンデンサの一端にアノー
ドが接続されたダイオードと、負荷が接続され、その負
荷に第１のコンデンサの一端を通じて得られる直流電圧
を電源電圧として供給する出力端子と、第１及び第２の
スイッチング素子に対する導通状態制御部とを備え、導
通状態制御部が、整流部により得られる整流出力電圧の
各レベル変化周期内において、第１のスイッチング素子
に断続的に導通状態をとらせるための第１の制御信号
を、整流出力電圧の第１のレベルに対応するタイミング
をもって形成するとともに、第２のスイッチング素子に
断続的に導通状態をとらせるための第２の制御信号を、
整流出力電圧の第１のレベルより小なる第２のレベルに
対応するタイミングをもって形成し、得られた第１及び
第２の制御信号を第１のスイッチング素子の制御端及び
第２のスイッチング素子の制御端に夫々供給するものと
されて、構成される。

【００１１】

【作用】斯かる構成を有するものとされる本発明に係る
電源回路にあっては、整流部により得られる整流出力電
圧における各レベル変化周期内において、例えば、レベ
ル低減期間に、導通状態制御部からの第１及び第２の制
御信号により、先ず、第１のスイッチング素子が導通状
態とされ、その後、第２のスイッチング素子が導通状態
とされることにより、第１のスイッチング素子が、整流
出力電圧が第１のレベルをとるもとで導通状態とされ、
その後、第２のスイッチング素子が、整流出力電圧が第
１のレベルから低下した第２のレベルをとるもとで導通
状態とされる。そして、第１のスイッチング素子が導通
状態とされたとき、第１のスイッチング素子を通じてそ
の入力側から出力側に導出される、例えば、比較的大な
る第１のレベルを有する整流出力電圧に基づいた電流が
第１のコンデンサを充電電流として流れるが、第１のコ
ンデンサは比較的小なる容量を有するものとされている
ので、第１のコンデンサを流れる充電電流は、そのピー
ク値が比較的小に抑制されたものとされる。また、第１
のスイッチング素子の導通状態への移行に続いて、第２
のスイッチング素子が導通状態とされたとき、第２のス
イッチング素子を通じてその入力側から出力側に導出さ
れる、第１のレベルから低下した第２のレベルを有する
整流出力電圧に基づいた電流が第２のコンデンサを充電
電流として流れるが、その際には、整流出力電圧がその
レベルが低下したものとなっているので、第２のコンデ
ンサを流れる充電電流は、そのピーク値が比較的小であ
るものとされる。

【００１２】このようにして、第１のコンデンサの一端
に設けられた出力端子に所定のレベルを有した安定な直
流電圧が得られて、それが出力端子に接続された負荷に
電源電圧として供給されるもとで、第１及び第２のスイ
ッチング素子の各々が導通状態をとるとき夫々第１及び
第２のコンデンサを流れる充電電流が、そのピーク値を
比較的小とするものとされることになる。

【００１３】

【実施例】図１は、本発明に係る電源回路の一例を示
す。この例にあっては、一対の電源接続端子３１Ａ及び
３１Ｂ間に、商用交流電源からの交流電圧ＡＶが供給さ
れる。そして、交流電圧ＡＶは、整流用ダイオード３
２，３３，３４及び３５により形成された両波整流回路
部３６に供給され、それにより、両波整流回路部３６の
出力端３７に、交流電圧ＡＶが両波整流されて形成され
る整流出力電圧ＶＲが得られる。

【００１４】両波整流回路部３６の出力端３７に得られ
た整流出力電圧ＶＲは、スイッチング素子であるサイリ
スタの代表的なものとされるＳＣＲ３８及び３９の夫々
の入力端をなすアノードに供給される。ＳＣＲ３８の出
力端をなすカソード側には、接地電位点との間にコンデ
ンサ４０が接続されており、また、ＳＣＲ３９の出力端
をなすカソード側には、接地電位点との間にコンデンサ
４１が接続されている。コンデンサ４０は、比較的小な
る容量Ｃ１を有したものとされ、一方、コンデンサ４１
は、容量Ｃ１より大とされた比較的大なる容量Ｃ２を有
したものとされる（Ｃ１＜Ｃ２）。さらに、ＳＣＲ３８
のカソードとコンデンサ４０との間の接続点にカソード
が接続されるとともに、ＳＣＲ３９のカソードとコンデ
ンサ４１との間の接続点にアノードが接続されたダイオ
ード４２が設けられている。

【００１５】また、両波整流回路部３６の出力端３７と
接地電位点との間に直列に接続された抵抗素子４３と抵
抗素子４４との間の接続点４５に得られる、整流出力電
圧ＶＲが抵抗素子４３及び４４により分圧されて形成さ
れる電圧ＶＲ’が、導通状態制御部４６に供給される。
導通状態制御部４６においては、図２のタイムチャート
に示される如く、抵抗素子４３と抵抗素子４４との間の
接続点４５から供給される電圧ＶＲ’が参照されて設定
される、整流出力電圧ＶＲにおける各レベル変動周期内
の、例えば、レベル低減期間ＴＲにおいて、その始端側
となるタイミングをもってＳＣＲ３８に導通状態をとら
せるための制御パルス信号ＰＴ１が形成されるととも
に、制御パルス信号ＰＴ１が形成されるタイミングより
遅れたタイミングをもってＳＣＲ３９に導通状態をとら
せるための制御パルス信号ＰＴ２が形成される。

【００１６】そして、整流出力電圧ＶＲの各レベル低減
期間ＴＲにおいて、先ず、制御パルス信号ＰＴ１がＳＣ
Ｒ３８のゲートにトリガー信号として供給され、その
後、制御パルス信号ＰＴ２がＳＣＲ３９のゲートにトリ
ガー信号として供給される。それにより、ＳＣＲ３８
が、図２のタイムチャートに示される如く、整流出力電
圧ＶＲの各レベル低減期間ＴＲ中における制御パルス信
号ＰＴ１の前縁の時点からそのレベル低減期間ＴＲの終
端の時点までの期間において導通状態（オン状態）をと
り、その他の期間において非導通状態（オフ状態）をと
るものとされる。同様に、ＳＣＲ３９が、図２のタイム
チャートに示される如く、整流出力電圧ＶＲの各レベル
低減期間ＴＲ中における制御パルス信号ＰＴ２の前縁の
時点からそのレベル低減期間ＴＲの終端の時点までの期
間において導通状態（オン状態）をとり、その他の期間
において非導通状態（オフ状態）をとるものとされる。

【００１７】ＳＣＲ３８が導通状態とされる期間にあっ
ては、ＳＣＲ３８のアノードに供給された整流出力電圧
ＶＲがＳＣＲ３８のカソード側に導出されてコンデンサ
４０に供給され、それにより、コンデンサ４０には、図
２のタイムチャートに示される如くの、ＳＣＲ３８を通
じた充電電流ＩＣ１が流れる。その結果、コンデンサ４
０の両端間には、ＳＣＲ３８を通じて導出された整流出
力電圧ＶＲが平滑されて形成される直流電圧ＶＯ１が得
られる。斯かる際、ＳＣＲ３８が導通状態とされる期間
の初期にあっては、そのときＳＣＲ３８を通じて導出さ
れる整流出力電圧ＶＲが、そのレベル低減期間ＴＲにお
ける始端側となるタイミングに対応する比較的大なるレ
ベルを有するものとされるが、コンデンサ４０が比較的
小なる容量Ｃ１を有するものに選定されているので、コ
ンデンサ４０を流れる充電電流ＩＣ１は、そのピーク値
が比較的小なるものに抑制されるものとされる。

【００１８】また、ＳＣＲ３９が導通状態とされる期間
にあっては、ＳＣＲ３９のアノードに供給された整流出
力電圧ＶＲがＳＣＲ３９のカソード側に導出されてコン
デンサ４１に供給され、それにより、コンデンサ４１に
は、図２のタイムチャートに示される如くの、ＳＣＲ３
９を通じた充電電流ＩＣ２が流れる。その結果、コンデ
ンサ４１の両端間には、ＳＣＲ３９を通じて導出された
整流出力電圧ＶＲが平滑されて形成される直流電圧ＶＯ
２が得られる。斯かる際、コンデンサ４１が容量Ｃ１よ
り大とされた比較的大なる容量Ｃ２を有するものに選定
されているが、ＳＣＲ３９が導通状態とされる期間にあ
っては、そのときＳＣＲ３８を通じて導出される整流出
力電圧ＶＲが、そのレベル低減期間ＴＲにおける始端側
となるタイミングに対応する比較的大なるレベルに比し
て低減されたレベルを有するものとされているので、コ
ンデンサ４１を流れる充電電流ＩＣ２も、そのピーク値
が比較的小なるものとされることになる。

【００１９】上述の如くにしてコンデンサ４０の両端間
に直流電圧ＶＯ１が得られ、また、コンデンサ４１の両
端間に直流電圧ＶＯ２が得られるもとにあって、直流電
圧ＶＯ１のレベルが直流電圧ＶＯ２のレベル以上である
ときには、直流電圧ＶＯ１がコンデンサ４０の一端に設
けられた出力端子４７に導出され、また、直流電圧ＶＯ
２のレベルが直流電圧ＶＯ１より大となるときには、直
流電圧ＶＯ２が、ダイオード４２を通じて、コンデンサ
４０の一端に設けられた出力端子４７に導出される。そ
して、出力端子４７に導出された直流電圧ＶＯ１もしく
は直流電圧ＶＯ２が、出力端子４７に接続された負荷回
路部４８に電源電圧として供給される。

【００２０】負荷回路部４８には、それにおける電源電
圧の変動を検出する変動検出部４９が付設されており、
変動検出部４９から得られる負荷回路部４８における電
源電圧の変動に応じた変動検出出力ＤＶが、導通状態制
御部４６に供給される。導通状態制御部４６において
は、整流出力電圧ＶＲについての各レベル変動周期内の
レベル低減期間ＴＲにおいて形成される制御パルス信号
ＰＴ１及びＰＴ２の発生タイミングが、変動検出部４９
からの変動検出出力ＤＶに応じて変化せしめられ、それ
により、ＳＣＲ３８及び３９が導通状態をとるものとさ
れる期間が、コンデンサ４０の両端間に得られる直流電
圧ＶＯ１及びコンデンサ４１の両端間に得られる直流電
圧ＶＯ２を負荷回路部４８における電源電圧の変動が抑
制されることになるものとすべく制御される。即ち、Ｓ
ＣＲ３８及び３９における導通位相制御が行われるので
あり、その結果、出力端子４７に、所定のレベルを有し
た安定な直流電圧が得られることになる。

【００２１】図３は、本発明に係る電源回路の他の例を
示す。この例にあっては、図１に示される例と同様に構
成された部分が多々含まれており、図３における図１に
示される各部に対応する部分は、図１と共通の符号が付
されて示され、それらについての重複説明は省略され
る。

【００２２】図３に示される例にあっては、図１の例の
構成に加えて、ＳＣＲ５０，コンデンサ５１及びダイオ
ード５２が設けられており、また、図１の例における導
通状態制御部４６に代えて、導通状態制御部５３が備え
られている。そして、両波整流回路部３６の出力端３７
に得られた整流出力電圧ＶＲが、ＳＣＲ３８及び３９の
夫々のアノードに供給されるのみならず、ＳＣＲ５０の
入力端をなすアノードにも供給される。ＳＣＲ５０の出
力端をなすカソード側には、接地電位点との間にコンデ
ンサ５１が接続されており、コンデンサ５１は、コンデ
ンサ４１の容量Ｃ２より大とされた大なる容量Ｃ３を有
したものとされる（Ｃ１＜Ｃ２＜Ｃ３）。また、ＳＣＲ
３９のカソードとコンデンサ４１との間の接続点にカソ
ードが接続されるとともに、ＳＣＲ５０のカソードとコ
ンデンサ５１との間の接続点にアノードが接続されたダ
イオード５２が設けられている。

【００２３】斯かるもとで、導通状態制御部５３におい
ては、図１の例における導通状態制御部４６において形
成されるものと同様な制御パルス信号ＰＴ１及びＰＴ２
が形成され、さらに、それらに加え、整流出力電圧ＶＲ
における各レベル変動周期内のレベル低減期間におい
て、制御パルス信号ＰＴ２が形成されるタイミングより
さらに遅れたタイミングをもってＳＣＲ５０に導通状態
をとらせるための制御パルス信号ＰＴ３が形成される。
そして、整流出力電圧ＶＲの各レベル低減期間におい
て、先ず、制御パルス信号ＰＴ１がＳＣＲ３８のゲート
にトリガー信号として供給され、続いて、制御パルス信
号ＰＴ２がＳＣＲ３９のゲートにトリガー信号として供
給され、さらに、その後、制御パルス信号ＰＴ３がＳＣ
Ｒ５０のゲートにトリガー信号として供給される。それ
により、ＳＣＲ３８が、整流出力電圧ＶＲの各レベル低
減期間中における制御パルス信号ＰＴ１の前縁の時点か
らそのレベル低減期間の終端の時点までの期間において
導通状態をとり、その他の期間において非導通状態をと
るものとされ、ＳＣＲ３９が、整流出力電圧ＶＲの各レ
ベル低減期間中における制御パルス信号ＰＴ２の前縁の
時点からそのレベル低減期間の終端の時点までの期間に
おいて導通状態をとり、その他の期間において非導通状
態（オフ状態）をとるものとされ、さらに、ＳＣＲ５０
が、整流出力電圧ＶＲの各レベル低減期間中における制
御パルス信号ＰＴ３の前縁の時点からそのレベル低減期
間の終端の時点までの期間において導通状態をとり、そ
の他の期間において非導通状態（オフ状態）をとるもの
とされる。

【００２４】ＳＣＲ３８が導通状態とされる期間及びＳ
ＣＲ３９が導通状態とされる期間においては、図１の例
の場合と同様な動作が行われる。そして、ＳＣＲ５０が
導通状態とされる期間にあっては、ＳＣＲ５０のアノー
ドに供給された整流出力電圧ＶＲがＳＣＲ５０のカソー
ド側に導出されてコンデンサ５１に供給され、それによ
り、コンデンサ５１には、ＳＣＲ５０を通じた充電電流
ＩＣ３が流れる。その結果、コンデンサ５１の両端間に
は、ＳＣＲ５０を通じて導出された整流出力電圧ＶＲが
平滑されて形成される直流電圧ＶＯ３が得られる。斯か
る際、コンデンサ５１がコンデンサ４１の容量Ｃ２より
さらに大とされた容量Ｃ３を有するものに選定されてい
るが、ＳＣＲ５０が導通状態とされる期間にあっては、
そのときＳＣＲ５０を通じて導出される整流出力電圧Ｖ
Ｒが、そのレベル低減期間ＴＲにおける終端側となるタ
イミングに対応する比較的小なるレベルを有するものと
されているので、コンデンサ５１を流れる充電電流ＩＣ
３も、そのピーク値が比較的小なるものとされることに
なる。

【００２５】このようにして、コンデンサ４０の両端間
に直流電圧ＶＯ１が得られ、コンデンサ４１の両端間に
直流電圧ＶＯ２が得られ、さらに、コンデンサ５１の両
端間に直流電圧ＶＯ３が得られるもとにあって、直流電
圧ＶＯ１のレベルが直流電圧ＶＯ２及びＶＯ３の夫々の
レベル以上であるときには、電圧ＶＯ１がコンデンサ４
０の一端に設けられた出力端子４７に導出され、直流電
圧ＶＯ２のレベルが直流電圧ＶＯ１より大となるときに
は、直流電圧ＶＯ２が、ダイオード４２を通じて、コン
デンサ４０の一端に設けられた出力端子４７に導出さ
れ、さらに、直流電圧ＶＯ３のレベルが直流電圧ＶＯ１
及びＶＯ２の夫々より大となるときには、直流電圧ＶＯ
３が、ダイオード５２及び４２を通じて、コンデンサ４
０の一端に設けられた出力端子４７に導出される。そし
て、出力端子４７に導出された電圧ＶＯ１，ＶＯ２もし
くは直流電圧ＶＯ３が、出力端子４７に接続された負荷
回路部４８に電源電圧として供給される。

【００２６】斯かる場合にも、導通状態制御部５３にお
いて、整流出力電圧ＶＲについての各レベル変動周期内
のレベル低減期間において形成される制御パルス信号Ｐ
Ｔ１，ＰＴ２及びＰＴ３の発生タイミングが、変動検出
部４９からの変動検出出力ＤＶに応じて変化せしめら
れ、それにより、ＳＣＲ３８，３９及び５０が導通状態
をとるものとされる期間が、コンデンサ４０の両端間に
得られる直流電圧ＶＯ１，コンデンサ４１の両端間に得
られる直流電圧ＶＯ２及びコンデンサ５１の両端間に得
られる直流電圧ＶＯ３を、負荷回路部４８における電源
電圧の変動が抑制されることになるものとすべく制御さ
れる。即ち、ＳＣＲ３８，３９及び５０における導通位
相制御が行われるのであり、その結果、出力端子４７
に、所定のレベルを有した安定な直流電圧が得られるこ
とになる。

【００２７】上述の図１の例は、整流出力電圧に対する
チョッピング及び平滑処理を行うスイッチング素子及び
コンデンサの組を２組（ＳＣＲ３８及びコンデンサ４０
とＳＣＲ３９及びコンデンサ４１）備え、図３の例は、
整流出力電圧に対するチョッピング及び平滑処理を行う
スイッチング素子及びコンデンサの組を３組（ＳＣＲ３
８及びコンデンサ４０とＳＣＲ３９及びコンデンサ４１
とＳＣＲ５０及びコンデンサ５１）備えるものとされて
いるが、本発明に係る電源回路は、これらの例に限られ
るものではなく、整流出力電圧に対するチョッピング及
び平滑処理を行うスイッチング素子及びコンデンサの組
を４組以上備えるものとして構成することもできるもの
である。また、図１の例及び図３の例においては、整流
出力電圧に対するチョッピング及び平滑処理のためのス
イッチング素子による整流出力電圧の選択導出が、整流
出力電圧における各レベル変動周期内のレベル低減期間
において行われているが、本発明に係る電源回路にあっ
ては、斯かる例とは異なり、整流出力電圧に対するチョ
ッピング及び平滑処理のためのスイッチング素子による
整流出力電圧の選択導出が、整流出力電圧における各レ
ベル変動周期内のレベル増大期間において、あるいは、
整流出力電圧における各レベル変動周期内のレベル低減
期間とレベル増大期間との両者において行われるように
されてもよく、必要なことは、スイッチング素子である
ＳＣＲ３８により選択導出される整流出力電圧よりスイ
ッチング素子であるＳＣＲ３９により選択導出される整
流出力電圧が小とされることである。

【００２８】さらに、図１の例及び図３の例において
は、整流出力電圧に対するチョッピング及び平滑処理を
行うためのスイッチング素子としてＳＣＲが用いられて
いるが、本発明に係る電源回路は、これらの例に限られ
るものではなく、整流出力電圧に対するチョッピング及
び平滑処理を行うためのスイッチング素子として、ＳＣ
Ｒに代え、例えば、電界効果トランジスタ（ＦＥＴ）等
の他のスイッチング素子が用いられるものとされてもよ
い。

【００２９】

【発明の効果】以上の説明から明らかな如く、本発明に
係る電源回路にあっては、交流電圧を整流して得られる
整流出力電圧に対してのスイッチング素子とコンデンサ
とによるチョッピング及び平滑処理を行って、安定な直
流電圧を出力端子に得、得られた直流電圧を出力端子に
接続された負荷に電源電圧として供給するにあたり、整
流出力電圧に対してのチョッピング及び平滑処理を行う
第１のスイッチング素子及び第１のコンデンサの組と第
２のスイッチング素子及び第２のコンデンサの組とが設
けられるとともに、第１のコンデンサが比較的小なる容
量を有したものとされ、かつ、第２のコンデンサが第１
のコンデンサの容量より大とされる比較的大なる容量を
有したものとされる。そして、例えば、整流出力電圧の
各レベル変化周期内のレベル低減期間において、先ず第
１のスイッチング素子が導通状態とされ、その後第２の
スイッチング素子が導通状態とされることにより、第１
のレベルを有する整流出力電圧が第１のスイッチング素
子を通じて第１のコンデンサに供給されるとともに、第
１のレベルより小なる第２のレベルを有する整流出力電
圧が第２のスイッチング素子を通じて第２のコンデンサ
に供給される。それにより、第１のコンデンサに、例え
ば、比較的大なるレベルを有する整流出力電圧が供給さ
れることになっても、第１のコンデンサが比較的小なる
容量を有するものとされていることにより、第１のコン
デンサを流れる充電電流が、そのピーク値が比較的小な
るものに抑制されたものとされ、また、第１のレベルよ
り小なる第２のレベルを有する整流出力電圧が、第２の
スイッチング素子を通じて第２のコンデンサに供給され
るので、第２のコンデンサを流れる充電電流が、そのピ
ーク値が比較的小であるものとされる。その結果、第１
のコンデンサの一端に設けられた出力端子に、所定のレ
ベルを有した安定な直流電圧が得られて、それが出力端
子に接続された負荷に電源電圧として供給されるもと
で、第１及び第２のスイッチング素子の各々が導通状態
をとるとき夫々第１及び第２のコンデンサを流れる充電
電流が、そのピーク値を比較的小とするものとされるこ
とになる。

【図面の簡単な説明】

【図１】本発明に係る電源回路の一例を示すブロック接
続図である。

【図２】図１に示される例の動作説明に供されるタイム
チャートである。

【図３】本発明に係る電源回路の他の例を示すブロック
接続図である。

【図４】従来の電源回路を示すブロック接続図である。

【図５】図４に示される電源回路の動作説明に供される
タイムチャートである。

【符号の説明】

３１Ａ，３１Ｂ 電源接続端子 ３６ 両波整流回路部 ３８，３９，５０ ＳＣＲ ４０，４１，５１ コンデンサ ４２，５２ ダイオード ４３，４４ 抵抗素子 ４６，５３ 導通状態制御部 ４７ 出力端子 ４８ 負荷回路部 ４９ 変動検出部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】交流電源からの交流電圧を整流して整流出
   力電圧を得る整流部と、 入力端が上記整流部の出力端に接続され、該入力端に上
   記整流部により得られる整流出力電圧が供給される第１
   のスイッチング素子と、 入力端が上記整流部の出力端に接続され、該入力端に上
   記整流部により得られる整流出力電圧が供給される第２
   のスイッチング素子と、 上記第１のスイッチング素子の出力端に一端が接続され
   た、比較的小なる容量を有する第１のコンデンサと、 上記第２のスイッチング素子の出力端に一端が接続され
   た、上記第１のコンデンサより大なる容量を有する第２
   のコンデンサと、 上記第１のコンデンサの一端にカソードが接続されると
   ともに上記第２のコンデンサの一端にアノードが接続さ
   れたダイオードと、 負荷が接続され、該負荷に上記第１のコンデンサの一端
   を通じて得られる直流電圧を電源電圧として供給する出
   力端子と、 上記整流部により得られる整流出力電圧の各レベル変化
   周期内において、上記第１のスイッチング素子に断続的
   に導通状態をとらせるための第１の制御信号を、上記整
   流出力電圧の第１のレベルに対応するタイミングをもっ
   て形成するとともに、上記第２のスイッチング素子に断
   続的に導通状態をとらせるための第２の制御信号を、上
   記整流出力電圧の上記第１のレベルより小なる第２のレ
   ベルに対応するタイミングをもって形成し、得られた第
   １及び第２の制御信号を上記第１のスイッチング素子の
   制御端及び上記第２のスイッチング素子の制御端に夫々
   供給する導通状態制御部と、 を備えて構成される電源回路。
2. 【請求項２】導通状態制御部において形成される第１及
   び第２の制御信号が、整流出力電圧についての各レベル
   低減期間において、先ず、第１の制御信号が第１のスイ
   ッチング素子の制御端に供給され、その後、第２の制御
   信号が第２のスイッチング素子の制御端に供給されるも
   のとされたことを特徴とする請求項１記載の電源回路。