JP2000324809A

JP2000324809A - 力率補償制御回路

Info

Publication number: JP2000324809A
Application number: JP11125834A
Authority: JP
Inventors: L Erumitto Francois; フランソワ・エル・エルミット; Joel Turchi; ジョエル・ターチ
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1999-05-06
Filing date: 1999-05-06
Publication date: 2000-11-24

Abstract

(57)【要約】【課題】付加的な巻線を要しない力率補償制御回路を
提供すること。【解決手段】本発明によれば、切替インダクタ力率補
償回路の各オン・タイム期間およびオフ・タイム期間を制
御する力率補償制御回路が提供される。この制御回路は
実質的に整流された出力電圧Voを生成する整流システム
での使用に適したものである。この制御回路は、Voを表
わす信号を受信する入力端子と、各オン・タイム期間お
よびオフ・タイム期間を表わす信号を出力する出力端子
と、オン・タイム期間を決定する手段から構成され、こ
のオン・タイム期間を決定する手段は、Voの逆数に依存
して各オン・タイム期間を変化させる回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は力率補償制御回路に
関する。

【０００２】

【従来の技術および発明が解決しようとする課題】力率
補償回路(pfc; power factor correction)は一般に、ac
/dc整流器を要する電源の用途において広く使用されて
いる。そのような用途に使用される整流システムは、一
般にダイオード・ブリッジの形態を利用する全波電圧整
流器、および出力波形の調整を行う出力コンデンサから
構成される。しかしながら、このような整流システム
は、全波整流電圧が出力コンデンサにかかる電圧より大
きい場合に、ac供給源(一般に本線からの電力供給)から
電流を引き出すに過ぎない。このため、大きなピーク値
を有する個別の狭い電流パルスより成る入力ac電流に対
しては、非効率的な電流特性となってしまう。この電流
特性は高調波成分を有し、整流システム全体としての力
率を非常に低くしてしまう(約0.5-0.6)。この高調波成
分は大きなライン・ノイズ(line noise)をも招く(一般に
ac供給本線に反射される)。このような電流特性は、そ
れが非効率的であることに加え、EC標準規格IEC1000-3-
2にも適合しなくなる虞がある。

【０００３】非効率的な電流特性の問題に対処する従来
の手法に、出力コンデンサとダイオード・ブリッジとの
間にpfc回路を挿入するものがあり、この回路は基本的
にはダイオードに続くインダクタから構成され、グラン
ドとインダクタおよびダイオードの間に接続されたスイ
ッチを有する。このスイッチのon,offを高速に切り替え
ることにより、入力から電流が引き出され、入力電圧が
出力電圧より小さな場合であっても全波整流された信号
を得るものである。すなわち、このようなシステムによ
り出力電圧は入力電圧より常に高くなるので、このよう
なシステムは一般にブースト(boost)システムと呼ばれ
る。一般にインダクタ、ダイオードおよびスイッチの部
分は、切替インダクタ力率補償(pfc)回路と呼ばれ、ス
イッチのon/off時間を制御する回路はpfc制御回路と呼
ばれる。

【０００４】このようなシステムにおいて、スイッチが
オンしてインダクタをグランドに接続する各期間はオン
・タイム遅延を有するオン・タイム期間tonと呼ばれ、各
オン・タイム期間の間にはオフ・タイム遅延を有するオフ
・タイム期間toffがある。周期tを有する単一のサイクル
は１つのオン・タイム期間と１つのオフ・タイム期間から
構成され、その周期tは、t=ton+toffにより与えられ
る。各サイクルはf=1/tで与えられる周波数で繰り返さ
れ、その結果、on-off又はパルス幅変調信号はton/t の
デューティ・サイクルを有することになる。

【０００５】このような性質の従来のpfc回路は、整流
システムの出力電圧を固定基準電圧と比較し、その出力
電圧を固定されたレベルに維持するようにtonを制御す
る動作が行われる。このため、入力電圧のピーク電圧
(一般に本線供給源から入り込む)と実質的に整流された
出力電圧との間に大きな相違をもたらしてしまう。入力
電圧のピーク電圧と出力電圧との間に生じるこの大きな
相違に対応して、大きなインダクタを要することにな
る。さらに所与の出力電力の要請から、スイッチ・シス
テムのデューティ・サイクルも、入力および出力電圧間
の大きな相違に応じて、大きくしなければならない。

【０００６】さらに、臨界不連続モード(critical disc
ontinuous mode)と呼ばれるモードにおいて力率補償回
路を動作させることが知られており、このモードではto
ffの期間において、インダクタを介する電流が実質的に
ゼロに落ち込むとすぐにスイッチが切り替えられるよう
にされている。これを実行するため、既存の制御回路は
切替インダクタに結合された付加的な巻線に生じる電圧
を測定し、インダクタを介する電流がゼロに落ち込んだ
ときに電圧を切り替える。しかしながら、付加的な巻線
を用意することは力率制御回路全体のコストを上げてし
まう。

【０００７】本発明は、既存のpfc回路における上述し
た問題点の少なくとも１つを解決する力率補償制御回路
を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の第１形態によれ
ば、切替インダクタ力率補償回路の各オン・タイム期間
およびオフ・タイム期間を制御する力率補償制御回路が
提供される。この制御回路は実質的に整流された出力電
圧Voを生成する整流システムでの使用に適したものであ
る。この制御回路は、Voを表わす信号を受信する入力端
子と、各オン・タイム期間およびオフ・タイム期間を表わ
す信号を出力する出力端子と、オン・タイム期間を決定
する手段から構成され、このオン・タイム期間を決定す
る手段は、Voの逆数に依存して(inverse dependence)、
各オン・タイム期間を変化させる回路である。

【０００９】Voの逆数に依存するということは、出力電
圧Voが増加するにつれて各オン・タイム期間が減少する
ことを意味する。この関係は、逆比例の関係(すなわちy
=1/x)はもちろんのこと、例えば、二次関数の逆数関係
(例えば、y=(ax²+bx+c)^-1)とすることも可能である。好
適には、各オン・タイム期間は、Voと任意オフセット定
数(正、負またはゼロとすることが可能である)の和を二
乗したものの逆数に比例するものである(例えば、任意
オフセット定数がVであるとすると、オン・タイム期間は
ton=k/(Vo+V)²で与えられる)。

【００１０】さらに制御回路は、好適には電圧整流器か
ら構成され、この整流器は出力電圧が所定の最大値を超
えてしまうことを防止する役割を果たす。理想的にはこ
の電圧整流器は低い利得を有する整流器である。好適に
はこの電圧整流器はオン・タイム期間を決定する手段に
影響を与え又は切り離し、Voが所定の値に近づくにつれ
て各オン・タイム期間を急速に減少させる。

【００１１】オン・タイム決定手段は好適には、増加ま
たは減少信号を生成する信号生成器、および、増加また
は減少信号をオン・タイム基準信号と比較し、増加また
は減少信号がオン・タイム基準信号を超過または降下し
た時点を検出する比較器から構成される。増加または減
少信号は好適には、各オン・タイム期間の開始時におけ
る初期値と、各オン・タイム期間の終了時におけるオン・
タイム基準信号の値との間で変化する。

【００１２】好適には増加または減少信号はVoの大きさ
に依存する速度で変化する(信号の変化率は各オン・タイ
ム期間の最大値の逆数にほぼ等しい。)。好適にはオン・
タイム基準信号は電圧レギュレータにより生成され、か
つ、出力電圧(Vo)が所定の最大値に近づくにつれて増加
または減少信号の初期値に近づく。

【００１３】本発明による実施例にあっては、信号生成
器は、出力電圧(Vo)に依存する速度で初期値から増加す
る電圧が印加されるオン・タイムコンデンサ、およびオ
ン・タイムコンデンサに印加された電圧を電圧レギュレ
ータにより生成されたオン・タイム基準電圧と比較する
電圧比較器から構成される。信号生成器はさらに出力電
圧(Vo)に接続されたオン・タイム抵抗器を含み、信号生
成器は出力電圧(Vo)の値に依存する値を有する電流信号
を生成し、所望の速度でオン・タイム・コンデンサを充電
する。

【００１４】好適には出力端子から出力される各オン・
タイム期間およびオフ・タイム期間の信号表現はパルス
幅変調信号で与えられ、各パルス幅は対応するオン・タ
イム期間の長さに対応する。

【００１５】次に、本発明の第2形態によれば、切替イ
ンダクタ力率補償回路の各オン・タイム期間およびオフ・
タイム期間を制御する力率補償制御回路が提供される。
この回路は実質的に調整された出力電圧(Vo)を生成する
整流回路における使用に適している。この回路は、力率
補償回路を流れる電流を測定する測定手段であって、流
入抵抗器を介して電圧検出器に接続され、流入抵抗器に
生じる電圧を測定する測定手段、およびプログラム可能
な過電流検出機能をイネーブルにするプログラム手段か
ら構成される。

【００１６】流入抵抗器(in-rush resistor)とは、整流
回路に直列に結合される低抵抗値の素子を意味し、ac供
給源からの電流がその抵抗を介して流れるものである。
このような低抵抗値の素子は、出力コンデンサを有する
整流回路において見受けられ、コンデンサが十分に充電
されていないスタート・アップ等の場合に、危険な大電
流を抑制するためのものである。

【００１７】当業者であれば、複数の抵抗素子を利用し
てグローバル(global)流入抵抗器を形成することも可能
であろう。たとえば、ダイオード・ブリッジの直下に抵
抗素子を配し、ac供給源とダイオード・ブリッジとの間
に他の抵抗素子を配し、グローバル流入抵抗器を増加さ
せることも可能である。

【００１８】好適には、力率補償補償回路のオフ・タイ
ム期間において、流入抵抗器に生じる電圧が所定のゼロ
電流閾値以下に落ち込んだ時点を検出するゼロ電流閾値
検出器として電圧検出器を機能させる。ゼロ電流閾値は
流入抵抗器を流れる電流が実質的にゼロであることを示
す。

【００１９】また理想的には、力率補償回路の各オン・
タイム期間において、電圧が所定の過電流閾値を超えた
時点を検出する過電流検出器として電圧検出器を機能さ
せる。所定の過電流閾値は力率補償回路に流れることが
許容される最大電流を示す。オン・タイム期間内に検出
された過電流により、電圧検出器は好適にはオン・タイ
ム期間を終了させる信号を生成する。

【００２０】本発明の第2形態による実施例によれば、
電圧検出器が流入抵抗器に生じる電圧を流入基準電圧と
比較する。

【００２１】比較的大きさの低い流入基準電圧を利用す
ることによって、流入抵抗器の正確な抵抗値に依存せ
ず、電圧検出器はその力率補償回路を流れる電流がほと
んどゼロに落ち込んだ時点を近似的に検出することが可
能であり、ほとんどの製品に対して十分な精度で行うこ
とが可能である。

【００２２】好適にはプログラム手段は、力率補償回路
のオン・タイムおよびオフ・タイム(又はその逆)期間内に
オンおよびオフを切り替えることが可能な過電流電圧オ
フセット生成器から構成され、過電流電圧オフセット生
成器は流入抵抗器に生じる電圧または流入基準電圧のい
ずれかに加算または減算される過電流電圧オフセットを
生成する。このように、単独の電圧比較器をゼロ電流お
よび過電流閾値の両者を検出する閾値検出器として使用
することが可能である。この回路は電流測定手段が、力
率補償回路のオフ・タイム期間の間にゼロ電流閾値を検
出し、オン・タイム期間の間に過電流閾値を検出するよ
うに構成される。

【００２３】好適には過電流電圧オフセット生成器(プ
ログラム手段)は過電流抵抗器を含み、過電流電圧オフ
セットの大きさが過電流抵抗器の抵抗値に依存して定ま
る値であり、過電流検出閾値は過電流抵抗器の抵抗値を
適切に選択することによってプログラムすることが可能
である。好適には過電流検出器が流入抵抗器と電圧検出
器との間に結合され、過電流電圧オフセットが流入抵抗
器に生じる電圧に加算または減算される。

【００２４】本発明によるpfc制御回路は単独の集積回
路上に形成することが可能である。しかしながら、1以
上の外部素子をpfc制御回路の一部を形成するようにす
ることも可能である。したがって、必要となる外部素子
の値を単に調節することによって、１つの回路設計の結
果を多くの他の製品に適合させることが可能になる。外
部素子として提供されることが有利になる素子として
は、オン・タイム・コンデンサ、オン・タイム抵抗器およ
び過電流抵抗器等がある。

【００２５】

【発明の実施の形態】図1は切替えインダクタを有する
力率補償回路(pfc: power factor correction)を組み込
んだd.c.電圧供給回路を示す。この回路は、整流システ
ム9,10,60,70および切替インダクタpfc回路20,30,40,5
0,100から構成される。整流システムは基本的には、一
対の入力端子9、ダイオード・ブリッジ10、d.c.出力電圧
Voを与える出力コンデンサ60、および流入(in-rush)抵
抗70から構成される。

【００２６】pfc回路は、不要な高周波ノイズを濾波す
る容量の小さいコンデンサ20から構成され、このノイズ
は切替動作による高周波により生じる。

【００２７】以下、この回路の動作を説明する。一般に
電力供給本線から得られるac信号が入力端子9間に入力
され、ダイオード・ブリッジ10により全波整流される。
いったん出力コンデンサ60が充電されると、十分適切に
整流されたdc出力電圧Voが供給される。一方コンデンサ
60の初期充電の間は、比較的小さな抵抗値(数オームの
大きさのオーダー)を有する流入抵抗70が、この回路に
対して過剰な電流およびダメージを与える電流の流れを
防止する役割を果たす。

【００２８】pfc回路は、そのpfc回路がなかった場合の
ac信号のピークにおけるものだけではなく、入力ac信号
全体を通じて入力から電流を流すように動作する。スイ
ッチ40を高速で切り替えることにより、インダクタ30
は、まずスイッチがオンしたときに(すなわち、各オン・
タイム期間)スイッチ40を介してグランドに直接結合さ
れ、次に、スイッチ40がオフしたときに(すなわち、各
オフ・タイム期間)出力コンデンサ60にのみ結合される。
各オン・タイム期間の間インダクタ30を介する電流I_Lは
インダクタの性質に起因して立ち上がり、以後のオフ期
間の間I_Lは制限された速度で減少し、ダイオード50を通
じて効果的に電流を流し、出力コンデンサ60を充電す
る。スイッチのオン・タイムおよびオフ・タイムを調節す
ることにより(pfc制御回路100内の手段により)、出力電
圧Voを調節することは明らかに可能である。ただし、出
力電圧は入力電圧より常に高くしなければならない。切
替インダクタ40のブースト動作を考慮してダイオード50
を動作させる必要があるためである。

【００２９】図2に示される線81,82のそれぞれは、本発
明による制御回路および従来の制御回路により制御され
たpfc回路において、切替期間t(1つのオン・タイム期間
と1つのオフ・タイム期間)の間にインダクタ30に流れる
電流を示す。いずれの場合においてもI_Lはオン・タイム
期間の間ほぼ線形に増加している。両ケースの電流増加
率は、次式で与えられる。

【００３０】

【数１】

【００３１】ここで、V_INはダイオード・ブリッジからの
全波整流された信号電圧の瞬時値であり、Lはインダク
タ30のインダクタンスである。

【００３２】これにより、インダクタ30のインダクタン
スは、線82(従来の場合)のものの方が、線81のものより
大きいことがわかる。スイッチがオフになると、電流I_L
は両ケースとも減少し、その変化率は次式で与えられ
る。

【００３３】

【数２】

【００３４】インダクタンスLは従来のものがより大き
い値を有する一方、より大きな減少率を有するというこ
とは、本願におけるVo−V_INが、従来の場合のものより
も小さいことを意味する。

【００３５】つまり、従来の場合におけるVoは、ある大
きな固定値に維持されるのに対し、本発明におけるVo
は、入力されたピーク電圧および出力電力の条件に依存
して変化することが許容され、Vo−V_INを、従来の場合
よりも低い所望の値に維持する。これは、少なくとも十
分に高い出力電力の要請がある場合にVoおよびV_INの間
の差を最小にすることによって得られる。

【００３６】図3はVoに対する最大の平均オン・タイム
(ある特定の最大電力出力について)の関係を示し、Voお
よびV_INの間のある好適な関係を選択したものである。
図3に示すようにVoおよびtonを関係づけることによっ
て、VoおよびV_INの間の好適な関係を、特定の出力電力
の条件に対して維持することが可能になる。VoおよびV
_INの間の関係は、他の出力電力の条件(例えば低出力で
あること)に対しては異なるものになってしまう。しか
し、VoおよびV_INの関係を維持することにより得られる
利点は、高出力電力の条件に適合させる場合に集中して
いるので、このことは大きなデメリットではない。Voの
値が低いときは、Voの値が高いときよりもオン・タイム
期間が長くなる(そして所与の入力電圧に対してより大
きな出力電力を供給する)。Voが変化することを許容
し、Voが低い場合により多くの電力を伝送することを許
容することによって(Voとオン・タイムとの間に逆数依存
性をもたせることによって)、図3に示されるVoの関数と
しての最大平均オン・タイムの関係は、Voが比較的高い
レベルに固定されていたならば使用されたであろうもの
より小さな電力トランジスタ40を利用することを可能に
する。電力切替による電力損失は、次式により評価する
ことができる。

【００３７】

【数３】

【００３８】（ここで、Rdsonは各オン・タイム期間にお
けるパワー・トランジスタの抵抗値であり、Pinは入力電
力であり、Vpkは供給本線からのピーク電圧である。）
この式からわかるように、電力損失はデューティ・サイ
クルが小さい場合はVoおよびV_INの間の小さな差分によ
り生じ、電力切替による電力損失は他の場合よりも極め
て小さくなる。

【００３９】図4はオン・タイム決定手段110,111,112,11
3,114,115,116,117を有するpfc回路100を示す。オン・タ
イム期間決定手段は、入力端子114を介してVoおよびグ
ランドの間に結合されたオン・タイム抵抗113(抵抗値Ro
を有する)から構成される。このような構成により、Io
の値を有する電流信号が生成される。オン・タイム期間
決定手段はさらに、オン・タイム・コンデンサ112(容量値
CTを有する)から構成され、これは端子117を介してグラ
ンドと乗算器110の出力との間に結合される。乗算器110
の入力は、それぞれが実質的にVo(IoはVo/Roに近似的に
等しい)に比例する大きさの電流値Ioを有する2つの電流
信号であり、そのIoはオン・タイム抵抗113を介して流れ
る電流値に対応する。乗算器への入力電流は、電流ミラ
ー115,116より成る電流ミラー回路から供給され、既知
の手法によりこの電流ミラー回路は、抵抗113を介して
流れる電流Ioに等しい多重電流源またはシンクとして機
能する。

【００４０】出力電流はオン・タイム・コンデンサ端子11
7を介してオン・タイム・コンデンサ112に印加される。
コンデンサにかかる電圧V_CTは、Ioおよびオン・タイム・
コンデンサ112の容量C_Tに依存する速度で増加する。(V
_CT=I.t/C_T，ここで、I=KM*Io²は、乗算器からの出力電
流であり、KMは乗算器の利得である。) コンデンサにかかる電圧は比較器111に印加され基準電
圧Vrefと比較され、この基準電圧は以下に説明する手法
によりpfc回路100により生成される。明らかに、C_T,Ro,
Vref,V_CT-LOWの所与の値に対して、Vrefに等しいコンデ
ンサ112に生じる電圧に対して期間T_CTは、Voの二乗に逆
比例するであろう(T_CTは、[C_T.Ro²(Vref-V_CT-LOW)]/(K
M*Vo²)に近似的に等しい)。

【００４１】比較器111の出力はRSフリップ・フロップ12
0のリセット入力121に入力される。フリップ・フロップ1
20の出力端子122は、適切なバッファ130を介してpfc制
御回路100の出力を駆動するために使用される。フリッ
プ・フロップ120の出力端子はスイッチ140にも結合され
ており、このスイッチはフリップ・フロップ120の出力が
低い場合に乗算器110の出力(およびグランドに結合され
ていない側のコンデンサの電極)をV_CT-LOWに結合する。
このため、フリップ・フロップ120の出力が低い場合、コ
ンデンサ112はスイッチ140を介して電圧V_CT-LOWに放電
する。

【００４２】オフ・タイム決定手段150,151,152,153,154
が電流測定手段の形式で提供され、この手段は結合端子
154を介して流入抵抗器70にかかる電圧を測定すること
によりpfc回路を介して流れる電流を測定し、流入抵抗
器70の終端側に結合されるのに適しておりグランドには
結合されず、電流検出端子153をpfc制御回路100の集積
回路に結合する。端子154で検出された電圧は電圧比較
器150の反転入力151に入力され、比較器150の非反転入
力152に入力されたしきい基準電圧と比較される。pfc制
御回路が臨界不連続モード(critical discontinuous mo
de)で動作する場合、オフ・タイム決定手段は、pfc回路
を介して流れる電流がゼロに近づくと直ちに電力スイッ
チ40を切り替える。臨界不連続モードで動作させるた
め、しきい基準電圧はわずかに低い大きさに固定される
(例えば-50mvまたは+50mv)。流入抵抗器70にかかる電圧
の大きさが敷居基準電圧の大きさ以下に落ち込むと、比
較器150はロー (low)に向かうように構成されている。
この比較器の出力をフリップ・フロップ120の他のリセッ
ト入力端子123に結合することによって、オン期間が終
了した後流入抵抗器70に流れる電流が生じるまでの間
に、フリップ・フロップ120の出力端子122が再びハイ (h
igh)に向かうことを防止する。オフ・タイム決定手段
は、フリップ・フロップ出力端子122がハイである一方フ
リップ・フロップ120のリセットを防止する必要がある。

【００４３】電流検出手段の一部として過電流電圧オフ
セット生成器156,157,158が設けられている。過電流電
圧オフセット生成器は、端子153,154の間に位置する過
電流抵抗器156、および定電流源157を、オフセット電圧
を生成する過電流抵抗器に結合するスイッチ158から構
成される。このため、各オン・タイム期間の間、端子154
における負電圧が過電流抵抗器156に生じるオフセット
電圧を超えない限り(例えば-50mvまたは+50mvのように
しきい基準電圧のマイナス)、入力端子151における電圧
は端子152に入力されたしきい基準電圧より高電圧に維
持される。流入抵抗器70を流れる電流が所定の最大値を
超えない限り、比較器150の出力は低く維持される。こ
のため、過電流が検出されない限り、オフ・タイム決定
手段がオン期間を短く打ち切ってしまわないことが保証
される。

【００４４】本実施例によれば、ゼロ電流検出および電
流検出のためのプログラムの機能を実行するために１つ
のピンのみを必要とするにすぎず、特に有益である。単
独のピンを利用してこれら両機能が実行可能であるの
は、過電流抵抗器156に生じる注入電流により生成され
るオフセット電圧は、検出電圧に印加され基準電圧とは
反対であることによる。単独のピンは、過電流抵抗器を
介して流入抵抗器に結合されることが可能である。特定
の用途において、複数のピンが利用可能である場合は、
過電流抵抗器156の接続のために別個のピンを利用し、
過電流抵抗器156に生じるオフセット電圧が流入抵抗器
にかかる検出電圧または基準電圧のいずれかに加算また
は減算し、上述したような動作を行わせることも可能で
ある。

【００４５】このように構成された過電流検出手段は、
過電流抵抗器156に適切な値を選択することによって、
検出される最大電流が何であっても、流入抵抗器70の正
確な抵抗値が何であっても、初期状態においてセットま
たはプログラムすることが可能である。過電流電圧オフ
セット生成器は、プログラム可能な過電流検出を行わせ
るプログラム可能な手段と考えることができる。

【００４６】上述した本実施例におけるオフ・タイム決
定手段および過電流検出手段は、負電流検出を使用して
いる。しかしながら当業者であれば正電流検出を利用す
ることも可能である。正電流の検出は、たとえば、電力
スイッチ40のグランド端子をコンデンサ60のグランド側
の極板に結合し、電力スイッチ40およびコンデンサ60の
間の共通ノードを形成し、この共通ノードおよびグラン
ドの間に流入抵抗器を挿入することにより、行うことが
可能である(この共通ノードは電流検出のために使用さ
れる。)。

【００４７】上述したオフ・タイム決定手段150,151,15
2,153,154に加えて、臨界不連続モードでpfc制御回路を
動作させるため、図4に示すように本実施例では、最小
オフ・タイム決定手段160,161および同期オフ・タイム決
定手段162,163をさらに含んでいる。最小および同期オ
フ・タイム決定手段の両者は、RSフリップ・フロップ120
のセット入力端子125にアンド・ゲート164を介して結合
される。最少オフ・タイム決定手段160,161は、フリップ
・フロップ120の出力端子122およびアンド・ゲート164の
間に結合された短期間の遅延回路161(例えば2マイクロ
秒)に結合される。こうして当業者にとって明らかなよ
うに、短期間の遅延回路161の遅延に対応する最少オフ・
タイム期間が提供され、この最少オフ・タイム期間が経
過する前にオフ・タイム決定手段がオン期間のリスター
トを行うことを防止する。

【００４８】オフ・タイム決定手段は同期しているの
で、各オフ・タイム期間の長さを当業者にとって周知の
手法で同期端子163に印加される同期信号により決定す
ることが可能である。

【００４９】pfc制御回路100は電圧レギュレータから構
成され、これは出力電圧Voが所定の最大値を超えてしま
うことを防止する。電圧レギュレータは適応基準電圧生
成手段170から構成され、入力として第1電流信号Ioを受
信し、このIoは出力電圧Voおよび基準電流信号Irefに実
質的に比例する。適応基準電圧生成手段170は電圧信号V
regを出力し、このVregはIref以下の値に対してVreg-ma
xなる一定値をとり、約1.025Iref以上のIoに対してはゼ
ロとなり、Ioのこれら2つの値の間では線形に変化す
る。電圧信号Vregは、それを制御端子171を介してグラ
ンドに結合する制御コンデンサ172に結合し、Vregに含
まれる不要なac成分を濾波することによって安定化を図
ることが可能である。安定化が施されたVref信号は第１
入力174において加算器173に入力され、また加算器には
電圧信号V_CT-LOWも入力され、加算器の出力において基
準電圧信号Vrefを生成し、この電圧信号は比較器111に
おいて、上述したオン・タイム・コンデンサ112に生じる
電圧と比較される。

【００５０】オン・タイム抵抗器の抵抗値を適切に設定
することにより、特定のVoの値に対するIoの値が何であ
るかを判定し、電圧レギュレータに許容され得る最大出
力電圧Voを決定することが可能である。オン・タイム抵
抗器の抵抗値が設定されると、オン・タイム・コンデンサ
112が変化する速度(割合)も、コンデンサ112の容量値を
適切に選択することによって設定することが可能であ
る。

【００５１】最後に、図4のpfc制御回路100はセーフテ
ィ比較器180を含み、この比較器はオン・タイム・コンデ
ンサ端子112aにおける電圧をV_CT-LOWよりわずかに小さ
い基準電圧と比較する。端子112aにおける電圧がこの基
準電圧以下に依然として落ち込むようであれば、pfc制
御回路の出力はローに維持される。このため、もし端子
112aが偶発的にグランドに結合されてしまったような場
合に、オン・タイム期間が不必要に長引くことを防止す
る。

【００５２】図5は一般的なpfc回路におけるpfc制御回
路例を示す。この回路配置は図1に示すものと同様であ
るが、pfc制御回路100が8ピン・パッケージの集積回路と
して描かれている点が相違する。外部オン・タイム抵抗
器113およびオン・タイム・コンデンサ112が負荷80ととも
に描かれており、制御回路100の供給電力を引き込んで
いる。負荷80は例えばモード切替電力供給またはランプ
・バラスト(lamp ballast)とすることも可能である。

【００５３】また制御コンデンサ172および過電流抵抗
器156も図示されている。当業者であれば上述した実施
例の他に他の実施例を構成することも可能である。例え
ば、IoはVo/Roに相当するものとして説明を行ってきた
が、オフセット電圧vはRoを流れる電流を測定する前にV
oに加算または減算を行うことも可能である。この場
合、電流IoはIo=(Vo-v)/Roで与えられることになる。さ
らに、正または負の電流オフセットをIoに加えて、Voの
オフセットを作ることも可能である。さらに、コンデン
サ112および抵抗器113をオン・タイム決定手段の一部と
して使用しVoの逆数に依存して変化する期間を生成する
代わりに、他の回路構成を使用して同様の特性を得るこ
とも可能である。

【００５４】本実施例におけるpfc制御回路は数個の外
部素子(例えば、オン・タイム・コンデンサ112、オン・タ
イム抵抗器113、制御コンデンサ172、過電流抵抗器等)
を用いた集積回路から構成したが、これは主に説明の便
宜のためになされたものに過ぎず、異なる条件(例えば
最大電流値等)を要する他の多くの製品に本発明を適用
することが可能である。さらに、集積回路上に1以上の
これら外部素子を提供することも可能であり、１つの製
品中に非常に多くのpfc制御回路が必要となるような場
合に特に有利である。

【００５５】上述した好適実施例はアナログ回路であっ
た。しかしながら、当業者であれば、同様の機能を実行
するディジタル回路を提供することも可能であろう。た
とえば、アナログ・ディジタル変換器を使用してVoのデ
ィジタル表現を生成し、適切なアルゴリズムに従って処
理を施し、パルス幅がVoの値の逆数に依存するパルスを
生成することも可能である。同様に、アナログ・ディジ
タル変換器を利用して電流測定手段をディジタル形式で
提供し、流入抵抗器を流れる電流のディジタル信号表現
を生成し、このディジタル信号を処理してゼロ電流検出
およびプログラム可能な過電流検出の両者を実行し、検
出結果に基づいてオフ・タイム期間またはオン・タイム期
間いずれかを終了させることも可能である。

【００５６】さらに、好適実施例では電力切替または個
別に形成された切替モード電力供給のような別個の機能
を有する集積回路上に形成されたpfc制御回路を説明し
てきた。しかしながら、当業者であればこのような別々
の機能を同一の回路に統合することも可能であろう。さ
らに、pfc制御回路100の一部として単独の集積回路上に
組み込まれたものとして示された機能のいくつかを、別
個の回路上で実行するように構成することも可能であ
る。

【図面の簡単な説明】

【図１】図1は切替インダクタ力率補償回路のブロック
図を示す。

【図２】図2は既存の制御回路を使用したpfc回路と、本
発明による制御回路を使用したpfc回路とについて、イ
ンダクタ電流の時間変化を示すグラフの概形である。

【図３】図3は所与のインダクタおよび電力スイッチな
らびに所与の最大出力電力を有するpfc回路において、
実質的に整流された出力電圧Voに対するpfc回路の利用
可能な最大オン・タイム期間を示すグラフの概形であ
る。

【図４】図4は本発明による力率補償制御回路の概略図
である。

【図５】図5は図4の制御回路が組み込まれた力率補償制
御回路の概略図である。

【符号の説明】

9 入力端子 10 ダイオード・ブリッジ 20 コンデンサ 30 インダクタ 40 スイッチ 50 ダイオード 60 コンデンサ 70 流入抵抗 100 力率補償制御回路 111 比較器 112 オン・タイム・コンデンサ 113 オン・タイム抵抗 114 入力端子 115,116 電流ミラー回路 117 端子 120 フリップ・フロップ 121 リセット入力 122出力端子 125 セット入力 140 スイッチ 150 電圧比較器 153 電流検出端子 154 端子 156 過電流抵抗器 157 定電流源 158 スイッチ 160,161 最少オフ・タイム決定手段 162,164 同期オフ・タイム決定手段 170 適応基準電圧生成手段 171 制御端子 172 制御コンデンサ 173 加算器 180 セーフティ比較器

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジョエル・ターチフランスツールース31300、バ１、ブルバード・ジャン・ブリュニティ30 Ｆターム(参考） 5G066 FA02 FB15 5H420 BB18 DD02 DD10 EA14 EB04 EB40 FF03 FF04 FF24 FF25 5H730 AA18 BB14 BB57 CC04 DD04 FD01 FD41

Claims

【特許請求の範囲】

【請求項１】切替インダクタ力率補償回路の各オン・
タイム期間およびオフ・タイム期間を制御する力率補償
制御回路であって、整流された出力電圧(Vo)を生成する
整流回路における使用に適した当該力率補償制御回路
は：電圧信号(Vo)を受信する入力端子；各オン・タイム
期間およびオフ・タイム期間に信号を出力する出力端
子；およびオン・タイム決定手段；から構成され、前記
オン・タイム決定手段は、電圧(Vo)の逆数に依存して各
オン・タイム期間を変化させることを特徴とする回路。
【請求項２】出力電圧(Vo)が所定の最大値をこえてし
まうことを防止する電圧レギュレータから更に構成され
ることを特徴とする請求項1記載の回路。
【請求項３】前記電圧レギュレータは低い利得を有す
ることを特徴とする請求項2記載の回路。
【請求項４】前記電圧レギュレータは、出力電圧(Vo)
が所定値に近づくにつれて各オン・タイム期間を短縮す
るように前記オン・タイム決定手段を制御することを特
徴とする請求項3記載の回路。
【請求項５】前記オン・タイム決定手段が、増加また
は減少信号を生成する信号生成器、および、前記増加ま
たは減少信号をオン・タイム基準信号と比較し、前記増
加または減少信号が前記オン・タイム基準信号を超過ま
たは降下した時点を検出する比較器から構成されること
を特徴とする請求項1ないし4のいずれか1項に記載の回
路。
【請求項６】前記増加または減少信号は、各オン・タ
イム期間の開始時における初期値と、各オン・タイム期
間の終了時におけるオン・タイム基準信号の値との間で
変化することを特徴とする請求項5記載の回路。
【請求項７】前記オン・タイム基準信号が前記電圧レ
ギュレータにより生成され、かつ、出力電圧(Vo)が所定
の最大値に近づくにつれて前記増加または減少信号の初
期値に近づくことを特徴とする請求項6記載の回路。
【請求項８】前記信号生成器は、出力電圧(Vo)に依存
する速度で初期値から増加する電圧が印加されるオン・
タイム・コンデンサ、および前記オン・タイム・コンデン
サに印加された電圧を前記電圧レギュレータにより生成
されたオン・タイム基準電圧と比較する電圧比較器から
構成されることを特徴とする請求項5ないし7のいずれか
1項に記載の回路。
【請求項９】前記信号生成器がさらに前記出力電圧(V
o)に接続されたオン・タイム抵抗器を含み、前記信号生
成器は出力電圧(Vo)に依存する電流信号を生成し、所望
の速度で前記オン・タイム・コンデンサを充電することを
特徴とする請求項8記載の回路。
【請求項１０】前記オン・タイム決定手段が、出力電
圧(Vo)を表わす信号を乗算して出力電圧(Vo)の二乗を表
わす信号を生成する乗算器を含むことを特徴とする請求
項1ないし9のいずれか1項に記載の回路。
【請求項１１】切替インダクタ力率補償回路の各オン
・タイム期間およびオフ・タイム期間を制御する力率補償
制御回路であって、整流された出力電圧(Vo)を生成する
整流回路における使用に適した当該力率補償制御回路
は：力率補償回路を流れる電流を測定する測定手段であ
って、流入抵抗器を介して電圧検出器に接続され、前記
流入抵抗器に生じる電圧を測定する測定手段；およびプ
ログラム可能な過電流検出機能をイネーブルにするプロ
グラム手段；から構成されることを特徴とする回路。
【請求項１２】力率補償補償回路のオフ・タイム期間
において、前記流入抵抗器に生じる電圧が所定のゼロ電
流閾値以下に落ち込んだ時点を検出するゼロ電流閾値検
出器として前記電圧検出器が機能し、前記ゼロ電流閾値
は前記流入抵抗器を流れる電流が実質的にゼロであるこ
とを示すことを特徴とする請求項11記載の回路。
【請求項１３】力率補償回路の各オン・タイム期間に
おいて、前記電圧が所定の過電流閾値を超えた時点を検
出する過電流検出器として前記電圧検出器が機能し、前
記所定の過電流閾値は前記力率補償回路に流れることが
許容される最大電流を示すことを特徴とする請求項11ま
たは12記載のいずれか1項に記載の回路。
【請求項１４】前記電圧検出器が前記流入抵抗器に生
じる電圧を流入基準電圧と比較することを特徴とする請
求項11ないし13記載のいずれか１項に記載の回路。
【請求項１５】前記プログラム手段が、前記力率補償
回路のオン・タイムおよびオフ・タイム(又はその逆)期間
内にオンおよびオフを切り替えることが可能な過電流電
圧オフセット生成器から構成され、前記過電流電圧オフ
セット生成器は流入抵抗器に生じる電圧または流入基準
電圧のいずれかに加算または減算される過電流電圧オフ
セットを生成することを特徴とする請求項14記載の回
路。
【請求項１６】前記プログラム手段が過電流抵抗器を
含み、前記過電流電圧オフセットの大きさが過電流抵抗
器の抵抗値に依存して定まる値であり、過電流検出閾値
は前記過電流抵抗器の抵抗値を適切に選択することによ
ってプログラムすることが可能であることを特徴とする
請求項15記載の回路。
【請求項１７】過電流検出器が流入抵抗器と電圧検出
器との間に結合され、過電流電圧オフセットが前記流入
抵抗器に生じる電圧に加算または減算されることを特徴
とする請求項16記載の回路。
【請求項１８】請求項1ないし17のいずれか1項に記載
の力率補償制御回路が組み込まれたことを特徴とする切
替インダクタ力率補償回路。
【請求項１９】請求項1ないし18のいずれか1項に記載
の力率補償制御回路が組み込まれたことを特徴とする交
流／直流電圧レギュレータ。