JPH02220119A - リセット信号発生回路及び電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、機器に与えられている電源電圧を監視して電
源の遮断時にリセット信号を発生させるリセット信号発
生回路およびそれを備えた電源装置に関するものである
。

従来の技術 従来より、コンピューター等の電源装置には、電源電圧
を監視し、電源が遮断された時に電圧の低下を検知して
必要な箇所にリセット電信号を送出するためのリセット
信号発生回路が設けられている。

第６図はリセット信号発生回路が設けられた電源装置の
一例を示すものである。第６図において、４０は整流ダ
イオードをブリッジ状に接続して構成された整流器、４
１は平滑用のコンデンサ４２．４３から成る平滑部であ
る。すなわちコンデンサ４２とコンデンサ４３とが直列
に接続されており、それが整流器４０の出力端に並列に
接続されている。Ａ、Ｂ、Ｃは外部電源を供給するため
の電源端子であり、そのうち端子Ａ、Ｂは整流器４０の
入力端に接続され、端子Ｃはコンデンサ４２とコンデン
サ４３との間に接続されている。

４４はリセット信号発生回路である。リセット信号発生
回路４４内において、４５は基準電圧を発生させるため
のツェナーダイオード、４６は入力電圧と基準電圧とを
比較して入力電圧が基準電圧を越えた時のみ出力がｒＨ
」になるように構成された比較回路、４７は比較回路４
６に与える基準電圧を調整するための可変抵抗器である
。

ところで以上の電源装置は、外部電源の電圧がＡＣｌｏ
ｏｖの時は低電圧モード、またＡＣ２００Ｖの時は高電
圧モードという具合に装置の定格電圧を切り替える事が
可能である。つまり、単に外部電源の接続端子を変える
事により、外部電源がＡＣｌｏｏＶの場合でもＡＣ２０
０Ｖ（７）場合テモはぼ同じ大きさの直流電圧を得る事
が出来るように構成されている。

そして定格電圧の切り替えは次のようにする。

すなわち、定格電圧をＡＣｌｏｏＶとして使用する場合
には、端子Ｂと端子Ｃとを短絡させ、端子Ａと端子Ｂと
の間にＡＣｌｏｏＶの外部電源を供給する。この時整流
器４０と平滑部４１とで倍電圧整流手段が形成される事
となり、出力端子Ｆ。

６間には２００Ｖの直流電圧が現れる事となる。

また定格電圧をＡ　Ｃ２００Ｖとして使用する場合には
、端子Ｂと端子Ｃの間は開放したままとし、端子Ａと端
子Ｂとの間にＡＣ２００Ｖの外部電源を供給する。この
場合には整流器４０は単に全波整流器として働き、出力
端子Ｆ、Ｇ間には２００Ｖの直流電圧が現れる。

そして、リセット信号発生回路４４を電源装置の出力ラ
イン上の点すなわち整流および平滑が成された後の直流
電圧が生じている点に接続し、その点の電圧を監視する
事によってリセット信号を発生させていた。またその構
成も単に入力電圧とツェナーダイオード４５によって発
生させた基準電圧とを比較し、入力電圧が基準電圧を越
えたが否かを示す信号を出力するという単純なものであ
った。そして、電源電圧が途絶えると平滑部４１のコン
デンサ／４２．４３とに溜まった電荷は放電し、出力電
圧は低下を開始する。定格電圧をＡＣ１００Ｌ！段設定
た場合は、端子Ｂ、Ｃ間が短絡されているのでコンデン
サ４２．４３は比較的早く放電する。ところが、定格電
圧をＡＣ２００Ｖに設定した場合は端子Ｂ、Ｃ間は開放
されているのでコンデンサ４２．４３の放電は遅くなる
。

発明が解決しようとする課題 しかしながらこのような構成では以下のような問題があ
る。すなわち、定格電圧を１００Ｖに設定した時には、
電源電圧が途絶えてから例えば１００船でリセット信号
出力を行っていたものが、定格電圧を２００ｖに設定し
た時には電源電圧が途絶えてから例えば１５０ｍ５以上
経過しないと比較回路４６の入力電圧が基準電圧以下に
ならず、その分リセット信号出力が遅れてしまう。また
電源装置から負荷側を見た抵抗すなわち負荷抵抗ＲＬは
常に一定しているわけではなく、機器の動作状態によっ
てこの抵抗ＲＬが大きい場合もあれば小さな場合もある
。この抵抗Ｒ１，が大きいと電源の供給が停止しても電
圧は直ぐには低下しない。

このようにたとえ定格電圧が等しくでも動作状態によっ
て電源電圧が途絶えてからリセット信号出力を行うまで
の時間が異なる。

つまり以上のような構成のリセット信号発生回路では、
電源電圧が途絶えてからリセット信号出力を行うまでの
時間が、電源装置側の定格電圧の変更、機器の動作状態
、または電源電圧そのものの変動等々にともなって変化
してしまうという問題点を有していた。

本発明は以上の課題に鑑みてなされたものであり、電源
電圧が途絶えてからリセット信号出力を行うまでの時間
が変化してしまう事のないリセット信号発生回路および
電源装置を提供する事を目的とする。

課題を解決するための手段 本発明は以上の課題を解決するため、電源回路部の整流
手段とは独立した第２の整流手段を設け、その第２の整
流手段によって整流された電圧から平均化電圧を得ると
ともにその平均化電圧が基準値を越えたか否かを判別す
るように構成し、さらに上記積分回路の出力電圧を所定
の電圧以下に規制するツェナーダイオードを設けた。

作　　用 以上のように構成した事により、比較手段に与えられる
平均化電圧はツェナーダイオードによって所定の電圧以
下に制限される事となるので、その時に使用されている
電源電圧の大きさや機器の動作状況に多少の違いはあっ
ても電源供給状態においては積分回路の出力電圧は所定
の値に固定されており、電源電圧が途絶えた際には上記
積分回路の出力電圧は常に上記所定の電圧から所定の減
少カーブに沿って低下する事となり、低下を始めてから
比較器の基準電圧に達する迄の時間は変化しない。

実施例 以下、本発明におけるリセット信号発生回路および電源
装置の実施例を説明する。

第１図において電源回路部すなわち整流部４０、平滑部
４１は第６図の従来例と同様な構成になっているので同
じ図番を付し、詳細な説明を省略する。またＡ、Ｂ、Ｃ
も第６図の従来例と同様に外部電源を供給するための電
源端子であり、端子Ａ、Ｂは整流器４０の入力端に接続
され、端子Ｃはコンデンサ４２とコンデンサ４３との間
に接続されている。

リセット信号発生回路１内において、整流器２はダイオ
ードをブリッジ接続して構成されたちのであり、全波整
流を行う。３は電流制限用抵抗器、４．５．６は波形の
上部のみを切り取るためのツェナーダイオードである。

ダイオード７は逆流防止の他に温度補償用としての役割
も兼ねている。そして、以上の抵抗器３、ツェナーダイ
オード４．５．６、ダイオード７がそれぞれ直列に接続
されている。

９はコンデンサ１０と抵抗器ｆ１とを並列に接続して構
成された積分回路である。１２はコンデンサ１０と並列
に接続されたツェナーダイオードである。

１３はオペアンプであり、抵抗器１４とともに比較回路
３１を構成している。

１５は平滑用コンデンサ、１６はツェナーダイオード、
１７および１８は分圧用抵抗器および可変抵抗器であり
、これらは基準電圧設定のために設けられている。

オペアンプ１３の反転入力端子には積分回路９の端部の
電圧が印加されている。またオペアンプ１３の非反転入
力端子は分圧用抵抗器１７と可変抵抗器１８との節点に
接続されており、すなわちオペアンプ１３の非反転入力
端子には基準電圧として分圧用抵抗器１７および可変抵
抗器１８との間の電圧が印加されている。また分圧用抵
抗器１７と可変抵抗器１８との節点は抵抗器１４を介し
てオペアンプ１３の出力端子にも接続されている。そし
てこのように構成された比較回路３１は電圧が上昇して
いる時のしきい値と電圧が低下している時のしきい値と
が異なったヒステリシス特性を示す。

１９はフォトカプラー、２０は検出信号を出力する出力
端子である。出力端子２０は例えばマイクロプロセッサ
−等に接続されており、フォトカプラー１９はそのマイ
クロプロセッサ−等と電源側とを絶縁するためのもので
ある。

本実施例は第６図の従来例と同様に定格電圧の切り替え
が可能なように構成されている。すなわち、定格電圧を
ＡＣｌｏｏＶとして使用する場合には端子Ｂと端子Ｃと
を短絡させ、一方定格電圧をＡＣ２００Ｖとして使用す
る場合には端子Ｂと端子Ｃは開放したままとする。また
従来例と同様に端子Ａと端子Ｂとの間に外部電源を供給
する。

なお本実施例では、リセット信号発生回路１０へ送る電
圧も従来例と同様に端子Ａと端子Ｃの間の電圧とする。

以下、動作を説明する。第５図（イ）は電源装置側の定
格電圧を１００Ｖに設定した時のリセット信号発生回路
に入力する電圧の波形であり、第５図（ロ）は同電源装
置の定格電圧を２００ｖに設定した時のリセット信号発
生回路に入力する電圧の波形である。また第２図（イ）
（ロ）はツェナーダイオード４．５．６等によって波形
整形された後の電圧すなわちａ点の電圧波形である。第
２図（イ）（ロ）において、ｖＩはツェナーダイオード
４゜５．６によって設定されたクリップ電圧である。

本例の場合は、積分回路９の平均化電圧は大きさがＶｌ
の直流電圧の上に、整流器２の出力電圧が７１以上のと
なった区間の成分すなわち上部成分が加わったものが積
分回路９に加えられる事となる。電圧Ｖｌはいかなる場
合でも変化しないので、積分回路９から出力される平均
化電圧は上記上部成分のみの平均値に依存する事となる
。言い換えると、電圧Ｖ１未満の成分は上記平均化電圧
にさほど影響を与えない。例えば１００Ｖを加えた時の
入力波形に対して２００ｖを加えた時の入力波形が歪ん
でいても、双方の上部成分はほぼ等しく、その上部成分
だけを取り出した場合にはその平均値に大差はない。従
って積分回路９の平均電圧には波形の歪みの影響はほと
んど現れない。

第３図は電源投入時から電源遮断時にかけて積分回路９
の平均電圧の変化を示すものである。第３図において、
ｖ２はツェナーダイオード１２のツェナー電圧である。

また比較回路３１の電圧が上昇している時のしきい値を
ｖ３、電圧が低下している時のしきい値とｖ４とする。

しきい値Ｖ３およびしきい値Ｖ４は双方ともツェナー電
圧ｖ２よりも低い値になっている。

比較回路３１には積分回路９の平均電圧すなわちコンデ
ンサ１０の電圧と基準電圧とが加えられる事となる。ま
ず電源が投入されると、コンデンサ１０には電荷が蓄え
られていき、その電圧は上昇していく。そしてその電圧
ががしきい値ｖ３に達した時に比較回路３１の出力は「
Ｌ」から「ＨＪに反転する。

そしてコンデンサ１０の電圧はツェナーダイオード１２
のツェナー電圧Ｖ２にて頭打ちの状態になり、ｖ２を保
った状態となる。

ある時、電源電圧が途絶えると、コンデンサ１０への電
荷の補充も無くなるので、コンデンサ１０は放電する一
方となり、その電圧は低下を開始する。第３図において
点Ｐは放電開始点を示す。

第４図は放電中の状態を示す等価回路である。第４図に
おいて放電ルートはコンデンサ１０と抵抗器１１を通り
、この放電ルートに沿って放電電流Ｉが流れる事となる
。そしてその減°少特性はコンデンサ１０の静電容量Ｃ
と抵抗器１１の抵抗値Ｒによって決定される。すなわち
点Ｅの電圧は第３図に示されるように点Ｐから上記減少
特性に従って減少して行き、それがしきい値Ｖ４に達し
た時に比較回路３１の出力はｒＨ，から「Ｌ」に反転し
、リセット信号が出力される事となる。ｔｌは電源が遮
断されてから点Ｅの電圧がしきい値Ｖ４に達する迄の時
間である。

以上のように構成されていると、たとえ１００Ｖを加え
た時の入力波形に対して２００Ｖを加えた時の入力波形
がおおき（歪んでいても、また入力電圧に少々のばらつ
きがあっても、放電開始点時の点Ｅの電圧はツェナーダ
イオード１２によってｖ２に固定されており、またその
減少特性もコンデンサ１０と抵抗器１１によって固定さ
れているので、電源が遮断されてから点Ｅの電圧がしき
い値ｖ４に達する迄の時間ｔ１はほとんど変わらない。

発明の効果 以上のように本発明は、電源回路部の整流手段とは独立
した第２の整流手段と、上記第２の整流手段によって整
流された電圧の平均化電圧を得るためのための積分回路
と、上記積分回路の出力電圧が基準値を越えたか否かを
判別する比較手段と、上記積分回路の出力電圧を所定の
電圧以下に規制するツェナーダイオードを設けた事によ
り、その時に使用されている電源電圧の大きさや機器の
動作状況に多少の違いはあっても、電源供給状態におい
ては上記積分回路の電圧は上記ツェナーダイオードによ
って所定の値に規制され、電源電圧が途絶えた際には上
記所定の電圧から所定の減少特性に沿って低下する事と
なる。従って比較手段の入力電圧が低下を始めてからし
きい値に達する迄の時間は常に一定となり、電源電圧が
途絶えてからリセット信号出力を行うまでの時間が定格
電圧の変更、機器の動作状態、また電源電圧そのものの
変動等々にともなって変化すると言う事がない。

【図面の簡単な説明】

第１図は本発明の実施例における電源装置の回路図、第
２図（イ）（ロ）は同電源装置の波形整形後の電圧波形
図、第３図は同電源装置に設けられたリセット信号発生
回路の積分回路の出力電圧波形図、第４図は同リセット
信号発生回路の要部等価回路図、第６図は従来の電源装
置の回路図、第５図（イ）は同電源装置の定格電圧を１
００Ｖに設定した時のリセット信号発生回路に入力する
電圧の波形図、第５図（ロ）は同電源装置の定格電圧を
２００Ｖに設定した時のり、セット信号発生回路に入力
する電圧の波形図である。 １・・・・リセット信号発生回路　２・・・・整流器３
・・・・電流制限用抵抗器 ４．５．６・・・・ツェナーダイオード７・・・・ダイ
オード　　　　　９・・・・積分回路１０・・・・コン
デンサ　　　１１・・・・抵抗器１２・・・・ツェナー
ダイオード １３・・・・オペアンプ　　　３１・・・・比較回路１
５・・・・平滑用コンデンサ １６・・・・ツェナーダイオード １７・・・・分圧用抵抗器 １８・・・・分圧用可変抵抗器 １９・・・・フォトカプラー　２０・・・・出力端子代
理人の氏名　弁理士　粟野重孝　はが１名第 図 （ロ） Ｖ＋　Ａハ１ハ Ｖ。 第 図 第 図 口 第 図

Claims (2)

【特許請求の範囲】
1. （１）入力交流電圧を整流する整流手段と、上記整流手
   段によって整流された電圧の平均化電圧を得るための積
   分回路と、上記整流手段と上記積分回路との間に挿入さ
   れるとともに上記積分回路から上記整流手段への電流の
   逆流を阻止するためのダイオードと、上記積分回路の電
   圧と基準電圧とを比較し、その比較結果に基づいてリセ
   ット信号を発生させる比較手段とを備え、 上記積分回路の出力電圧を所定の電圧以下に規制するツ
   ェナーダイオードを設けた事を特徴とするリセット信号
   発生回路。
2. （２）整流手段および平滑手段を備え、入力交流電圧か
   ら直流電圧を作るとともにその直流電圧を負荷装置へ供
   給する主電源回路と、 上記主電源回路側から交流電圧を受けるとともにその交
   流電圧を整流する第２の整流手段と、上記第２の整流手
   段によって整流された電圧の平均化電圧を得るための積
   分回路と、上記第２の整流手段と上記積分回路との間に
   挿入されるとともに上記積分回路から上記第２の整流手
   段への電流の逆流を阻止するためのダイオードと、上記
   積分回路の電圧と基準電圧とを比較し、その比較結果に
   基づいてリセット信号を発生させる比較手段とを備え、 上記積分回路の出力電圧を所定の電圧以下に規制するツ
   ェナーダイオードを設けた事を特徴とする事を特徴とす
   る電源装置。