JPH06178542A - 電源回路 - Google Patents

Abstract

(57)【要約】 【目的】整流出力電圧に対してのチョッピング及び平滑
処理を行って得た安定な直流電圧を負荷に供給するにあ
たり、無負荷状態に移行せしめられた場合に、回路全体
が不作動状態に陥るものとされてしまう虞を回避する。 【構成】両波整流回路部（３６）からの整流出力電圧に
対してのチョッピング及び平滑処理を行うＳＣＲ（３
９）とコンデンサ（４０）とに対して、両波整流回路部
（３６）の出力端からコンデンサ（４０）へと流れる電
流の電流路を形成するコンデンサ（４３）と、コンデン
サ（４３）の両端間に得られる電圧に基づいてＳＣＲ
（３９）の導通状態を制御する制御信号を形成する導通
状態制御部（５０）と、コンデンサ（４０）に対して並
列となる関係をもって直列接続された抵抗素子（４４）
及びトランジスタ（４５）と、トランジスタ（４５）に
ＳＣＲ（３９）が非導通状態にある期間内において導通
状態をとらせる駆動信号形成部（４６）とを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、交流電圧を整流して得
られる整流出力電圧に対してのチョッピング及び平滑処
理を行って、所定のレベルを有した安定な直流電圧を
得、得られた直流電圧を電源電圧として負荷に供給する
電源回路に関する。

【０００２】

【従来の技術】商用交流電源からの交流電圧を整流して
得られる整流電圧に基づき、比較的小レベルの安定化さ
れた直流電圧を得る電圧形成回路が、種々の電子機器等
における電源回路として広く実用に供されている。この
ような比較的小レベルの安定化された直流電圧を供給す
る電源回路は、様々な形式のものが提案されている状況
にあり、例えば、交流電圧が整流されて得られた整流出
力電圧に対しての、帰還制御を伴うチョッピング及び平
滑処理を行って、所定のレベルをとる安定化された直流
出力電圧を得るチョッパー方式のもの，交流電圧が整流
されて得られた整流出力電圧に基づく交流電圧を得、そ
れに所望のレベルをとらせた後再度直流に変換するよう
になし、その際帰還制御を行うことによって、所定のレ
ベルをとる安定化された直流電圧を得るコンバータ方式
のもの、さらには、チョッパー方式とコンバータ方式と
の両方が採用されたもの等が知られている。

【０００３】図３は、従来提案されている、チョッパー
方式の電源回路の一例を示す。この図３に示される電源
回路にあっては、一対の電源接続端子１１Ａ及び１１Ｂ
間に、商用交流電源からの交流電圧ＡＶが供給される。
そして、交流電圧ＡＶは両波整流回路部１３に供給さ
れ、それにより、両波整流回路部１３の出力端１４に、
交流電圧ＡＶが両波整流されて形成される整流出力電圧
Ｖｒが得られる。

【０００４】両波整流回路部１３の出力端１４に得られ
た整流出力電圧Ｖｒは、ダイオード１５を通じて、スイ
ッチング素子であるサイリスタの代表的なものとされる
シリコン・コントロールド・レクティファイア（ＳＣ
Ｒ）１６の入力端をなすアノードに供給される。ＳＣＲ
１６の出力端をなすカソード側には、接地電位点との間
にコンデンサ１７が接続されている。

【０００５】また、両波整流回路部１３の出力端１４に
接続されたダイオード１５とＳＣＲ１６のカソード側に
接続されたコンデンサ１７との間に、抵抗素子１８とコ
ンデンサ１９とが直列に接続されており、両波整流回路
部１３の出力端１４からダイオード１５，抵抗素子１
８，コンデンサ１９及びコンデンサ１７を通じて流れる
電流Ｉｃにより、コンデンサ１９が充電されてその両端
間に得られる電圧Ｖｃが、導通状態制御部２０に供給さ
れる。また、両波整流回路部１３の出力端１４と接地電
位点との間に直列に接続された抵抗素子２１及び２２に
より、整流出力電圧Ｖｒが分圧されて得られる電圧Ｖ
ｒ’が、コンデンサ２３を通じて導通状態制御部２０に
供給される。

【０００６】導通状態制御部２０においては、図４のタ
イムチャートに示される如く、コンデンサ２３を通じて
供給される電圧Ｖｒ’が参照されて設定される、整流出
力電圧Ｖｒの周期に同期した所定のタイミングをもっ
て、コンデンサ１９の両端間に得られる電圧Ｖｃに基づ
く制御パルス信号Ｐｔが形成され、その形成された制御
パルス信号ＰｔがＳＣＲ１６のゲートに供給される。そ
れにより、ＳＣＲ１６が、図４のタイムチャートに示さ
れる如く、整流出力電圧Ｖｒについての、例えば、各レ
ベル低減期間中における所定の時点とされる、各制御パ
ルス信号Ｐｔの前縁の時点から、そのレベル低減期間の
終端の時点までの期間において導通状態（オン状態）を
とり、その他の期間において非導通状態（オフ状態）を
とるものとされる。

【０００７】そして、ＳＣＲ１６が導通状態とされる期
間毎に、ＳＣＲ１６のアノードに供給された整流出力電
圧ＶｒがＳＣＲ１６のカソード側に導出されて、コンデ
ンサ１７に供給される。それにより、コンデンサ１７の
両端間には、ＳＣＲ１６を通じて導出された整流出力電
圧Ｖｒが平滑されて形成される直流電圧Ｖｏが得られる
ことになる。このようにしてコンデンサ１７の両端間に
得られる直流電圧Ｖｏは、コンデンサ１７の一端に設け
られた出力端子２５に導出され、出力端子２５に接続さ
れた負荷回路部２６に電源電圧として供給される。

【０００８】負荷回路部２６には、それにおける電源電
圧の変動を検出する変動検出部２７が付設されており、
変動検出部２７から得られる負荷回路部２６における電
源電圧の変動に応じた変動検出出力Ｄｖが、導通状態制
御部２０に供給される。導通状態制御部２０において
は、コンデンサ１９の両端間に得られる電圧Ｖｃに基づ
いて形成される制御パルス信号Ｐｔの発生タイミング
が、変動検出部２７からの変動検出出力Ｄｖに応じて変
化せしめられ、それにより、ＳＣＲ１６が導通状態をと
るものとされる期間が、コンデンサ１７の両端間に得ら
れる直流電圧Ｖｏを負荷回路部２６における電源電圧の
変動が抑制されることになるものとすべく制御される。
即ち、ＳＣＲ１６における導通位相制御が行われるので
あり、その結果、出力端子２５に、所定のレベルを有し
た安定な直流電圧Ｖｏが得られることになる。

【０００９】

【発明が解決しようとする課題】上述の如くの図３に示
される従来の電源回路にあっては、何等かの都合によ
り、出力端子２５に接続された負荷回路部２６が、変動
検出部２７を伴って出力端子２５から切り離される事態
等が生じ、一時的に、所謂、無負荷状態とされると、導
通状態制御部２０に対する変動検出部２７からの変動検
出出力Ｄｖの供給がなされなくなる。それにより、導通
状態制御部２０において、コンデンサ１９の両端間に得
られる電圧Ｖｃに基づいて形成される制御パルス信号Ｐ
ｔの発生タイミングが、ＳＣＲ１６が導通状態をとるも
のとされる期間を、コンデンサ１７の両端間に得られる
直流電圧Ｖｏを増大させるものとするように変化せしめ
られる。

【００１０】そして、コンデンサ１７の両端間に得られ
る直流電圧Ｖｏが増大せしめられ、そのレベルが両波整
流回路部１３の出力端１４に得られる整流出力電圧Ｖｒ
のピーク値レベルに近接するものとされると、両波整流
回路部１３の出力端１４からダイオード１５，抵抗素子
１８，コンデンサ１９及びコンデンサ１７を通じて流れ
る電流Ｉｃが極めて小とされて、電流Ｉｃによるコンデ
ンサ１９の充電が不充分とされ、コンデンサ１９の両端
間に得られる電圧Ｖｃが、導通状態制御部２０において
制御パルス信号Ｐｔを形成するに足るものでなくなって
しまい、その結果、導通状態制御部２０からＳＣＲ１６
のゲートへの制御パルス信号Ｐｔの供給がなされず、Ｓ
ＣＲ１６の導通状態が得られなくなって、回路全体が不
作動状態に陥るものとされてしまう虞がある。このよう
にして、一旦、回路全体が不作動状態に陥るものとされ
ると、その後、出力端子２５に、変動検出部２７を伴っ
た負荷回路部２６が再度接続されても、回路全体が直ち
には作動状態に復帰しないものとなってしまう。

【００１１】そこで、このような不都合を回避すべく、
例えば、図３において一点鎖線により示される如くに、
コンデンサ１７に対して並列に抵抗素子２８を接続する
ことが考えられる。斯かる場合には、両波整流回路部１
３の出力端１４からダイオード１５，抵抗素子１８，コ
ンデンサ１９及びコンデンサ１７を通じて流れる電流Ｉ
ｃの電流路に加えて、両波整流回路部１３の出力端１４
からダイオード１５，抵抗素子１８，コンデンサ１９及
び抵抗素子２８を通じて流れる電流Ｉｒの電流路が形成
され、コンデンサ１９の両端間に得られる電圧Ｖｃが増
大せしめられたもとにおいても、電流Ｉｒが所定の値を
もって流れて、コンデンサ１９の電流Ｉｒによる充電が
行われ、コンデンサ１９の両端間に、導通状態制御部２
０における制御パルス信号Ｐｔの形成に足る電圧が得ら
れることになる。

【００１２】しかしながら、上述の如くにして、コンデ
ンサ１７に対して並列に抵抗素子２８が接続される場合
には、電流Ｉｒが常時抵抗素子２８を流れることにより
生じる電力損失の増加がまねかれ、さらには、ＳＣＲ１
６が導通状態をとるとき、図３において一点鎖線により
示される如くの、ＳＣＲ１６のカソードから抵抗素子２
８を通じて流れる電流Ｉｓが生じ、この電流Ｉｓが抵抗
素子２８を流れることによる電力損失が生じることにな
ってしまう。

【００１３】斯かる点に鑑み、本発明は、交流電圧を整
流して得られる整流出力電圧に対してのチョッピング及
び平滑処理を行って、所定のレベルを有した安定な直流
電圧を得、得られた直流電圧を電源電圧として負荷に供
給する動作を行うにあたり、例えば、適正な負荷が接続
された状態から無負荷状態に移行せしめられた場合に
も、チョッピング及び平滑処理が行われなくなって回路
全体が不作動状態に陥るものとされてしまう虞が回避さ
れ、しかも、電力損失の増加が効果的に抑制されること
になる電源回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】上述の目的を達成すべく
本発明に係る電源回路は、交流電源からの交流電圧を整
流して整流出力電圧を得る整流部と、入力端が整流部の
出力端に接続され、その入力端に整流部により得られる
整流出力電圧が供給される第１のスイッチング素子と、
第１のスイッチング素子の出力端に一端が接続された第
１のコンデンサと、負荷が接続され、その負荷に第１の
コンデンサの両端間に得られる直流電圧を電源電圧とし
て供給する出力端子と、整流部の出力端と第１のコンデ
ンサの一端との間に接続され、整流部の出力端から第１
のコンデンサへと流れる電流の電流路を形成する第２の
コンデンサと、第２のコンデンサの両端間に得られる電
圧に基づいて、第１のスイッチング素子に断続的に導通
状態をとらせるための制御信号を形成し、得られた制御
信号を第１のスイッチング素子の制御端に供給する導通
状態制御部とを備え、さらに、それに加えて、第２のコ
ンデンサの一端に直列接続された抵抗素子と第２のスイ
ッチング素子とを含んで成り、第２のスイッチング素子
が導通状態をとるとき、整流部の出力端から第２のコン
デンサを通じて流れる電流の電流路を形成する電流路形
成部と、第２のスイッチング素子を、第１のスイッチン
グ素子が非導通状態にある期間内において導通状態をと
らせるべく駆動する駆動部とが設けられて構成される。

【００１５】

【作用】このように構成される本発明に係る電源回路に
あっては、整流部の出力端から第２のコンデンサ及び第
１のコンデンサを通じて流れる電流の電流路（第１の電
流路）が設けられるとともに、第１のスイッチング素子
が非導通状態にある期間内において第２のスイッチング
素子が導通状態とされるもとで形成される、整流部の出
力端から第２のコンデンサ，抵抗素子及び第２のスイッ
チング素子を通じて流れる電流の電流路（第２の電流
路）が設けられる。そして、例えば、出力端子から負荷
が切り離されて無負荷状態とされ、それに伴って、第１
のコンデンサの両端間に得られる直流電圧が増大せしめ
られ、第１の電流路を流れる電流が小とされる場合に
も、第２の電流路を流れる電流が所定の値を維持するも
のとされて、第２のコンデンサについての第２の電流路
を流れる電流による適正な充電が行われ、第２のコンデ
ンサの両端間に得られる電圧が、導通状態制御部におけ
る、第１のスイッチング素子に断続的に導通状態をとら
せるための制御信号の形成に、充分に足るものとされ
る。しかも、導通状態制御部からの制御信号によって第
１のスイッチング素子が導通状態とされる期間において
は、第２の電流路が形成されず、第２の電流路が形成さ
れるのは、第１のスイッチング素子が非導通状態にある
期間内とされる。

【００１６】従って、出力端子に負荷が接続された状態
から、出力端子から負荷が切り離されて無負荷状態に移
行せしめられた場合にあっても、整流部からの整流出力
電圧に対する第１のスイッチング素子と第１のコンデン
サとによるチョッピング及び平滑処理が行われなくなっ
て回路全体が不作動状態に陥るものとされてしまう虞が
回避され、かつ、導通状態にある第１のスイッチング素
子から第２のスイッチング素子に直列に接続された抵抗
素子を通じで流れる電流が生じて抵抗素子における電力
損失が生じる事態がまねかれず、電力損失の増加が効果
的に抑制されることになる。

【００１７】

【実施例】図１は、本発明に係る電源回路の一例を示
す。この例にあっては、一対の電源接続端子３１Ａ及び
３１Ｂ間に、商用交流電源からの交流電圧ＡＶが供給さ
れる。そして、交流電圧ＡＶは、整流用ダイオード３
２，３３，３４及び３５により形成された両波整流回路
部３６に供給され、それにより、両波整流回路部３６の
出力端３７に、交流電圧ＡＶが両波整流されて形成され
る整流出力電圧ＶＲが得られる。

【００１８】両波整流回路部３６の出力端３７に得られ
た整流出力電圧ＶＲは、ダイオード３８を通じて、スイ
ッチング素子であるサイリスタの代表的なものとされる
ＳＣＲ３９の入力端をなすアノードに供給される。ＳＣ
Ｒ３８の出力端をなすカソード側には、接地電位点との
間に、コンデンサ４０とダイオード４１とが直列に接続
されている。

【００１９】両波整流回路部３６の出力端３７に接続さ
れたダイオード３８とＳＣＲ３９のカソード側に接続さ
れたコンデンサ４０との間には、抵抗素子４２とコンデ
ンサ４３とが直列に接続されており、それにより、両波
整流回路部３６の出力端３７からダイオード３８，抵抗
素子４２，コンデンサ４３，コンデンサ４０及びダイオ
ード４１を通じて流れる電流ＩＣの電流路が形成されて
いる。また、コンデンサ４０とダイオード４１との直列
接続に対して並列とされる関係をもって、抵抗素子４４
とスイッチング素子としてのトランジスタ４５のコレク
タ−エミッタ間通路とが直列に接続されており、トラン
ジスタ４５のベースは駆動信号形成部４６に接続されて
いる。さらに、両波整流回路部３６の出力端３７と接地
電位点との間に直列に接続された抵抗素子４７及び４８
により、整流出力電圧ＶＲが分圧されて得られる電圧Ｖ
Ｒ’が、駆動信号形成部４６に供給される。

【００２０】駆動信号形成部４６は、電圧ＶＲ’のレベ
ルの周期的変化に同期した高レベルと低レベルとを選択
的にとる駆動信号ＳＴを発生して、それをトランジスタ
４５のベースに供給し、トランジスタ４５に、駆動信号
ＳＴの高レベル部に応じて導通状態をとるとともに、駆
動信号ＳＴの低レベル部に応じて非導通状態をとる動作
を行わせる。そして、トランジスタ４５が導通状態をと
るときには、両波整流回路部３６の出力端３７からダイ
オード３８，抵抗素子４２，コンデンサ４３，抵抗素子
４４及びトランジスタ４５を通じて流れる電流ＩＲの電
流路が形成される。

【００２１】コンデンサ４３には電流ＩＣと電流ＩＲと
が流れるので、コンデンサ４３が電流ＩＣ及び電流ＩＲ
によって充電されることになり、それによりコンデンサ
４３の両端間に得られる電圧ＶＣが、導通状態制御部５
０に供給される。また、両波整流回路部３６の出力端３
７と接地電位点との間に直列に接続された抵抗素子４７
及び４８によって整流出力電圧ＶＲが分圧されて得られ
る電圧ＶＲ’も、コンデンサ４９を通じて導通状態制御
部５０に供給される。導通状態制御部５０においては、
図２のタイムチャートに示される如く、コンデンサ４８
を通じて供給される電圧ＶＲ’が参照されて設定され
る、整流出力電圧ＶＲの周期に同期した所定のタイミン
グをもって、コンデンサ４３の両端間に得られる電圧Ｖ
Ｃに基づく制御パルス信号ＰＴが形成され、その形成さ
れた制御パルス信号ＰＴがＳＣＲ３９のゲートに供給さ
れる。それにより、ＳＣＲ３９が、図２のタイムチャー
トに示される如く、整流出力電圧ＶＲについての、例え
ば、各レベル低減期間中における所定の時点とされる、
各制御パルス信号ＰＴの前縁の時点から、そのレベル低
減期間の終端の時点までの期間において導通状態（オン
状態）をとり、その他の期間において非導通状態（オフ
状態）をとるものとされる。

【００２２】そして、ＳＣＲ３９が導通状態とされる期
間毎に、ＳＣＲ３９のアノードに供給された整流出力電
圧ＶＲがＳＣＲ３９のカソード側に導出されて、コンデ
ンサ４０とダイオード４１との直列接続に供給される。
即ち、両波整流回路部３６から得られる整流出力電圧Ｖ
Ｒに対しての、ＳＣＲ３９とコンデンサ４０とによるチ
ョッピング及び平滑処理が行われるのであり、その結
果、コンデンサ４０の両端間には、ＳＣＲ３９を通じて
導出された整流出力電圧ＶＲが平滑されて形成される直
流電圧ＶＯが得られることになる。このようにしてコン
デンサ４０の両端間に得られる直流電圧ＶＯは、コンデ
ンサ４０の両端に夫々設けられた一対の出力端子５１Ａ
及び５１Ｂ間に導出され、出力端子５１Ａ及び５１Ｂに
接続された負荷回路部５２に電源電圧として供給され
る。

【００２３】負荷回路部５２には、それにおける電源電
圧の変動を検出する変動検出部５３が付設されており、
変動検出部５３から得られる負荷回路部５２における電
源電圧の変動に応じた変動検出出力ＤＶが、導通状態制
御部５０に供給される。導通状態制御部５０において
は、コンデンサ４３の両端間に得られる電圧ＶＣに基づ
いて形成される制御パルス信号ＰＴの発生タイミング
が、変動検出部５３からの変動検出出力ＤＶに応じて変
化せしめられ、それにより、ＳＣＲ３９が導通状態をと
るものとされる期間が、コンデンサ４０の両端間に得ら
れる直流電圧ＶＯを負荷回路部５２における電源電圧の
変動が抑制されることになるものとすべく制御される。
即ち、ＳＣＲ３９における導通位相制御が行われるので
あり、その結果、一対の出力端子５１Ａ及び５１Ｂ間
に、所定のレベルを有した安定な直流電圧ＶＯが得られ
ることになる。

【００２４】また、駆動信号形成部４６においては、図
２のタイムチャートに示される如く、整流出力電圧ＶＲ
が抵抗素子４７及び４８によって分圧されて得られる電
圧ＶＲ’が参照されて設定される、例えば、整流出力電
圧ＶＲについての各レベル上昇期間の始点の時点からそ
のレベル上昇期間中における所定の時点までの期間及び
その他の期間において、夫々 高レベルＬＨ及び低レベ
ルＬＬをとる駆動信号ＳＴを形成して、それをトランジ
スタ４５のベースに供給する。駆動信号ＳＴが高レベル
ＬＨをとる期間においては、導通状態制御部５０からＳ
ＣＲ３９のゲートへの制御パルス信号ＰＴの供給は行わ
れず、導通状態制御部５０からＳＣＲ３９のゲートへの
制御パルス信号ＰＴの供給は、駆動信号ＳＴが低レベル
ＬＬをとる期間において行われる。それにより、図２の
タイムチャートに示される如く、トランジスタ４５は、
駆動信号ＳＴの高レベルＬＨをとる部分に応じて、ＳＣ
Ｒ３９が非導通状態（オフ状態）とされる期間において
導通状態（オン状態）をとり、駆動信号ＳＴの低レベル
ＬＬをとる部分に応じて、ＳＣＲ３９が非導通状態（オ
フ状態）から導通状態（オン状態）に移行して導通状態
を維持する期間において非導通状態（オフ状態）をとる
ものとされる。

【００２５】このようなもとで、何等かの都合により、
一対の出力端子５１Ａ及び５１Ｂに接続された負荷回路
部５２が、変動検出部５３を伴って出力端子５１Ａ及び
５１Ｂから切り離される事態等が生じ、一時的に、所
謂、無負荷状態とされるときには、導通状態制御部５０
に対する変動検出部５３からの変動検出出力ＤＶの供給
がなされなくなる。それにより、導通状態制御部５０に
おいて、コンデンサ４３の両端間に得られる電圧ＶＣに
基づいて形成される制御パルス信号ＰＴの発生タイミン
グが、ＳＣＲ３９が導通状態をとるものとされる期間
を、コンデンサ４０の両端間に得られる直流電圧ＶＯを
増大させるものとするように変化せしめられる。そし
て、コンデンサ４０の両端間に得られる直流電圧ＶＯが
増大せしめられ、そのレベルが両波整流回路部３６の出
力端３７に得られる整流出力電圧ＶＲのピーク値レベル
に近接するものとされると、両波整流回路部３６の出力
端３７からダイオード３８，抵抗素子４２，コンデンサ
４３，コンデンサ４０及びダイオード４１を通じて流れ
る電流ＩＣが極めて小とされることになる。

【００２６】しかしながら、斯かる際においても、トラ
ンジスタ４５が導通状態をとるものとされたもとで、両
波整流回路部３６の出力端３７からダイオード３８，抵
抗素子４２，コンデンサ４３，抵抗素子４４及びトラン
ジスタ４５を通じて流れる電流ＩＲは、適正な所定の値
を維持するものとされる。従って、斯かる際には、コン
デンサ４３における充電が、ＳＣＲ３９が非導通状態に
おかれる期間において主として電流ＩＲによって行わ
れ、それにより、コンデンサ４３の両端間に得られる電
圧ＶＣが、導通状態制御部５０において制御パルス信号
ＰＴを形成するに充分に足るものとされる。それによ
り、出力端子５１Ａ及び５１Ｂに負荷回路部５２が接続
された状態から、出力端子５１Ａ及び５１Ｂから負荷回
路部５２が切り離されて無負荷状態に移行せしめられた
場合にあっても、導通状態制御部５０における制御パル
ス信号ＰＴの形成が適正に行われ、導通状態制御部５０
からの制御パルス信号ＰＴによるＳＣＲ３９に導通状態
を断続的にとらせる制御が適正に行われてＳＣＲ３９の
作動が継続せしめられ、両波整流回路部３６からの整流
出力電圧ＶＲに対してのＳＣＲ３９とコンデンサ４０と
によるチョッピング及び平滑処理が継続的に行われるこ
とになって、回路全体が不作動状態に陥るものとされて
しまう事態はまねかれない。なお、このとき、コンデン
サ４０から抵抗素子４４及びトランジスタ４５を通じて
流れる電流は、ダイオード４１により阻止されて、生じ
ない。

【００２７】そして、トランジスタ４５が導通状態をと
るものとされて、両波整流回路部３６の出力端３７から
ダイオード３８，抵抗素子４２，コンデンサ４３，抵抗
素子４４及びトランジスタ４５を通じて流れる電流ＩＲ
の電流路が形成されるのは、ＳＣＲ３９が非導通状態に
おかれる期間内に限られるので、導通状態におかれたＳ
ＣＲ３９のカソード側から抵抗素子４４及びトランジス
タ４５を通じて流れる電流が生じて抵抗素子４４におけ
る電力損失が生じる事態はまねかれない。従って、コン
デンサ４０とダイオード４１との直列接続に対して並列
とされる関係をもって抵抗素子４４とトランジスタ４５
のコレクタ−エミッタ間通路とが直列に接続されること
に起因する電力損失の増加が、極めて効果的に抑制され
ることになる。

【００２８】上述の如くの図１に示される例にあって
は、ＳＣＲ３９に代えて、例えば、電界効果トランジス
タ（ＥＦＴ）等の他のスイッチング素子を用いることが
可能であり、また、トランジスタ４５に代えて、他のス
イッチング素子を用いることも可能である。

【００２９】

【発明の効果】以上の説明から明らかな如く、本発明に
係る電源回路にあっては、交流電圧を整流して得られる
整流出力電圧に対してのスイッチング素子とコンデンサ
とによるチョッピング及び平滑処理を行って、安定な直
流電圧を出力端子に得、得られた直流電圧を出力端子に
接続された負荷に電源電圧として供給する動作を行うに
あたり、例えば、出力端子から負荷が切り離されて無負
荷状態とされ、それに伴って、出力端子に得られる直流
電圧が増大せしめられる場合にも、スイッチング素子の
作動が継続せしめられて、スイッチング素子とコンデン
サとによるチョッピング及び平滑処理が適正に行われる
ことになり、スイッチング素子の作動が停止されて回路
全体が不作動状態に陥るものとされてしまう虞が回避さ
れる。さらに、スイッチング素子の作動を継続させるた
めの構成に起因する電力損失の発生が、スイッチング素
子が断続的にとる非導通状態が巧みに利用されて防止さ
れ、回路全体の電力損失の増加が効果的に抑制されるこ
とになる。

【図面の簡単な説明】

【図１】本発明に係る電源回路の一例を示すブロック接
続図である。

【図２】図１に示される例の動作説明に供されるタイム
チャートである。

【図３】従来の電源回路を示すブロック接続図である。

【図４】図３に示される電源回路の動作説明に供される
タイムチャートである。

【符号の説明】

３１Ａ，３１Ｂ 電源接続端子 ３６ 両波整流部 ３９ ＳＣＲ ４０，４３，４９ コンデンサ ４２，４４，４７，４８ 抵抗素子 ４５ トランジスタ ４６ 駆動信号形成部 ５０ 導通状態制御部 ５１Ａ，５１Ｂ 出力端子 ５２ 負荷回路部 ５３ 変動検出部

Claims (4)

【特許請求の範囲】
1. 【請求項１】交流電源からの交流電圧を整流して整流出
   力電圧を得る整流部と、 入力端が上記整流部の出力端に接続され、該入力端に上
   記整流部により得られる整流出力電圧が供給される第１
   のスイッチング素子と、 該第１のスイッチング素子の出力端に一端が接続された
   第１のコンデンサと、 負荷が接続され、該負荷に上記第１のコンデンサの両端
   間に得られる直流電圧を電源電圧として供給する出力端
   子と、 上記整流部の出力端と上記第１のコンデンサの一端との
   間に接続され、上記整流部の出力端から上記第１のコン
   デンサへと流れる電流の電流路を形成する第２のコンデ
   ンサと、 該第２のコンデンサの一端に直列接続された抵抗素子と
   第２のスイッチング素子とを含んで成り、該第２のスイ
   ッチング素子が導通状態をとるとき、上記整流部の出力
   端から上記第２のコンデンサを通じて流れる電流の電流
   路を形成する電流路形成部と、 上記第２のコンデンサの両端間に得られる電圧に基づい
   て、上記第１のスイッチング素子に断続的に導通状態を
   とらせるための制御信号を形成し、得られた制御信号を
   上記第１のスイッチング素子の制御端に供給する導通状
   態制御部と、 上記第２のスイッチング素子を、上記第１のスイッチン
   グ素子が非導通状態にある期間内において導通状態をと
   らせるべく駆動する駆動部と、 を備えて構成される電源回路。
2. 【請求項２】整流部の出力端と第２のコンデンサとの間
   に抵抗素子が接続されたことを特徴とする請求項１記載
   の電源回路。
3. 【請求項３】第１のスイッチング素子がサイリスタによ
   り構成され、導通状態制御部からの制御信号が該サイリ
   スタのゲートにトリガー信号として供給されることを特
   徴とする請求項１記載の電源回路。
4. 【請求項４】第２のスイッチング素子がトランジスタに
   より構成され、駆動部が該トランジスタのベースに接続
   されることを特徴とする請求項３記載の電源回路。