JPS6333386B2 - - Google Patents
Info
- Publication number
- JPS6333386B2 JPS6333386B2 JP55102819A JP10281980A JPS6333386B2 JP S6333386 B2 JPS6333386 B2 JP S6333386B2 JP 55102819 A JP55102819 A JP 55102819A JP 10281980 A JP10281980 A JP 10281980A JP S6333386 B2 JPS6333386 B2 JP S6333386B2
- Authority
- JP
- Japan
- Prior art keywords
- chopper
- transistor
- output
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 8
- 238000009825 accumulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000001939 inductive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、パルス幅変調（PWM）方式のイン
バータの制御方式に関するものである。
バータの制御方式に関するものである。
高調波成分を低減するために、インバータの出
力パルス幅を実質的に固定し、この出力パルス幅
中に多数の高周波パルスを含ませ、出力電圧の調
整をインバータの出力パルス幅を変化させずに、
インバータの出力パルス幅の中に含ませた多数の
高周波パルスの幅を変化させることによつて行う
方式を、本願発明者等は特願昭55−53312号（特
開昭56−150973号）で提案した。この方式によれ
ばインバータの出力パルス幅が固定されるので、
高調波成分の変動を抑えることが出来る。そこ
で、第１図に示す電流帰還制御を行う形式のイン
バータを作つた。このように構成すれば、自己帰
還駆動となるので、効率が高くなる。ところが誘
導性負荷の場合、チヨツパ出力ライン間で短絡が
生じるという問題が生じた。
力パルス幅を実質的に固定し、この出力パルス幅
中に多数の高周波パルスを含ませ、出力電圧の調
整をインバータの出力パルス幅を変化させずに、
インバータの出力パルス幅の中に含ませた多数の
高周波パルスの幅を変化させることによつて行う
方式を、本願発明者等は特願昭55−53312号（特
開昭56−150973号）で提案した。この方式によれ
ばインバータの出力パルス幅が固定されるので、
高調波成分の変動を抑えることが出来る。そこ
で、第１図に示す電流帰還制御を行う形式のイン
バータを作つた。このように構成すれば、自己帰
還駆動となるので、効率が高くなる。ところが誘
導性負荷の場合、チヨツパ出力ライン間で短絡が
生じるという問題が生じた。
このインバータを説明すると、直流電源１に
は、チヨツパ回路２が接続され、このチヨツパ出
力ライン３，４間にブリツジインバータ５が接続
されている。チヨツパ回路２は、直流電源１の一
方の出力ライン１ａに直列接続されたトランジス
タ６と、これに並列接続されたダイオード７と、
トランジスタ６を断続駆動するための比較回路８
と、鋸歯状波発生回路９と、電圧制御信号を入力
させる制御信号回路１０とから成り、鋸歯状波と
制御信号とを比較回路８で比較し、この出力でチ
ヨツパトランジスタ６を駆動するように構成され
ている。
は、チヨツパ回路２が接続され、このチヨツパ出
力ライン３，４間にブリツジインバータ５が接続
されている。チヨツパ回路２は、直流電源１の一
方の出力ライン１ａに直列接続されたトランジス
タ６と、これに並列接続されたダイオード７と、
トランジスタ６を断続駆動するための比較回路８
と、鋸歯状波発生回路９と、電圧制御信号を入力
させる制御信号回路１０とから成り、鋸歯状波と
制御信号とを比較回路８で比較し、この出力でチ
ヨツパトランジスタ６を駆動するように構成され
ている。
インバータ５は、第１及び第２のチヨツパ出力
ライン３，４と第１及び第２の交流出力端子１
１，１２との間にブリツジ型に接続された第１、
第２、第３、及び第４のトランジスタ１３，１
４，１５，１６を有し、また各トランジスタ１３
〜１６に逆並列になるように接続された第１、第
２、第３、及び第４のダイオード１７，１８，１
９，２０を有する。またこのインバータ５は一般
にCTドライブと呼ばれている電流帰還によるベ
ース駆動を行うために、各トランジスタ１３〜１
６に直列に接続された第１、第２、第３、及び第
４の帰還巻線２１，２２，２３，２４を有する。
尚第１及び第２の帰還巻線２１，２２は、第１の
トランス２５の磁心に共通に巻装され、また第３
及び第４の帰還巻線２３，２４は、第２のトラン
ス２６の磁心に共通に巻装されている。第１〜第
４のトランジスタ１３〜１６のベース・エミツタ
間には、第１、第２、第３、及び第４のベース駆
動巻線２７，２８，２９，３０が夫々接続され、
この内、第１及び第２のベース駆動巻線２７，２
８は第１のトランス２５の磁心に共通に巻装さ
れ、第３及び第４のベース駆動巻線２９，３０は
第２のトランス２６の磁心に共通に巻装されてい
る。更に、第１のトランス２５には第１のベース
制御巻線３１が設けられ、第２のトランス２６に
は第２のベース制御巻線３２が設けられている。
そして、この実施例ではセンタタツプ形式でベー
ス制御を行うために、第１のベース制御巻線３１
のセンタタツプに抵抗３３を介して直流電源３４
が接続され、この直流電源３４と抵抗３３と巻線
３１の上半分３１ａと第１のスイツチ素子３５と
によつて選択的に第１の閉回路が形成され、また
直流電源３４と抵抗３３と巻線３１の下半分３１
ｂと第２のスイツチ素子３６とで選択的に第２の
閉回路が形成されるように構成されている。また
第２のベース制御巻線３２のセンタタツプにも抵
抗３９を介して直流電源４０が接続され、この直
流電源４０と抵抗３９と巻線３２の上半分３２ａ
と第３のスイツチ素子３７とによつて選択的に第
３の閉回路が形成され、また直流電流４０と抵抗
３９と巻線３２の下半分３２ｂと第４のスイツチ
素子３８とによつて選択的に第４の閉回路が形成
されるように構成されている。尚、トランジスタ
から成る第１〜第４のスイツチ素子３５〜３８に
はダイオード４１，４２，４３，４４が夫々並列
接続されている。また交流出力端子１１，１２間
には交流モータから成る誘電性負荷４５が接続さ
れている。
ライン３，４と第１及び第２の交流出力端子１
１，１２との間にブリツジ型に接続された第１、
第２、第３、及び第４のトランジスタ１３，１
４，１５，１６を有し、また各トランジスタ１３
〜１６に逆並列になるように接続された第１、第
２、第３、及び第４のダイオード１７，１８，１
９，２０を有する。またこのインバータ５は一般
にCTドライブと呼ばれている電流帰還によるベ
ース駆動を行うために、各トランジスタ１３〜１
６に直列に接続された第１、第２、第３、及び第
４の帰還巻線２１，２２，２３，２４を有する。
尚第１及び第２の帰還巻線２１，２２は、第１の
トランス２５の磁心に共通に巻装され、また第３
及び第４の帰還巻線２３，２４は、第２のトラン
ス２６の磁心に共通に巻装されている。第１〜第
４のトランジスタ１３〜１６のベース・エミツタ
間には、第１、第２、第３、及び第４のベース駆
動巻線２７，２８，２９，３０が夫々接続され、
この内、第１及び第２のベース駆動巻線２７，２
８は第１のトランス２５の磁心に共通に巻装さ
れ、第３及び第４のベース駆動巻線２９，３０は
第２のトランス２６の磁心に共通に巻装されてい
る。更に、第１のトランス２５には第１のベース
制御巻線３１が設けられ、第２のトランス２６に
は第２のベース制御巻線３２が設けられている。
そして、この実施例ではセンタタツプ形式でベー
ス制御を行うために、第１のベース制御巻線３１
のセンタタツプに抵抗３３を介して直流電源３４
が接続され、この直流電源３４と抵抗３３と巻線
３１の上半分３１ａと第１のスイツチ素子３５と
によつて選択的に第１の閉回路が形成され、また
直流電源３４と抵抗３３と巻線３１の下半分３１
ｂと第２のスイツチ素子３６とで選択的に第２の
閉回路が形成されるように構成されている。また
第２のベース制御巻線３２のセンタタツプにも抵
抗３９を介して直流電源４０が接続され、この直
流電源４０と抵抗３９と巻線３２の上半分３２ａ
と第３のスイツチ素子３７とによつて選択的に第
３の閉回路が形成され、また直流電流４０と抵抗
３９と巻線３２の下半分３２ｂと第４のスイツチ
素子３８とによつて選択的に第４の閉回路が形成
されるように構成されている。尚、トランジスタ
から成る第１〜第４のスイツチ素子３５〜３８に
はダイオード４１，４２，４３，４４が夫々並列
接続されている。また交流出力端子１１，１２間
には交流モータから成る誘電性負荷４５が接続さ
れている。
上述の如く構成された回路では、チヨツパ回路
２の出力ライン３，４に得られる第２図Ａに説明
的に示す例えば4kHzの繰返し周波数のチヨツパ
出力電圧を平滑せずにそのままインバータ回路に
供給する。この結果、インバータ５の交流出力端
子１１，１２間には、第２図Ｆに説明的に示すよ
うな断続した出力電圧が例えば60Hzで得られる。
第２図Ｆではt1〜t4期間に３個のパルスが示され
ているのみであるが、実際には、例えば4kHzの
周波数の断続パルスが含まれる。インバータ５の
出力パルス幅は高調波成分が出来るだけ少なくな
るような幅に予め設定され、この幅は一定に保た
れる。このため、第１〜第４のスイツチ素子３５
〜３８のオン・オフ期間は、第２図Ｂ〜Ｅに示す
如く固定されている。
２の出力ライン３，４に得られる第２図Ａに説明
的に示す例えば4kHzの繰返し周波数のチヨツパ
出力電圧を平滑せずにそのままインバータ回路に
供給する。この結果、インバータ５の交流出力端
子１１，１２間には、第２図Ｆに説明的に示すよ
うな断続した出力電圧が例えば60Hzで得られる。
第２図Ｆではt1〜t4期間に３個のパルスが示され
ているのみであるが、実際には、例えば4kHzの
周波数の断続パルスが含まれる。インバータ５の
出力パルス幅は高調波成分が出来るだけ少なくな
るような幅に予め設定され、この幅は一定に保た
れる。このため、第１〜第４のスイツチ素子３５
〜３８のオン・オフ期間は、第２図Ｂ〜Ｅに示す
如く固定されている。
今、t1時点で、第１及び第４のスイツチ素子３
５，３８をオン、第２及び第３のスイツチ素子３
６，３７をオフにすると、第１のトランス２５に
於いては電源３４と抵抗３３と巻線３１の上半分
３１ａと第１のスイツチ素子３５とから成る第１
の閉回路が形成され、第１のベース駆動巻線２７
に第１のトランジスタ１３をオンにする電圧が誘
起し、第２のベース駆動巻線２８に第２のトラン
ジスタ１４をオフにする電圧が誘起する。また第
２のトランス２６に於いては、電源４０と抵抗３
９と巻線３２の下半分３２ｂと第４のスイツチ素
子３８とによる第４の閉回路が形成され、第４の
ベース駆動巻線３０に第４のトランジスタ１６を
オンにする電圧が誘起し、第３のベース駆動巻線
２９に第３のトランジスタ１５をオフにする電圧
が誘起する。この結果、第１及び第４のトランジ
スタ１３，１６がオンになり、コレクタ電流即ち
負荷電流が流れる。この結果、第１及び第４の帰
還巻線２１，２４にも負荷電流が流れ、第１及び
第４のベース駆動巻線２７，３０に負荷電流に応
じた電圧が誘起し、自己帰還によるベース電流の
供給が開始する。
５，３８をオン、第２及び第３のスイツチ素子３
６，３７をオフにすると、第１のトランス２５に
於いては電源３４と抵抗３３と巻線３１の上半分
３１ａと第１のスイツチ素子３５とから成る第１
の閉回路が形成され、第１のベース駆動巻線２７
に第１のトランジスタ１３をオンにする電圧が誘
起し、第２のベース駆動巻線２８に第２のトラン
ジスタ１４をオフにする電圧が誘起する。また第
２のトランス２６に於いては、電源４０と抵抗３
９と巻線３２の下半分３２ｂと第４のスイツチ素
子３８とによる第４の閉回路が形成され、第４の
ベース駆動巻線３０に第４のトランジスタ１６を
オンにする電圧が誘起し、第３のベース駆動巻線
２９に第３のトランジスタ１５をオフにする電圧
が誘起する。この結果、第１及び第４のトランジ
スタ１３，１６がオンになり、コレクタ電流即ち
負荷電流が流れる。この結果、第１及び第４の帰
還巻線２１，２４にも負荷電流が流れ、第１及び
第４のベース駆動巻線２７，３０に負荷電流に応
じた電圧が誘起し、自己帰還によるベース電流の
供給が開始する。
t4時点で第２及び第３のスイツチ素子３６，３
７もオンにすれば、第１のトランス２５に於いて
は、第１のベース制御巻線３１と第２のスイツチ
素子３６とダイオード４１とから成る閉回路が形
成され、第１の帰還巻線２１で帰還されていた電
流は上記閉回路を流れるようになり、第１のベー
ス駆動巻線２７に対する正帰還が消滅し、トラン
ジスタ１３がオフになる。また第２のトランス２
６に於いては、第２のベース制御巻線３２と第３
のスイツチ素子３７とダイオード４４とから成る
閉回路が形成され、第４の帰還巻線２４で帰還さ
れていた電流は上記閉回路を流れるようになり、
第４のベース駆動巻線３０に対する正帰還が消滅
し、トランジスタ１６がオフになる。
７もオンにすれば、第１のトランス２５に於いて
は、第１のベース制御巻線３１と第２のスイツチ
素子３６とダイオード４１とから成る閉回路が形
成され、第１の帰還巻線２１で帰還されていた電
流は上記閉回路を流れるようになり、第１のベー
ス駆動巻線２７に対する正帰還が消滅し、トラン
ジスタ１３がオフになる。また第２のトランス２
６に於いては、第２のベース制御巻線３２と第３
のスイツチ素子３７とダイオード４４とから成る
閉回路が形成され、第４の帰還巻線２４で帰還さ
れていた電流は上記閉回路を流れるようになり、
第４のベース駆動巻線３０に対する正帰還が消滅
し、トランジスタ１６がオフになる。
t5〜t6期間に於いては、第２及び第３のトラン
ジスタ１４，１５が、t1〜t4期間に於ける第１及
び第４のトランジスタ１３，１６と同様に制御さ
れる。このため、出力端子１１，１２間には第２
図Ｆに示す出力電圧が得られる。
ジスタ１４，１５が、t1〜t4期間に於ける第１及
び第４のトランジスタ１３，１６と同様に制御さ
れる。このため、出力端子１１，１２間には第２
図Ｆに示す出力電圧が得られる。
ところで、出力端子１１，１２に抵抗負荷を接
続した場合には、原理的に、第１及び第４のトラ
ンジスタ１３，１６が蓄積効果でオンしている期
間に第２及び第３のトランジスタ１４，１５がオ
ンになることはない。また第２及び第３のトラン
ジスタ１４，１５の蓄積効果でオンしている期間
に於いて、第１及び第４のトランジスタ１３，１
６がオンすることはない。ところが、負荷４５が
モータのように誘導性負荷となると、誘導分に蓄
積されたエネルギーの放出動作に基づいて、この
期間のみオンすることがある。今、第２図のt1〜
t2期間に於いて、第１及び第４のトランジスタ１
３，１６がオンしており、t2〜t3期間でチヨツパ
回路２からの供給電圧が消滅すれば、負荷４５に
蓄えられたエネルギーが、負荷４５とダイオード
１９と第１のトランジスタ１３と第１の帰還巻線
２１とから成る閉回路と、負荷４５と第４のトラ
ンジスタ１６と第４の帰還巻線２４とダイオード
１８とから成る閉回路とで放出される。このた
め、第１及び第４のトランジスタ１３，１６に流
れていた負荷電流がt2時点で1/2に減少し、第１
の帰還巻線２１の電流も当然1/2となり、この巻
線２１に生じるＬdi／dt（但しｉは電流、Ｌは巻線 ２１のインダクタンス、ｔは時間）による電圧
で、第２のベース駆動巻線２８に第２のトランジ
スタ１４をオンにする向きの電圧が誘起し、第２
図Ｇのt2〜t3に示す如くトランジスタ１４がオン
になる。上記巻線２１の電圧は、第１のベース駆
動巻線２７に第１のトランジスタ１３をオフにす
る向きの電圧を誘起するが、第１のトランジスタ
１３は蓄積効果を有するために、直ちにオフにな
らない。従つて、第１のトランジスタ１３と第２
のトランジスタ１４との両方が同時にオンしてい
る間にチヨツパ用トランジスタ６がオンして直流
電源１が接続されると、トランジスタ１３，１４
で短絡回路が形成され、トランジスタ１３，１４
が破壊する。このような現象は勿論第３及び第４
のトランジスタ１５，１６でも起る。
続した場合には、原理的に、第１及び第４のトラ
ンジスタ１３，１６が蓄積効果でオンしている期
間に第２及び第３のトランジスタ１４，１５がオ
ンになることはない。また第２及び第３のトラン
ジスタ１４，１５の蓄積効果でオンしている期間
に於いて、第１及び第４のトランジスタ１３，１
６がオンすることはない。ところが、負荷４５が
モータのように誘導性負荷となると、誘導分に蓄
積されたエネルギーの放出動作に基づいて、この
期間のみオンすることがある。今、第２図のt1〜
t2期間に於いて、第１及び第４のトランジスタ１
３，１６がオンしており、t2〜t3期間でチヨツパ
回路２からの供給電圧が消滅すれば、負荷４５に
蓄えられたエネルギーが、負荷４５とダイオード
１９と第１のトランジスタ１３と第１の帰還巻線
２１とから成る閉回路と、負荷４５と第４のトラ
ンジスタ１６と第４の帰還巻線２４とダイオード
１８とから成る閉回路とで放出される。このた
め、第１及び第４のトランジスタ１３，１６に流
れていた負荷電流がt2時点で1/2に減少し、第１
の帰還巻線２１の電流も当然1/2となり、この巻
線２１に生じるＬdi／dt（但しｉは電流、Ｌは巻線 ２１のインダクタンス、ｔは時間）による電圧
で、第２のベース駆動巻線２８に第２のトランジ
スタ１４をオンにする向きの電圧が誘起し、第２
図Ｇのt2〜t3に示す如くトランジスタ１４がオン
になる。上記巻線２１の電圧は、第１のベース駆
動巻線２７に第１のトランジスタ１３をオフにす
る向きの電圧を誘起するが、第１のトランジスタ
１３は蓄積効果を有するために、直ちにオフにな
らない。従つて、第１のトランジスタ１３と第２
のトランジスタ１４との両方が同時にオンしてい
る間にチヨツパ用トランジスタ６がオンして直流
電源１が接続されると、トランジスタ１３，１４
で短絡回路が形成され、トランジスタ１３，１４
が破壊する。このような現象は勿論第３及び第４
のトランジスタ１５，１６でも起る。
上述の如き欠点は、第１図のチヨツパ出力ライ
ン３，４間にダイオードを接続し、更にこのダイ
オードとインバータ５との間にリアクトルを接続
することによつて解決することが可能である。こ
のように構成すると、リアクトルの誘導作用によ
り電流を持続させることが可能となり、負荷４
５、トランジスタ１６、巻線２４、新しく設けた
上記ダイオード、新しく設けたリアクトル、トラ
ンジスタ１３、及び巻線２１から成る回路に於い
て電流が流れ、巻線２１，２４の電流が連続し、
巻線２１，２４でＬdi／dt＝０となつてトランジス タ１４，１５をオンさせる電圧が発生しない。し
かし、リアクトルを使用するので、高価格とな
る。
ン３，４間にダイオードを接続し、更にこのダイ
オードとインバータ５との間にリアクトルを接続
することによつて解決することが可能である。こ
のように構成すると、リアクトルの誘導作用によ
り電流を持続させることが可能となり、負荷４
５、トランジスタ１６、巻線２４、新しく設けた
上記ダイオード、新しく設けたリアクトル、トラ
ンジスタ１３、及び巻線２１から成る回路に於い
て電流が流れ、巻線２１，２４の電流が連続し、
巻線２１，２４でＬdi／dt＝０となつてトランジス タ１４，１５をオンさせる電圧が発生しない。し
かし、リアクトルを使用するので、高価格とな
る。
そこで、本発明の目的は、リアクトルを使用し
ないで短絡を防止することが可能なインバータの
制御方法を提供することにある。
ないで短絡を防止することが可能なインバータの
制御方法を提供することにある。
上記目的を達成するための本発明は、直流電圧
を断続すると共に、断続されたパルスのデユテイ
比の制御で出力電圧を調整するように構成された
チヨツパ回路と、前記チヨツパ回路の一方のチヨ
ツパ出力ラインと一方の交流出力端子との間に接
続された第１のトランジスタと、前記チヨツパ回
路の他方のチヨツパ出力ラインと一方の交流出力
端子との間に接続された第２のトランジスタと、
前記一方のチヨツパ出力ラインと他方の交流出力
端子との間に接続された第３のトランジスタと、
前記他方のチヨツパ出力ラインと前記他方の交流
出力端子との間に接続された第４のトランジスタ
と、前記第１、第２、第３、及び第４のトランジ
スタに夫々直列に接続された第１、第２、第３、
及び第４の帰還巻線と、前記第１及び第２の帰還
巻線に共通の第１のトランスで結合され且つ前記
第１及び第２のトランジスタのベース・エミツタ
間に夫々接続された第１及び第２のベース駆動巻
線と、前記第３及び第４の帰還巻線に共通の第２
のトランスで結合され且つ前記第３及び第４のト
ランジスタのベース・エミツタ間に夫々接続され
た第３及び第４のベース駆動巻線と、前記第１及
び第２のベース駆動巻線に前記第１のトランスで
結合された第１のベース制御巻線と、前記第３及
び第４のベース駆動巻線に前記第２のトランスで
結合され第２のベース制御巻線と、前記一方のチ
ヨツパ出力ラインと前記一方の交流出力端子との
間に前記第１のトランジスタと逆の極性で接続さ
れた第１のダイオードと、前記他方のチヨツパ出
力ラインと前記一方の交流出力端子との間に前記
第２のトランジスタと逆の極性で接続された第２
のダイオードと、前記一方のチヨツパ出力ライン
と前記他方の交流出力端子との間に前記第３のト
ランジスタと逆の極性で接続された第３のダイオ
ードと、前記他方のチヨツパ出力ラインと前記他
方の交流出力端子との間に前記第４のトランジス
タと逆の極性で接続された第４のダイオードと、
を具備して前記第１、第２、第３、及び第４のト
ランジスタを高調波成分が低減されるようにパル
ス幅制御した交流電圧を一対の前記交流出力端子
に供給するように構成したインバータ回路で、前
記交流電圧を調整する際に、前記チヨツパ回路か
ら得られる断続した直流出力電圧の休止期間の幅
が前記第１、第２、第３、及び第４のトランジス
タの蓄積時間以下にならないよう制御することを
特徴とするインバータの制御方法に係わるもので
ある。
を断続すると共に、断続されたパルスのデユテイ
比の制御で出力電圧を調整するように構成された
チヨツパ回路と、前記チヨツパ回路の一方のチヨ
ツパ出力ラインと一方の交流出力端子との間に接
続された第１のトランジスタと、前記チヨツパ回
路の他方のチヨツパ出力ラインと一方の交流出力
端子との間に接続された第２のトランジスタと、
前記一方のチヨツパ出力ラインと他方の交流出力
端子との間に接続された第３のトランジスタと、
前記他方のチヨツパ出力ラインと前記他方の交流
出力端子との間に接続された第４のトランジスタ
と、前記第１、第２、第３、及び第４のトランジ
スタに夫々直列に接続された第１、第２、第３、
及び第４の帰還巻線と、前記第１及び第２の帰還
巻線に共通の第１のトランスで結合され且つ前記
第１及び第２のトランジスタのベース・エミツタ
間に夫々接続された第１及び第２のベース駆動巻
線と、前記第３及び第４の帰還巻線に共通の第２
のトランスで結合され且つ前記第３及び第４のト
ランジスタのベース・エミツタ間に夫々接続され
た第３及び第４のベース駆動巻線と、前記第１及
び第２のベース駆動巻線に前記第１のトランスで
結合された第１のベース制御巻線と、前記第３及
び第４のベース駆動巻線に前記第２のトランスで
結合され第２のベース制御巻線と、前記一方のチ
ヨツパ出力ラインと前記一方の交流出力端子との
間に前記第１のトランジスタと逆の極性で接続さ
れた第１のダイオードと、前記他方のチヨツパ出
力ラインと前記一方の交流出力端子との間に前記
第２のトランジスタと逆の極性で接続された第２
のダイオードと、前記一方のチヨツパ出力ライン
と前記他方の交流出力端子との間に前記第３のト
ランジスタと逆の極性で接続された第３のダイオ
ードと、前記他方のチヨツパ出力ラインと前記他
方の交流出力端子との間に前記第４のトランジス
タと逆の極性で接続された第４のダイオードと、
を具備して前記第１、第２、第３、及び第４のト
ランジスタを高調波成分が低減されるようにパル
ス幅制御した交流電圧を一対の前記交流出力端子
に供給するように構成したインバータ回路で、前
記交流電圧を調整する際に、前記チヨツパ回路か
ら得られる断続した直流出力電圧の休止期間の幅
が前記第１、第２、第３、及び第４のトランジス
タの蓄積時間以下にならないよう制御することを
特徴とするインバータの制御方法に係わるもので
ある。
上記本発明によれば、断続直流出力電圧の休止
期間がトランジスタの蓄積時間以下にならないよ
うに制御するので、次の断続直流出力電圧が印加
された時に一対のトランジスタによる短絡回路が
形成されることを阻止することが出来る。また電
流帰還形式にインバータ５を形成したので効率の
向上が可能になる。
期間がトランジスタの蓄積時間以下にならないよ
うに制御するので、次の断続直流出力電圧が印加
された時に一対のトランジスタによる短絡回路が
形成されることを阻止することが出来る。また電
流帰還形式にインバータ５を形成したので効率の
向上が可能になる。
以下、第３図及び第４図を参照して本発明の実
施例に係わるインバータについて述べる。但し、
第３図で符号１〜４５で示すものは、第１図で同
一符号で示すものと実質的に同一であるので、そ
の説明を省略する。
施例に係わるインバータについて述べる。但し、
第３図で符号１〜４５で示すものは、第１図で同
一符号で示すものと実質的に同一であるので、そ
の説明を省略する。
第３図に於いては、電圧制御に基づいてチヨツ
パ出力電圧の休止期間がトランジスタ１３〜１６
の蓄積時間（数μs）以下になることを制限するた
めに、禁止パルス発生回路４６が設けられ、この
出力と鋸歯状波発生回路９の出力とが抵抗４７と
４８とを介して結合されている。
パ出力電圧の休止期間がトランジスタ１３〜１６
の蓄積時間（数μs）以下になることを制限するた
めに、禁止パルス発生回路４６が設けられ、この
出力と鋸歯状波発生回路９の出力とが抵抗４７と
４８とを介して結合されている。
鋸歯状波発生回路９からは第４図Ａの鋸歯状波
電圧がチヨツパの周期に対応して例えば4kHzの
繰返し周波数で発生し、また禁止パルス発生回路
４６からは第４図Ｂに示す如く鋸歯状波電圧に同
期して所定パルス幅Ｔの禁止パルスが発生する。
尚禁止パルスの幅Ｔはトランジスタ１３〜１６の
蓄積時間より少し長い時間に設定され、またパル
スの高さ（振幅）は鋸歯状電圧の振幅よりも大き
く設定され、またパルス発生位置は鋸歯状電圧の
終端に設定されている。第４図Ａの鋸歯状波電圧
と第４図Ｂの禁止パルスとを合成すれば第４図Ｃ
に示すように突出部分４９を有する基準電圧５０
が得られる。この基準電圧５０は比較回路８に入
力し、制御信号回路１０から付与されている制御
電圧５１と比較され、第４図Ｄに示す如く比較回
路８の出力は制御電圧５１が基準電圧５０よりも
高くなつた期間に対応して低レベルとなる。第４
図Ｃ，Ｄから明らかなように、例えば出力電圧が
低いことに応答して出力電圧を上昇させるため
に、制御電圧５１のレベルが高くなれば、休止期
間t1〜t3，t4〜t5，t6〜t7の幅は小さくなり、デユ
テイ・フアクタ即ちデユテイ比は大きくなる。し
かし、制御電圧５１のレベルがE1〜E2の間は、
休止期間が禁止パルスの幅Ｔに固定される。そし
て、制御電圧５１のレベルがE2以上になると、t8
〜t9期間に示す如く休止期間は消滅し、デユテイ
比が100％となる。
電圧がチヨツパの周期に対応して例えば4kHzの
繰返し周波数で発生し、また禁止パルス発生回路
４６からは第４図Ｂに示す如く鋸歯状波電圧に同
期して所定パルス幅Ｔの禁止パルスが発生する。
尚禁止パルスの幅Ｔはトランジスタ１３〜１６の
蓄積時間より少し長い時間に設定され、またパル
スの高さ（振幅）は鋸歯状電圧の振幅よりも大き
く設定され、またパルス発生位置は鋸歯状電圧の
終端に設定されている。第４図Ａの鋸歯状波電圧
と第４図Ｂの禁止パルスとを合成すれば第４図Ｃ
に示すように突出部分４９を有する基準電圧５０
が得られる。この基準電圧５０は比較回路８に入
力し、制御信号回路１０から付与されている制御
電圧５１と比較され、第４図Ｄに示す如く比較回
路８の出力は制御電圧５１が基準電圧５０よりも
高くなつた期間に対応して低レベルとなる。第４
図Ｃ，Ｄから明らかなように、例えば出力電圧が
低いことに応答して出力電圧を上昇させるため
に、制御電圧５１のレベルが高くなれば、休止期
間t1〜t3，t4〜t5，t6〜t7の幅は小さくなり、デユ
テイ・フアクタ即ちデユテイ比は大きくなる。し
かし、制御電圧５１のレベルがE1〜E2の間は、
休止期間が禁止パルスの幅Ｔに固定される。そし
て、制御電圧５１のレベルがE2以上になると、t8
〜t9期間に示す如く休止期間は消滅し、デユテイ
比が100％となる。
上述の如く、本方式では、休止期間が蓄積時間
よりも少し長く設定された一定時間Ｔよりも短か
くなることがないので、第１及び第２のトランジ
スタ１３，１４が共に導通している間にチヨツパ
出力電圧が発生することが制限され、トランジス
タ１３，１４による短絡回路が形成されなくな
る。同様にトランジスタ１５，１６による短絡回
路も形成されなくなる。従つて、トランジスタ１
３〜１６の破壊を容易且つ確実に防止することが
出来る。また電流帰還でインバータ５をドライブ
しているので、効率が高くなる。
よりも少し長く設定された一定時間Ｔよりも短か
くなることがないので、第１及び第２のトランジ
スタ１３，１４が共に導通している間にチヨツパ
出力電圧が発生することが制限され、トランジス
タ１３，１４による短絡回路が形成されなくな
る。同様にトランジスタ１５，１６による短絡回
路も形成されなくなる。従つて、トランジスタ１
３〜１６の破壊を容易且つ確実に防止することが
出来る。また電流帰還でインバータ５をドライブ
しているので、効率が高くなる。
以上、本発明の実施例について述べたが、本発
明はこれに限定されるものではなく、更に変形可
能なものである。例えば、禁止期間Ｔを設けるた
めに、第４図Ｃに示す如く突出部分４９を設けず
に、例えばレベルE1で基準電圧５０をスライス
した状態としてもよい。要するに、禁止期間Ｔに
対応した時間幅の平坦部分を鋸歯状波電圧の各三
角波の終端に設ければよい。また実施例ではt8〜
t9期間に示すように、制御電圧５１が基準電圧５
０よりも高くなるようにしたが、突出部分４９の
高さを高くしてこのような状態が生じないように
してもよい。また３相ブリツジインバータ、更に
多相のインバータにも勿論適用可能である。また
ベース制御巻線３１，３２をセンタタツプ形成と
したが、ブリツジインバータの出力巻線とし、２
つのスイツチ素子３５，３６の代りにブリツジ接
続した４個のスイツチ素子を使用し、４個のスイ
ツチ素子のオン・オフによつてベース制御信号を
形成してもよい。またインバータ５の出力パルス
幅を第４図Ｆに示すようにt1〜t4とせずに、第５
図に示す如くπ期間に複数のパルス群P1〜P5を
発生させ例えば５次、７次高調波を除去するよう
にしてもよい。
明はこれに限定されるものではなく、更に変形可
能なものである。例えば、禁止期間Ｔを設けるた
めに、第４図Ｃに示す如く突出部分４９を設けず
に、例えばレベルE1で基準電圧５０をスライス
した状態としてもよい。要するに、禁止期間Ｔに
対応した時間幅の平坦部分を鋸歯状波電圧の各三
角波の終端に設ければよい。また実施例ではt8〜
t9期間に示すように、制御電圧５１が基準電圧５
０よりも高くなるようにしたが、突出部分４９の
高さを高くしてこのような状態が生じないように
してもよい。また３相ブリツジインバータ、更に
多相のインバータにも勿論適用可能である。また
ベース制御巻線３１，３２をセンタタツプ形成と
したが、ブリツジインバータの出力巻線とし、２
つのスイツチ素子３５，３６の代りにブリツジ接
続した４個のスイツチ素子を使用し、４個のスイ
ツチ素子のオン・オフによつてベース制御信号を
形成してもよい。またインバータ５の出力パルス
幅を第４図Ｆに示すようにt1〜t4とせずに、第５
図に示す如くπ期間に複数のパルス群P1〜P5を
発生させ例えば５次、７次高調波を除去するよう
にしてもよい。
第１図は本発明を説明するためにインバータの
基本的構成を示す回路図、第２図は第１図のイン
バータの各部の状態を示す波形図、第３図は本発
明の実施例に係わるインバータの回路図、第４図
は第１図のＡ〜Ｄ点の状態を示す波形図である。
第５図は変形例の交流出力電圧を示す波形図であ
る。 尚図面に用いられている符号に於いて、１は直
流電源、２はチヨツパ回路、３，４は出力ライ
ン、５はインバータ、８は比較回路、９は鋸歯状
波発生回路、１０は制御信号回路、１３は第１の
トランジスタ、１４は第２のトランジスタ、１５
は第３のトランジスタ、１６は第４のトランジス
タ、１７，１８，１９，２０はダイオード、２
１，２２，２３，２４は帰還巻線、２５は第１の
トランス、２６は第２のトランス、２７は第１の
ベース駆動巻線、２８は第２のベース駆動巻線、
２９は第３のベース駆動巻線、３０は第４のベー
ス駆動巻線、３１に第１のベース制御巻線、３２
は第２のベース制御巻線、４６は禁止パルス発生
回路である。
基本的構成を示す回路図、第２図は第１図のイン
バータの各部の状態を示す波形図、第３図は本発
明の実施例に係わるインバータの回路図、第４図
は第１図のＡ〜Ｄ点の状態を示す波形図である。
第５図は変形例の交流出力電圧を示す波形図であ
る。 尚図面に用いられている符号に於いて、１は直
流電源、２はチヨツパ回路、３，４は出力ライ
ン、５はインバータ、８は比較回路、９は鋸歯状
波発生回路、１０は制御信号回路、１３は第１の
トランジスタ、１４は第２のトランジスタ、１５
は第３のトランジスタ、１６は第４のトランジス
タ、１７，１８，１９，２０はダイオード、２
１，２２，２３，２４は帰還巻線、２５は第１の
トランス、２６は第２のトランス、２７は第１の
ベース駆動巻線、２８は第２のベース駆動巻線、
２９は第３のベース駆動巻線、３０は第４のベー
ス駆動巻線、３１に第１のベース制御巻線、３２
は第２のベース制御巻線、４６は禁止パルス発生
回路である。
Claims (1)
- 【特許請求の範囲】 １ 直流電圧を断続すると共に、断続されたパル
スのデユテイ比の制御で出力電圧を調整するよう
に構成されたチヨツパ回路と、 前記チヨツパ回路の一方のチヨツパ出力ライン
と一方の交流出力端子との間に接続された第１の
トランジスタと、 前記チヨツパ回路の他方のチヨツパ出力ライン
と一方の交流出力端子との間に接続された第２の
トランジスタと、 前記一方のチヨツパ出力ラインと他方の交流出
力端子との間に接続された第３のトランジスタ
と、 前記他方のチヨツパ出力ラインと前記他方の交
流出力端子との間に接続された第４のトランジス
タと、 前記第１、第２、第３、及び第４のトランジス
タに夫々直列に接続された第１、第２、第３、及
び第４の帰還巻線と、 前記第１及び第２の帰還巻線に共通の第１のト
ランスで結合され且つ前記第１及び第２のトラン
ジスタのベース・エミツタ間に夫々接続された第
１及び第２のベース駆動巻線と、 前記第３及び第４の帰還巻線に共通の第２のト
ランスで結合され且つ前記第３及び第４のトラン
ジスタのベース・エミツタ間に夫々接続された第
３及び第４のベース駆動巻線と、 前記第１及び第２のベース駆動巻線に前記第１
のトランスで結合された第１のベース制御巻線
と、 前記第３及び第４のベース駆動巻線に前記第２
のトランスで結合された第２のベース制御巻線
と、 前記一方のチヨツパ出力ラインと前記一方の交
流出力端子との間に前記第１のトランジスタと逆
の極性で接続された第１のダイオードと、 前記他方のチヨツパ出力ラインと前記一方の交
流出力端子との間に前記第２のトランジスタと逆
の極性で接続された第２のダイオードと、 前記一方のチヨツパ出力ラインと前記他方の交
流出力端子との間に前記第３のトランジスタと逆
の極性で接続された第３のダイオードと、 前記他方のチヨツパ出力ラインと前記他方の交
流出力端子との間に前記第４のトランジスタと逆
の極性で接続された第４のダイオードと、 を少なくとも具備して前記第１、第２、第３、及
び第４のトランジスタを高調波成分が低減される
ようにパルス幅制御した交流電圧を前記交流出力
端子に供給するように構成した単相又は多相イン
バータ回路で、前記交流電圧を調整する際に、前
記チヨツパ回路から得られる断続した直流出力電
圧の休止期間の幅が前記第１、第２、第３、及び
第４のトランジスタの蓄積時間以下にならないよ
うに制御することを特徴とする単相又は多相イン
バータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10281980A JPS5728575A (en) | 1980-07-26 | 1980-07-26 | Control system of inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10281980A JPS5728575A (en) | 1980-07-26 | 1980-07-26 | Control system of inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728575A JPS5728575A (en) | 1982-02-16 |
| JPS6333386B2 true JPS6333386B2 (ja) | 1988-07-05 |
Family
ID=14337628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10281980A Granted JPS5728575A (en) | 1980-07-26 | 1980-07-26 | Control system of inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5728575A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5932392A (ja) * | 1982-08-11 | 1984-02-21 | Kenichi Hayashida | 自動ドアの速度制御回路 |
| JPS5946923A (ja) * | 1982-09-08 | 1984-03-16 | 三洋電機株式会社 | 調理機 |
| JPS59162781A (ja) * | 1983-03-04 | 1984-09-13 | Ikeda Denki Kk | インバ−タ回路 |
| JPH0755056B2 (ja) * | 1988-05-25 | 1995-06-07 | 山洋電気株式会社 | インバータ装置 |
| JPH0799941B2 (ja) * | 1988-06-03 | 1995-10-25 | 山洋電気株式会社 | インバータ装置 |
| JP2519761Y2 (ja) * | 1990-11-29 | 1996-12-11 | 三菱自動車工業株式会社 | 腰ベルトアンカ |
| US9049967B1 (en) | 2014-08-08 | 2015-06-09 | Euro-Pro Operating Llc | Food processing apparatus and method |
| AU2016276447B2 (en) | 2015-06-08 | 2021-02-11 | Sharkninja Operating Llc | Food processing apparatus and method |
| JP2017075648A (ja) | 2015-10-15 | 2017-04-20 | 本田技研工業株式会社 | 車両の制御装置 |
-
1980
- 1980-07-26 JP JP10281980A patent/JPS5728575A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5728575A (en) | 1982-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634443B2 (ja) | 誘導性負荷用制御回路 | |
| US4004187A (en) | Push-pull inverter ballast for arc discharge lamps | |
| US4002999A (en) | Static inverter with controlled core saturation | |
| JPS6333386B2 (ja) | ||
| US4259630A (en) | AC Motor controller | |
| US4961129A (en) | Current controlled active flywheel type neutral point clamped inverter | |
| JPS646630B2 (ja) | ||
| JP4514927B2 (ja) | Ｄｃ／ｄｃコンバータ装置 | |
| JP3266389B2 (ja) | 直列共振コンバータ | |
| TW202034599A (zh) | 直流脈衝電源裝置 | |
| JPH06197549A (ja) | インバータの出力電圧補償回路 | |
| JPH0652998B2 (ja) | 交流電動機給電用３相インバ−タの制御電圧を制御する方法及び装置 | |
| JP2867069B2 (ja) | スイッチング電源 | |
| JP2600814B2 (ja) | 出力トランスの偏磁防止装置 | |
| JPH0422670B2 (ja) | ||
| JP4478573B2 (ja) | サージを抑止した矩形波インバータ | |
| JPS5814713Y2 (ja) | トランジスタインバ−タ | |
| JP3306484B2 (ja) | スイッチング電源回路 | |
| JPH05137365A (ja) | 直流制動方式 | |
| JP2008073288A (ja) | ミシンのモータ制御装置 | |
| JPS6032574A (ja) | インバ−タ装置 | |
| JPS6116794Y2 (ja) | ||
| JPH0362006B2 (ja) | ||
| JPH0421430B2 (ja) | ||
| JPS63154274A (ja) | インバ−タ式抵抗溶接機 |