JPS6345913B2 - - Google Patents
Info
- Publication number
- JPS6345913B2 JPS6345913B2 JP9624983A JP9624983A JPS6345913B2 JP S6345913 B2 JPS6345913 B2 JP S6345913B2 JP 9624983 A JP9624983 A JP 9624983A JP 9624983 A JP9624983 A JP 9624983A JP S6345913 B2 JPS6345913 B2 JP S6345913B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- voltage
- welding current
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003466 welding Methods 0.000 claims description 53
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K9/00—Arc welding or cutting
- B23K9/06—Arrangements or circuits for starting the arc, e.g. by generating ignition voltage, or for stabilising the arc
- B23K9/073—Stabilising the arc
- B23K9/0732—Stabilising of the arc current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】
本発明はアーク溶接機の溶接電流制御装置、特
に帰還制御によつて溶接電流を一定に保持するも
のに関する。
に帰還制御によつて溶接電流を一定に保持するも
のに関する。
一般に、直流アーク溶接機は交流アーク溶接機
に比較してアークの安定度が良いので多用されて
いる。従来、この直流アーク溶接機の電流制御装
置として第１図に示す整流形のものが公知であ
る。同図において、１ａ，１ｂ，１ｃは50または
60Hzの３相ライン入力１の入力端子、２はＹ−△
形の３相トランス、３は例えばダイオードをブリ
ツジ接続して成る第１の整流回路、４はスイツチ
ングパワートランジスタ（以下S.P.TRと呼ぶ）、
５はフイルタリアクトル、６は電極、７は母材、
８は上記S.P.TR４がオフ時にフイルタリアクト
ル５に連続して電流を流すフライホイールダイオ
ード、９は溶接電流に相当する信号Vaを検出す
るシヤント等の電流検出器、１０は上記S.P.TR
４をオンオフ制御する比較器、１２は平滑コンデ
ンサである。なお、上記比較器１０の出力は上記
検出信号Vaが設定値VRefより高いとき０、低い
とき１となる。
に比較してアークの安定度が良いので多用されて
いる。従来、この直流アーク溶接機の電流制御装
置として第１図に示す整流形のものが公知であ
る。同図において、１ａ，１ｂ，１ｃは50または
60Hzの３相ライン入力１の入力端子、２はＹ−△
形の３相トランス、３は例えばダイオードをブリ
ツジ接続して成る第１の整流回路、４はスイツチ
ングパワートランジスタ（以下S.P.TRと呼ぶ）、
５はフイルタリアクトル、６は電極、７は母材、
８は上記S.P.TR４がオフ時にフイルタリアクト
ル５に連続して電流を流すフライホイールダイオ
ード、９は溶接電流に相当する信号Vaを検出す
るシヤント等の電流検出器、１０は上記S.P.TR
４をオンオフ制御する比較器、１２は平滑コンデ
ンサである。なお、上記比較器１０の出力は上記
検出信号Vaが設定値VRefより高いとき０、低い
とき１となる。
このような構成のアーク溶接機の電流制御装置
の動作について以下説明する。３相ライン入力１
は、３相トランス２で低い電圧に変換された後、
第１の整流回路３及び平滑コンデンサ１２によつ
て直流に変換される。変換された直流は、上記S.
P.TR４でチヨツピングされ、フイルタリアクト
ル５を介して電極６及び母材７からなる負荷に直
流出力を供給する。上記S.P.TR４のオン．オフ
を決定する比較器１０の出力は上記電流検出器９
からの検出信号Vaが設定器VRefよりも高ければ
０となつてS.P.TRをオフさせ、検出信号Vaが設
定値VRefよりも低ければ１となつてS.P.TRをオ
ンさせる。よつて、比較器１０にヒステリシスを
持たせることにより、電極６及び母材７からなる
溶接負荷にある一定のリツプルを持つた直流の溶
接電流を供給することができ、しかもこの溶接電
流を設定値に維持できる。
の動作について以下説明する。３相ライン入力１
は、３相トランス２で低い電圧に変換された後、
第１の整流回路３及び平滑コンデンサ１２によつ
て直流に変換される。変換された直流は、上記S.
P.TR４でチヨツピングされ、フイルタリアクト
ル５を介して電極６及び母材７からなる負荷に直
流出力を供給する。上記S.P.TR４のオン．オフ
を決定する比較器１０の出力は上記電流検出器９
からの検出信号Vaが設定器VRefよりも高ければ
０となつてS.P.TRをオフさせ、検出信号Vaが設
定値VRefよりも低ければ１となつてS.P.TRをオ
ンさせる。よつて、比較器１０にヒステリシスを
持たせることにより、電極６及び母材７からなる
溶接負荷にある一定のリツプルを持つた直流の溶
接電流を供給することができ、しかもこの溶接電
流を設定値に維持できる。
しかしながら、従来の装置は以上のように３相
トランス２の入力の周波数が50または60Hzと低周
波であることから、３相トランス２の重量がかな
り大きくなるという欠点を有していた。
トランス２の入力の周波数が50または60Hzと低周
波であることから、３相トランス２の重量がかな
り大きくなるという欠点を有していた。
本発明はこのような従来の欠点を除去するため
になされたもので、トランスの入力として３相ラ
イン入力を整流し、直流に変換した後、インバー
タで高周波に変換したパルス電圧を供給すること
によつてトランスの軽量化を図るようにしたもの
である。しかもトランスに入力されるパルス電圧
の正極パルスと負極パルスの数を一致させて偏磁
を防止し、さらに負荷によつて出力電圧のパルス
幅を変化させ、低リツプルの溶接電流を得ること
ができるアーク溶接機の電流制御装置を提供する
ものであり、以下実施例を用いて本発明を詳細に
説明する。
になされたもので、トランスの入力として３相ラ
イン入力を整流し、直流に変換した後、インバー
タで高周波に変換したパルス電圧を供給すること
によつてトランスの軽量化を図るようにしたもの
である。しかもトランスに入力されるパルス電圧
の正極パルスと負極パルスの数を一致させて偏磁
を防止し、さらに負荷によつて出力電圧のパルス
幅を変化させ、低リツプルの溶接電流を得ること
ができるアーク溶接機の電流制御装置を提供する
ものであり、以下実施例を用いて本発明を詳細に
説明する。
第２図は本発明によるアーク溶接機の溶接電流
制御装置の一実施例を示す回路図であり、同図に
おいて１３ａ，１３ｂ，１３ｃ，１３ｄはブリツ
ジ接続されてフルブリツジインバータを構成する
S.P.TR、１４は上記インバータ１３の出力パル
ス電圧を低電圧に変換する高周波トランス、１５
はダイオード１５ａ，１５ｂで構成されて高周波
トランス１４の出力を整流する第２の整流回路、
１６ａ，１６ｂ，１６ｃ，１６ｄは上記S.P.TR
１３ａ，１３ｂ，１３ｃ，１３ｄが全てオフの時
に高周波トランス１４の漏れインダクタンス１７
が持つ電磁エネルギーを平滑用コンテンサ１２に
帰還する帰還ダイオード、１８は上記S.P.TR１
３ａ，１３ｂ，１３ｃ，１３ｄを駆動するベース
回路、１９は帰還制御回路である。上記帰還制御
回路１９は比較器１０から成る検出信号判定回路
２０と、基本パルス幅決定回路２１は、この基本
パルス幅決定回路２１からの出力信号V1に基づ
いてパルス幅を設定するパルス幅変調回路２２
と、上記比較器１０からの出力信号V5に基づき、
後述する溶接パルス電圧V0の時間Tx、Tyを調
整し、かつトランス１４の入力電圧V9の正極パ
ルスと負極パルスの数を一致させるようにインバ
ータ１３を制御するインバータ制御回路２３とか
ら構成される。
制御装置の一実施例を示す回路図であり、同図に
おいて１３ａ，１３ｂ，１３ｃ，１３ｄはブリツ
ジ接続されてフルブリツジインバータを構成する
S.P.TR、１４は上記インバータ１３の出力パル
ス電圧を低電圧に変換する高周波トランス、１５
はダイオード１５ａ，１５ｂで構成されて高周波
トランス１４の出力を整流する第２の整流回路、
１６ａ，１６ｂ，１６ｃ，１６ｄは上記S.P.TR
１３ａ，１３ｂ，１３ｃ，１３ｄが全てオフの時
に高周波トランス１４の漏れインダクタンス１７
が持つ電磁エネルギーを平滑用コンテンサ１２に
帰還する帰還ダイオード、１８は上記S.P.TR１
３ａ，１３ｂ，１３ｃ，１３ｄを駆動するベース
回路、１９は帰還制御回路である。上記帰還制御
回路１９は比較器１０から成る検出信号判定回路
２０と、基本パルス幅決定回路２１は、この基本
パルス幅決定回路２１からの出力信号V1に基づ
いてパルス幅を設定するパルス幅変調回路２２
と、上記比較器１０からの出力信号V5に基づき、
後述する溶接パルス電圧V0の時間Tx、Tyを調
整し、かつトランス１４の入力電圧V9の正極パ
ルスと負極パルスの数を一致させるようにインバ
ータ１３を制御するインバータ制御回路２３とか
ら構成される。
まず、本発明のアーク溶接機の溶接電流制御装
置の基本的動作につき、第３図ａ〜ｃに示すタイ
ムチヤートを用いて説明する。
置の基本的動作につき、第３図ａ〜ｃに示すタイ
ムチヤートを用いて説明する。
本発明では、溶接電圧V0として第３図ａに示
すようなパルス電圧を供給し、かつこのパルス電
圧V0において、パルス列の発生される時間（イ
ンバータの駆動時間）Txと、パルス列の除去さ
れた時間（インバータの停止時間）Tyとを交互
に設ける。このようなパルス電圧V0によれば、
溶接電流i0は第３図ｂに示すようにパルス列の発
生時間Txで立上り、パルス列除去時間Tyで下降
するように変動することになる。従つて、本発明
は第３図ａに示すパルス電圧V0における時間Tx
と時間Tyとの比を変えるようにして、溶接電流
i0の平均電流I0を変えて、設定値に保持するもの
である。この場合、上記パルス電圧V0を形成す
るため、インバータ制御回路２３が比較器１０の
出力信号V5に基づきインバータ１３を制御する
ことにより、第３図ｃに示すように正極と負極か
らなるパルス電圧V9を発生し、この電圧V9を高
周波トランス１４の一次側に供給する。そして具
体的には上記電圧V9のパルスを制御するように
して上記時間Tx，Tyを制御することにより平均
電流I0を調整するものである。さらに、本発明に
おいては高周波トランス１４の偏磁を防止するた
めに、インバータ制御回路２３が高周波トランス
１５の一次側に加わる電圧V9の正、負の電圧時
間積を一致させるように動作する。すなわち第３
図ｃに示すようにパルス電圧V9の正、負の各パ
ルスの数を一致させるのである。
すようなパルス電圧を供給し、かつこのパルス電
圧V0において、パルス列の発生される時間（イ
ンバータの駆動時間）Txと、パルス列の除去さ
れた時間（インバータの停止時間）Tyとを交互
に設ける。このようなパルス電圧V0によれば、
溶接電流i0は第３図ｂに示すようにパルス列の発
生時間Txで立上り、パルス列除去時間Tyで下降
するように変動することになる。従つて、本発明
は第３図ａに示すパルス電圧V0における時間Tx
と時間Tyとの比を変えるようにして、溶接電流
i0の平均電流I0を変えて、設定値に保持するもの
である。この場合、上記パルス電圧V0を形成す
るため、インバータ制御回路２３が比較器１０の
出力信号V5に基づきインバータ１３を制御する
ことにより、第３図ｃに示すように正極と負極か
らなるパルス電圧V9を発生し、この電圧V9を高
周波トランス１４の一次側に供給する。そして具
体的には上記電圧V9のパルスを制御するように
して上記時間Tx，Tyを制御することにより平均
電流I0を調整するものである。さらに、本発明に
おいては高周波トランス１４の偏磁を防止するた
めに、インバータ制御回路２３が高周波トランス
１５の一次側に加わる電圧V9の正、負の電圧時
間積を一致させるように動作する。すなわち第３
図ｃに示すようにパルス電圧V9の正、負の各パ
ルスの数を一致させるのである。
上記インバータ制御回路２３は例えば第４図に
示すように上記時間TxとTyを制御する駆動時間
制御回路２４と、正極パルスと負極パルスの数を
一致させるパルス数制御回路２５と、信号V6と
V7のパルスを交互に出力して、第５図に示すベ
ース回路１８を駆動する出力回路２６とから構成
される。
示すように上記時間TxとTyを制御する駆動時間
制御回路２４と、正極パルスと負極パルスの数を
一致させるパルス数制御回路２５と、信号V6と
V7のパルスを交互に出力して、第５図に示すベ
ース回路１８を駆動する出力回路２６とから構成
される。
上記駆動時間制御回路２４はフリツプフロツプ
２７の出力端子Ｑの出力信号V45が１のときゲー
トが開かれて、パルス幅変調回路２２からのパル
ス信号V2を出力し、上記信号V45が０のときゲー
トが閉じられるアンド回路２８と、比較器１０か
らの出力信号V5と、上記パルス信号V2を微分回
路３０で微分して得られるトリガパルス信号との
アンドをとるアンド回路３１と、このアンド回路
３１の出力信号V45でセツトされ、アンド回路３
２からの出力信号V44でリセツトされる上記フリ
ツプフロツプ回路２７と、このフリツプフロツプ
２７の反転出力信号V41でリセツトされ、上記信
号V5を反転回路３３で反転した後、微分回路３
４で微分することにより得られるトリガパルス信
号V42でセツトされ、出力信号V53を上記アンド
回路３２に供給するフリツプフロツプ３５と、出
力信号V6でセツトされ、出力信号V7を反転回路
３６で反転し、微分回路３７で微分することによ
り得られるトリガパルス信号V51でリセツトされ
るフリツプフロツプ３８とから構成される。
２７の出力端子Ｑの出力信号V45が１のときゲー
トが開かれて、パルス幅変調回路２２からのパル
ス信号V2を出力し、上記信号V45が０のときゲー
トが閉じられるアンド回路２８と、比較器１０か
らの出力信号V5と、上記パルス信号V2を微分回
路３０で微分して得られるトリガパルス信号との
アンドをとるアンド回路３１と、このアンド回路
３１の出力信号V45でセツトされ、アンド回路３
２からの出力信号V44でリセツトされる上記フリ
ツプフロツプ回路２７と、このフリツプフロツプ
２７の反転出力信号V41でリセツトされ、上記信
号V5を反転回路３３で反転した後、微分回路３
４で微分することにより得られるトリガパルス信
号V42でセツトされ、出力信号V53を上記アンド
回路３２に供給するフリツプフロツプ３５と、出
力信号V6でセツトされ、出力信号V7を反転回路
３６で反転し、微分回路３７で微分することによ
り得られるトリガパルス信号V51でリセツトされ
るフリツプフロツプ３８とから構成される。
上記パルス数制御回路２５は上記微分回路３７
の出力信号V51でリセツトされ、出力信号V6を反
転回路３９で反転し、微分回路４０で微分するこ
とにより得られるトリガパルス信号V52でセツト
されるフリツプフロツプ４１から構成される。な
お、このフリツプフロツプ４１の出力端子Ｑの信
号V48は出力回路２６のアンド回路４２の一方の
入力側に供給され、出力端子の信号V47はアン
ド回路４３の一方の入力側に供給される。上記ア
ンド回路４２，４３の他方の入力側に上記アンド
回路２８の出力信号V46が供給される。
の出力信号V51でリセツトされ、出力信号V6を反
転回路３９で反転し、微分回路４０で微分するこ
とにより得られるトリガパルス信号V52でセツト
されるフリツプフロツプ４１から構成される。な
お、このフリツプフロツプ４１の出力端子Ｑの信
号V48は出力回路２６のアンド回路４２の一方の
入力側に供給され、出力端子の信号V47はアン
ド回路４３の一方の入力側に供給される。上記ア
ンド回路４２，４３の他方の入力側に上記アンド
回路２８の出力信号V46が供給される。
なお、出力回路２６からの出力信号V6は第５
図に示すように上記ベース回路１８を構成する駆
動回路１８ａ，１８ｂに供給され、このとき駆動
回路１８ａ，１８ｂより信号V6b，V6cが出力さ
れて、インバータ１３のS.P.TR１３ｂ，１３ｃ
がオンし、これで正極、負極いずれか一方のパル
スが得られる。また、出力信号V7は駆動回路１
８ｃ，１８ｄに供給され、このとき駆動回路１８
ｃ，１８ｄより信号V7a，V7dが出力されてイン
バータ１３のS.P.TR１３ａ，１３ｄがオンし、
上記パルスとは反対のパルスが得られる。このよ
うに信号V6とV7のそれぞれで、インバータ１３
から第３図ｃに示すように正極と負極のパルスが
発生される。
図に示すように上記ベース回路１８を構成する駆
動回路１８ａ，１８ｂに供給され、このとき駆動
回路１８ａ，１８ｂより信号V6b，V6cが出力さ
れて、インバータ１３のS.P.TR１３ｂ，１３ｃ
がオンし、これで正極、負極いずれか一方のパル
スが得られる。また、出力信号V7は駆動回路１
８ｃ，１８ｄに供給され、このとき駆動回路１８
ｃ，１８ｄより信号V7a，V7dが出力されてイン
バータ１３のS.P.TR１３ａ，１３ｄがオンし、
上記パルスとは反対のパルスが得られる。このよ
うに信号V6とV7のそれぞれで、インバータ１３
から第３図ｃに示すように正極と負極のパルスが
発生される。
次に、第６図ａ〜ｐに示すタイムチヤートを用
いて第４図に示すインバータ制御回路２３の動作
を以下説明する。
いて第４図に示すインバータ制御回路２３の動作
を以下説明する。
駆動時間制御回路２４のアンド回路２８は、フ
リツプフロツプ２７の出力信号V45が１のときゲ
ートが開かれるので、この間第６図ａに示すよう
なパルス幅変調回路２２から出力されるパルス信
号V2がこのアンド回路２８を介して出力される。
一方、フリツプフロツプ２７の出力信号V45が０
のときゲートが閉じられるのでアンド回路２８か
らはパルス信号V2は出力されなくなる。従つて、
アンド回路２８の出力信号V46は第６図ｅに示す
ように信号V45が１の時間Txに渡つてパルス列
が形成された部分と、信号V45が１の時間Tyに渡
つてパルス列の除去された部分とから成る信号と
なる。なお、フリツプフロツプ２７の出力信号
V45は信号V2の立上りと、信号V5の１とが重なつ
たときに１となる。すなわち信号V2が０から１
に立上り、かつ信号V5が１となることによりア
ンド回路３１の出力信号V43が１となり、フリツ
プフロツプ２７がセツトされてその出力端子Ｑか
ら１の信号V45が出力される。また、上記信号
V45は信号V5が０になつた後信号V7の最初の立下
りで０となる。すなわち、信号V5が０となると、
信号V42が１となり、フリツプフロツプ３５がセ
ツトされ、その出力信号V53が１となる。一方、
信号V7の立下りで、微分回路３７から１の出力
信号V51が出力され、これでフリツプフロツプ３
８がリセツトされ、このフリツプフロツプ３８の
出力端子から１の信号V54が出力される。従つ
て、アンド回路３２の出力信号V44が１となつて
フリツプフロツプ２７はリセツトされ、その出力
端子Ｑの出力信号V45は０となる。なお、フリツ
プフロツプ３８は信号V6の立上りでセツトされ
るので、その出力端子は０となる。上記信号
V45の１となる時間Txにおける信号V46の偶数個
のパルスは後述する出力回路２６の動作で信号
V6とV7として交互に出力されるので、前述した
ベース回路１８の動作によつてインバータ１３か
らは第３図に示すパルス電圧V9が出力されるこ
とになる。すなわち時間Txでインバータ１３は
駆動されて正極、負極のパルス電圧を出力し、信
号V45の０となる時間Tyで停止されパルス電圧を
発生せず（第３図ｃ参照）、これで第３図ａに示
す波形の溶接電圧V0が得られる。この場合、出
力信号V5の１となる時間Txに対応して信号V45
の１となる時間Txが設定されるので、結局出力
信号V5に基づき時間TxとTyとの比が調整され
る。
リツプフロツプ２７の出力信号V45が１のときゲ
ートが開かれるので、この間第６図ａに示すよう
なパルス幅変調回路２２から出力されるパルス信
号V2がこのアンド回路２８を介して出力される。
一方、フリツプフロツプ２７の出力信号V45が０
のときゲートが閉じられるのでアンド回路２８か
らはパルス信号V2は出力されなくなる。従つて、
アンド回路２８の出力信号V46は第６図ｅに示す
ように信号V45が１の時間Txに渡つてパルス列
が形成された部分と、信号V45が１の時間Tyに渡
つてパルス列の除去された部分とから成る信号と
なる。なお、フリツプフロツプ２７の出力信号
V45は信号V2の立上りと、信号V5の１とが重なつ
たときに１となる。すなわち信号V2が０から１
に立上り、かつ信号V5が１となることによりア
ンド回路３１の出力信号V43が１となり、フリツ
プフロツプ２７がセツトされてその出力端子Ｑか
ら１の信号V45が出力される。また、上記信号
V45は信号V5が０になつた後信号V7の最初の立下
りで０となる。すなわち、信号V5が０となると、
信号V42が１となり、フリツプフロツプ３５がセ
ツトされ、その出力信号V53が１となる。一方、
信号V7の立下りで、微分回路３７から１の出力
信号V51が出力され、これでフリツプフロツプ３
８がリセツトされ、このフリツプフロツプ３８の
出力端子から１の信号V54が出力される。従つ
て、アンド回路３２の出力信号V44が１となつて
フリツプフロツプ２７はリセツトされ、その出力
端子Ｑの出力信号V45は０となる。なお、フリツ
プフロツプ３８は信号V6の立上りでセツトされ
るので、その出力端子は０となる。上記信号
V45の１となる時間Txにおける信号V46の偶数個
のパルスは後述する出力回路２６の動作で信号
V6とV7として交互に出力されるので、前述した
ベース回路１８の動作によつてインバータ１３か
らは第３図に示すパルス電圧V9が出力されるこ
とになる。すなわち時間Txでインバータ１３は
駆動されて正極、負極のパルス電圧を出力し、信
号V45の０となる時間Tyで停止されパルス電圧を
発生せず（第３図ｃ参照）、これで第３図ａに示
す波形の溶接電圧V0が得られる。この場合、出
力信号V5の１となる時間Txに対応して信号V45
の１となる時間Txが設定されるので、結局出力
信号V5に基づき時間TxとTyとの比が調整され
る。
パルス数制御回路２５につき説明すると、いま
初期設定で、フリツプフロツプ４１の出力信号
V47が１で、出力信号V48が０とすれば、アンド
回路４３のゲートが開かれ、アンド回路４３から
信号V46のパルスが１個出力されて、出力信号V6
となる。なお、アンド回路４２のゲートは閉じら
れている。このとき、上記１個のパルスの立下り
時点で微分回路４０からパルス信号V52が出力さ
れ、フリツプフロツプ４１は反転し、出力信号
V47が０、出力信号V48が１に反転し、アンド回
路４３のゲートがとじられ、アンド回路４２のゲ
ートが開かれるので、信号V46の次のパルスはア
ンド回路４２から出力されて、出力信号V7とな
る。このようにパルス数制御回路２５はアンド回
路２８の出力信号V46のパルスを交互にアンド回
路４３と４２に振り分けるように動作する。従つ
て、出力信号V6，V7は第６図ｈ，ｉに示すよう
に信号V6のパルスから始まつて、信号V7のパル
スで終わり、交互に出力される互いに数の等しい
パルスとなる。上記実施例では信号V45が１のと
きに出力される信号V6と信号V7のパルスの数を
一致させるように制御しているが、任意同期で全
体としての正負のパルス数を一致させるために信
号V6と信号V7をいかなる場合でも交互に出力す
るようにしてもよい。
初期設定で、フリツプフロツプ４１の出力信号
V47が１で、出力信号V48が０とすれば、アンド
回路４３のゲートが開かれ、アンド回路４３から
信号V46のパルスが１個出力されて、出力信号V6
となる。なお、アンド回路４２のゲートは閉じら
れている。このとき、上記１個のパルスの立下り
時点で微分回路４０からパルス信号V52が出力さ
れ、フリツプフロツプ４１は反転し、出力信号
V47が０、出力信号V48が１に反転し、アンド回
路４３のゲートがとじられ、アンド回路４２のゲ
ートが開かれるので、信号V46の次のパルスはア
ンド回路４２から出力されて、出力信号V7とな
る。このようにパルス数制御回路２５はアンド回
路２８の出力信号V46のパルスを交互にアンド回
路４３と４２に振り分けるように動作する。従つ
て、出力信号V6，V7は第６図ｈ，ｉに示すよう
に信号V6のパルスから始まつて、信号V7のパル
スで終わり、交互に出力される互いに数の等しい
パルスとなる。上記実施例では信号V45が１のと
きに出力される信号V6と信号V7のパルスの数を
一致させるように制御しているが、任意同期で全
体としての正負のパルス数を一致させるために信
号V6と信号V7をいかなる場合でも交互に出力す
るようにしてもよい。
次に、基本パルス幅決定回路２１とパルス幅変
調回路２２の動作につき述べる。上述したように
信号V6及び信号V7のパルス数を一致させると、
偏磁が生じなくなる。ところが第７図ａに示すよ
うに設定電圧VRefを検出信号Va（溶接電流i0に比
例）が越しても時間TMだけ検出信号Vaが上昇す
るので、時間的なむだが発生する。すなわち第７
図ｂにおいて、パルスV9aが発生されたとき、t0
の時刻において設定電圧VRefを検出信号Vaが越
しても比較器１０の出力V5がこの時第３図ｃに
示すように０となつたとする。しかしパルス数制
御回路２５の作用でパルスV9aとは反対のパルス
V9bが必ず出力されるので検出信号Vaすなわち溶
接電流i0はさらに上昇し、時間TM経過した後に
やつと下降し始める。ここで、この行き過ぎ量す
なわち第７図ａに示す上昇VLを小さくするには、
基本パルスV2の周波数を上げるか、第７図ａに
示すような溶接電流の立上り特性曲線Ａの傾きを
小さくすればよい。基本パルスV2の周波数はス
イツチング素子の特性から限界があるため、上記
特性曲線Ａの傾きを下げることが有効である。こ
の特性曲線Ａの傾きを小さくするには、第２図に
示すフイルタリアクトル５のインダクタンスを増
すか、第３図ａに示すパルス列発生時間Txにお
ける電圧V0の平均値を下げればよい。前者はフ
イルタリアクトル５の重量が増す不具合がある。
第３図ａにおいて時間Txの期間における電圧V0
の平均値を下げるには、第３図ａに示すパルス発
生周期T0とパルス幅TONの比を変えればよい。こ
れを実現するのが第８図に具体的に示した前記基
本パルス幅決定回路２１である。第８図におい
て、設定値VRefを増幅器２１ａで増幅し、所定値
Vsetを加算器２１ｂで加えて出力電圧V1を発生さ
せる。パルス幅変調回路２２はこの出力電圧V1
の大きさに相当するパルス幅のパルスを信号V2
として出力するので、上記第３図ａに示す電圧
V0の時間TONを調整できる。なお、溶接アーク電
圧の大きさは溶接アーク電流i0が把握できれば予
想できるから、第３図ａに示すTxの期間におけ
る電圧V0の平均値と溶接アーク電圧の差があま
り大きくならないように増幅器２１ａと所定値
Vsetを予め設定すれば、第７図ａに示すむだな上
昇分VLを小さくでき、結果として溶接アーク電
流i0のリツプルを下げることができる。上記基本
パルス幅決定回路２１の効果を具体的に示したの
が第９図ａ，ｂと第１０図ａ，ｂである。第９図
は基本パルス幅決定回路２１を用いることなく第
３図ａに示す時間TONを常に一定とした場合の動
作特性、第１０図は基本パルス幅決定回路１７を
用いて設定値VRefを小さくした時のtβ以降で、上
記時間TONを短くした場合の動作特性である。こ
のように溶接電流立上り特性曲線の傾きを小さく
することにより、溶接電圧V0のパルス幅TONが小
さくなり、その平均値が小さくなるので前述のむ
だな上昇分VLを小さくできる。
調回路２２の動作につき述べる。上述したように
信号V6及び信号V7のパルス数を一致させると、
偏磁が生じなくなる。ところが第７図ａに示すよ
うに設定電圧VRefを検出信号Va（溶接電流i0に比
例）が越しても時間TMだけ検出信号Vaが上昇す
るので、時間的なむだが発生する。すなわち第７
図ｂにおいて、パルスV9aが発生されたとき、t0
の時刻において設定電圧VRefを検出信号Vaが越
しても比較器１０の出力V5がこの時第３図ｃに
示すように０となつたとする。しかしパルス数制
御回路２５の作用でパルスV9aとは反対のパルス
V9bが必ず出力されるので検出信号Vaすなわち溶
接電流i0はさらに上昇し、時間TM経過した後に
やつと下降し始める。ここで、この行き過ぎ量す
なわち第７図ａに示す上昇VLを小さくするには、
基本パルスV2の周波数を上げるか、第７図ａに
示すような溶接電流の立上り特性曲線Ａの傾きを
小さくすればよい。基本パルスV2の周波数はス
イツチング素子の特性から限界があるため、上記
特性曲線Ａの傾きを下げることが有効である。こ
の特性曲線Ａの傾きを小さくするには、第２図に
示すフイルタリアクトル５のインダクタンスを増
すか、第３図ａに示すパルス列発生時間Txにお
ける電圧V0の平均値を下げればよい。前者はフ
イルタリアクトル５の重量が増す不具合がある。
第３図ａにおいて時間Txの期間における電圧V0
の平均値を下げるには、第３図ａに示すパルス発
生周期T0とパルス幅TONの比を変えればよい。こ
れを実現するのが第８図に具体的に示した前記基
本パルス幅決定回路２１である。第８図におい
て、設定値VRefを増幅器２１ａで増幅し、所定値
Vsetを加算器２１ｂで加えて出力電圧V1を発生さ
せる。パルス幅変調回路２２はこの出力電圧V1
の大きさに相当するパルス幅のパルスを信号V2
として出力するので、上記第３図ａに示す電圧
V0の時間TONを調整できる。なお、溶接アーク電
圧の大きさは溶接アーク電流i0が把握できれば予
想できるから、第３図ａに示すTxの期間におけ
る電圧V0の平均値と溶接アーク電圧の差があま
り大きくならないように増幅器２１ａと所定値
Vsetを予め設定すれば、第７図ａに示すむだな上
昇分VLを小さくでき、結果として溶接アーク電
流i0のリツプルを下げることができる。上記基本
パルス幅決定回路２１の効果を具体的に示したの
が第９図ａ，ｂと第１０図ａ，ｂである。第９図
は基本パルス幅決定回路２１を用いることなく第
３図ａに示す時間TONを常に一定とした場合の動
作特性、第１０図は基本パルス幅決定回路１７を
用いて設定値VRefを小さくした時のtβ以降で、上
記時間TONを短くした場合の動作特性である。こ
のように溶接電流立上り特性曲線の傾きを小さく
することにより、溶接電圧V0のパルス幅TONが小
さくなり、その平均値が小さくなるので前述のむ
だな上昇分VLを小さくできる。
なお、上記実施例ではインバータにフルブリツ
ジ型を用いているが、ハーフブリツジ型、センタ
タツプ型等のインバータを用いてもよい。また、
上記実施例ではインバータを構成するスイツチン
グ素子としてトランジスタを用いているが、
GTO、FET、SIT等を用いてもよい。
ジ型を用いているが、ハーフブリツジ型、センタ
タツプ型等のインバータを用いてもよい。また、
上記実施例ではインバータを構成するスイツチン
グ素子としてトランジスタを用いているが、
GTO、FET、SIT等を用いてもよい。
また、パルス数制御回路は第４図に示す回路に
限定されず、要は第３図ｃに示す電圧V9の電圧
パルスの正、負の数を一致させる回路であればい
かなる回路でもよい。また、第３図ａに示す時間
Tx中において、電圧V9の電圧パルスの正、負の
数を一致させるのではなく、第１１図ａに示すよ
うに全体としてすなわち任意時間周期に渡つて上
記電圧V9の電圧パルスの正、負の数を一致させ
るような回路であつても、第１１図ｂに示すよう
に検出信号Vaすなわち溶接電流i0を設定値に維
持でき、かつ偏磁を防止できる。
限定されず、要は第３図ｃに示す電圧V9の電圧
パルスの正、負の数を一致させる回路であればい
かなる回路でもよい。また、第３図ａに示す時間
Tx中において、電圧V9の電圧パルスの正、負の
数を一致させるのではなく、第１１図ａに示すよ
うに全体としてすなわち任意時間周期に渡つて上
記電圧V9の電圧パルスの正、負の数を一致させ
るような回路であつても、第１１図ｂに示すよう
に検出信号Vaすなわち溶接電流i0を設定値に維
持でき、かつ偏磁を防止できる。
以上述べたように、本発明によるアーク溶接機
の溶接電流制御装置によれば、絶縁トランスの一
次側周波数をインバータで上げるようにしたの
で、絶縁トランスの大きさ、重量が大幅に小さく
なり、しかもトランスに入力するパルス電圧の正
と負の数を一致させたのでトランスの偏磁を防止
でき、さらに溶接電圧のパルス幅を制御するよう
にしたので溶接電流リツプルを極力小さくするこ
とができるという効果がある。
の溶接電流制御装置によれば、絶縁トランスの一
次側周波数をインバータで上げるようにしたの
で、絶縁トランスの大きさ、重量が大幅に小さく
なり、しかもトランスに入力するパルス電圧の正
と負の数を一致させたのでトランスの偏磁を防止
でき、さらに溶接電圧のパルス幅を制御するよう
にしたので溶接電流リツプルを極力小さくするこ
とができるという効果がある。
第１図は従来のアーク溶接機の溶接電流制御装
置の一例を示す回路図、第２図は本発明によるア
ーク溶接機の溶接電流制御装置の一実施例を示す
回路構成図、第３図ａ〜ｃは本発明の電流制御の
動作原理を説明するためのタイムチヤート、第４
図は第２図に示すパルス制御回路の一例を詳細に
示す回路図、第５図は第２図に示すベース回路の
詳細を示す回路図、第６図は第４図に示すパルス
制御回路の動作を説明するためのタイムチヤー
ト、第７図は本発明によるアーク溶接機の溶接電
流制御装置の一実施例における電流リツプルの発
生原理を示す電圧波形の図、第８図は第２図に示
す基本パルス幅決定回路の具体例を示す図、第９
図及び第１０図は第２図に示す基本パルス幅決定
回路がない場合とある場合との違いを示す電圧波
形の図、第１１図ａ，ｂは第２図に示すパルス制
御回路を他の方法で実施した場合の各部の電圧状
態を示すための図である。 １……３相ライン入力、３……第１の整流回
路、５……フイルタリアクトル、６……電極、７
……母材、８……フライホイールダイオード、９
……電流検出器、１０……比較器、VRef……電圧
の設定値、１２……平滑コンデンサ、１３……イ
ンバータ、１４……高周波トランス、１５……第
２の整流回路、１８……ベース回路、１９……イ
ンバータ制御回路、２０……検出信号判定回路、
２１……基本パルス幅決定回路、２２……パルス
幅変調回路、２３……パルス制御回路、２４……
パルス列制御回路、２５……パルス切換回路、２
６……出力回路。各図中の同一符号は同一または
相当部分を示す。
置の一例を示す回路図、第２図は本発明によるア
ーク溶接機の溶接電流制御装置の一実施例を示す
回路構成図、第３図ａ〜ｃは本発明の電流制御の
動作原理を説明するためのタイムチヤート、第４
図は第２図に示すパルス制御回路の一例を詳細に
示す回路図、第５図は第２図に示すベース回路の
詳細を示す回路図、第６図は第４図に示すパルス
制御回路の動作を説明するためのタイムチヤー
ト、第７図は本発明によるアーク溶接機の溶接電
流制御装置の一実施例における電流リツプルの発
生原理を示す電圧波形の図、第８図は第２図に示
す基本パルス幅決定回路の具体例を示す図、第９
図及び第１０図は第２図に示す基本パルス幅決定
回路がない場合とある場合との違いを示す電圧波
形の図、第１１図ａ，ｂは第２図に示すパルス制
御回路を他の方法で実施した場合の各部の電圧状
態を示すための図である。 １……３相ライン入力、３……第１の整流回
路、５……フイルタリアクトル、６……電極、７
……母材、８……フライホイールダイオード、９
……電流検出器、１０……比較器、VRef……電圧
の設定値、１２……平滑コンデンサ、１３……イ
ンバータ、１４……高周波トランス、１５……第
２の整流回路、１８……ベース回路、１９……イ
ンバータ制御回路、２０……検出信号判定回路、
２１……基本パルス幅決定回路、２２……パルス
幅変調回路、２３……パルス制御回路、２４……
パルス列制御回路、２５……パルス切換回路、２
６……出力回路。各図中の同一符号は同一または
相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 溶接電流と設定値とを比較し、溶接電流が上
記設定した値に維持されるように帰還制御するア
ーク溶接機の溶接電流制御装置において、交流入
力を整流する第１の整流回路と、整流された直流
電圧を高周波交流電圧に変換するインバータと、
上記インバータから出力される高周波交流電圧を
所定の低い電圧に変換する高周波トランスと、上
記高周波トランスから出力される電圧を整流する
第２の整流回路と、上記インバータを制御する帰
還制御回路とから成り、上記帰還制御回路は、溶
接電流と設定値とを比較する判定回路と、上記イ
ンバータを時間Txに渡つて駆動してインバータ
より高周波交流電圧を発生させ、インバータを時
間Tyに渡つて停止し、このような駆動と停止と
を交互に繰返すようにインバータを制御するとと
もに、上記判定回路からの出力信号に基づき上記
インバータの駆動の時間Txと停止の時間Tyとの
比を制御する駆動時間制御回路とを備えたことを
特徴とするアーク溶接機の溶接電流制御装置。 ２ 溶接電流と設定値とを比較し、溶接電流が上
記設定した値に維持されるように帰還制御するア
ーク溶接機の溶接電流制御装置において、交流入
力を整流する第１の整流回路と、整流された直流
電圧を高周波交流電圧に変換するインバータと、
上記インバータから出力される高周波交流電圧を
所定の低い電圧に変換する高周波トランスと、上
記高周波トランスから出力される電圧を整流する
第２の整流回路と、上記インバータを制御する帰
還制御回路とから成り、上記帰還制御回路は、溶
接電流と設定値とを比較する判定回路と、上記イ
ンバータを時間Txに渡つて駆動してインバータ
より正負のパルス電圧を発生させ、インバータを
時間Tyに渡つて停止し、このような駆動と停止
を交互に繰返すようにインバータを制御するとと
もに、上記判定回路からの出力信号に基づき上記
インバータの駆動の時間Txと停止の時間Tyとの
比を制御する駆動時間制御回路と、上記インバー
タから出力される正負のパルス電圧の発生タイミ
ングを制御して正のパルス電圧と負のパルス電圧
の数を一致させるパルス数制御回路とを備えたこ
とを特徴とするアーク溶接機の溶接電流制御装
置。 ３ 帰還制御回路はインバータから出力される高
周波交流電圧が正負のパルス電圧となるようにイ
ンバータを制御するとともに、上記パルス電圧の
パルス幅を制御して溶接電流の立上り特性を調整
する基本パルス幅決定回路を含む特許請求の範囲
第２項記載のアーク溶接機の溶接電流制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9624983A JPS59220285A (ja) | 1983-05-31 | 1983-05-31 | ア−ク溶接機の溶接電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9624983A JPS59220285A (ja) | 1983-05-31 | 1983-05-31 | ア−ク溶接機の溶接電流制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59220285A JPS59220285A (ja) | 1984-12-11 |
| JPS6345913B2 true JPS6345913B2 (ja) | 1988-09-12 |
Family
ID=14159940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9624983A Granted JPS59220285A (ja) | 1983-05-31 | 1983-05-31 | ア−ク溶接機の溶接電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220285A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61249670A (ja) * | 1985-04-27 | 1986-11-06 | Sansha Electric Mfg Co Ltd | 直流ア−ク溶接用電源装置 |
| US5601741A (en) | 1994-11-18 | 1997-02-11 | Illinois Tool Works, Inc. | Method and apparatus for receiving a universal input voltage in a welding power source |
| US6329636B1 (en) | 2000-03-31 | 2001-12-11 | Illinois Tool Works Inc. | Method and apparatus for receiving a universal input voltage in a welding plasma or heating power source |
| JP5353663B2 (ja) * | 2009-11-27 | 2013-11-27 | パナソニック株式会社 | インバータ制御方法およびインバータ制御加工装置 |
| CN104475925B (zh) * | 2014-10-28 | 2016-08-24 | 上海空间推进研究所 | 姿控发动机氩弧焊焊接电流智能控制方法 |
-
1983
- 1983-05-31 JP JP9624983A patent/JPS59220285A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59220285A (ja) | 1984-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467165A (en) | Induction heating apparatus | |
| US4475149A (en) | Resonant current-driven power source | |
| JPS6345913B2 (ja) | ||
| US4602701A (en) | Apparatus for controlling the speed of an elevator | |
| JPS5928159B2 (ja) | 励磁調整装置 | |
| JPS63281777A (ja) | 交流ア−ク溶接機用電源装置 | |
| JPS61216859A (ja) | ア−ク溶接用電源 | |
| JPH0719667B2 (ja) | Ｘ線装置 | |
| JPH0851774A (ja) | スイッチング電源回路 | |
| JPH0331500Y2 (ja) | ||
| JPH0353796Y2 (ja) | ||
| JP2893895B2 (ja) | マグネトロン電力供給装置 | |
| JPH0652998B2 (ja) | 交流電動機給電用３相インバ−タの制御電圧を制御する方法及び装置 | |
| JP2679585B2 (ja) | スイッチング電源回路 | |
| JP3328784B2 (ja) | 交流放電灯点灯装置および直流放電灯点灯装置 | |
| JPH02119572A (ja) | 直流電源装置 | |
| JPH04178170A (ja) | 力率改善形整流装置 | |
| JP2659365B2 (ja) | パルス幅変調制御インバータの制御方法 | |
| JPH07106085A (ja) | 放電灯点灯装置 | |
| KR920007035Y1 (ko) | 밧데리 충전기 | |
| JPS6311910Y2 (ja) | ||
| KR890000198A (ko) | 아크 용접용 전원의 제어방법 및 장치 | |
| JP2527149B2 (ja) | 電圧形インバ―タの制御回路 | |
| JPH028611Y2 (ja) | ||
| JPH0369624B2 (ja) |