JPH0710176B2 - パルス幅変調式コンバ−タの制御装置 - Google Patents
パルス幅変調式コンバ−タの制御装置Info
- Publication number
- JPH0710176B2 JPH0710176B2 JP1127583A JP1127583A JPH0710176B2 JP H0710176 B2 JPH0710176 B2 JP H0710176B2 JP 1127583 A JP1127583 A JP 1127583A JP 1127583 A JP1127583 A JP 1127583A JP H0710176 B2 JPH0710176 B2 JP H0710176B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- circuit
- self
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、パルス幅変調式コンバータの制御装置に係
り、特に自己消弧素子から形成されるコンバータの制御
装置に関する。
り、特に自己消弧素子から形成されるコンバータの制御
装置に関する。
交流電力を所望の直流電力に変換するコンバータの一例
として、従来、第１図に示すような自己消弧素子からな
る３相コンバータが知られている。
として、従来、第１図に示すような自己消弧素子からな
る３相コンバータが知られている。
第１図において、１は３相交流電源、２はコンデンサ、
３は３相ブリツジ結線された自己消弧素子SU,SV,SW,SX,
SY,SZからなる３相全波整流回路、４は直流リアクト
ル、５は負荷、６は前記自己消弧素子の点弧制御回路で
ある。
３は３相ブリツジ結線された自己消弧素子SU,SV,SW,SX,
SY,SZからなる３相全波整流回路、４は直流リアクト
ル、５は負荷、６は前記自己消弧素子の点弧制御回路で
ある。
このように構成されるコンバータの基本的動作につい
て、第２図（ａ）〜（ｅ）に示す各部の電圧又は電流波
形図に沿つて説明する。
て、第２図（ａ）〜（ｅ）に示す各部の電圧又は電流波
形図に沿つて説明する。
交流電源１の出力各相電圧eU,eV,eWは、第２図（ａ）に
示す波形の交流電圧として、整流回路３に印加されてい
る。点弧制御回路６から、目標値直流出力電圧EDCに対
応させて、等パルス幅変調法により形成されたパルス幅
Ｐを有するパルス列からなるゲート信号が出力され、所
定の期間順次自己消弧素子のゲートに印加される。これ
によつて整流回路３の各相入力電流IU,IV,IWは、第２図
（ｂ）〜（ｄ）に示したものとなり、整流回路３の出力
直流電圧EDCは第２図（ｅ）に示すものとなる。
示す波形の交流電圧として、整流回路３に印加されてい
る。点弧制御回路６から、目標値直流出力電圧EDCに対
応させて、等パルス幅変調法により形成されたパルス幅
Ｐを有するパルス列からなるゲート信号が出力され、所
定の期間順次自己消弧素子のゲートに印加される。これ
によつて整流回路３の各相入力電流IU,IV,IWは、第２図
（ｂ）〜（ｄ）に示したものとなり、整流回路３の出力
直流電圧EDCは第２図（ｅ）に示すものとなる。
ところが、上述した従来の点弧制御回路の等パルス幅変
調法によると、各相の入力電流IU,IV,IWの平均電流が第
２図（ｂ）〜（ｄ）から明らかな如く、矩形状となつて
いる。しかも等周期で裁断されたものとなつていること
から交流側に高調波成分が大きく含有されてしまうとい
う欠点があつた。
調法によると、各相の入力電流IU,IV,IWの平均電流が第
２図（ｂ）〜（ｄ）から明らかな如く、矩形状となつて
いる。しかも等周期で裁断されたものとなつていること
から交流側に高調波成分が大きく含有されてしまうとい
う欠点があつた。
本発明の目的は、パルス幅変調式コンバータの高調波成
分含有率を低減することができる制御装置を提供するこ
とにある。
分含有率を低減することができる制御装置を提供するこ
とにある。
本発明は、交流電源の正弦波波高値に可及的に近似され
たパルス幅分布を有するパルス列からなるパルスパター
ン信号により、自己消弧素子をオンオフ制御するととも
に、これによりオンされる自己消弧素子と同相に接続さ
れた逆極性の自己消弧素子を、目標直流出力電圧に応じ
た等周期等パルス幅のパルスからなる短絡パルス例信号
により、オンオフすることにより、高調波含有率を低減
しようとするものである。
たパルス幅分布を有するパルス列からなるパルスパター
ン信号により、自己消弧素子をオンオフ制御するととも
に、これによりオンされる自己消弧素子と同相に接続さ
れた逆極性の自己消弧素子を、目標直流出力電圧に応じ
た等周期等パルス幅のパルスからなる短絡パルス例信号
により、オンオフすることにより、高調波含有率を低減
しようとするものである。
以下、本発明を実施例に基づいて説明する。
第３図に第１図図示コンバータに適用された本発明の一
実施例のブロツク図が示されている。
実施例のブロツク図が示されている。
第３図において、パルス幅変調パターン発生回路11は高
調波成分含有率を低減させるため、交流電源の正弦波波
高値に可及的に近似されたパルス幅分布を有するパルス
列からなるパルスパターン信号を発生するものである。
このパルス幅変調パターン発生回路11の詳細ブロツク図
が第４図に示されている。第４図において、パルスパタ
ーンはROM18に格納されており、クロツク発生回路16か
ら出力されるクロツクパルスをカウンタ回路17で計数
し、所定時間経過ごとにカウンタ回路17からROM18内の
アドレス設定信号が出力されるようになつている。これ
によつてROM18から、対応するアドレスのパルスパター
ンが読み出され、クロツク発生回路16から出力されるス
トローブ信号によつてラツチされるラツチ回路19を介
し、パルスパターン信号としてパルスパターン合成回路
14に出力されるようになつている。一方、鋸歯状波発生
回路12から出力される鋸歯状波と、与えられるコンバー
タの目標値直流出力電圧E0とは、比較回路13によつてそ
れらのレベル比較がなされる。比較回路13からはそのE0
に応じた等周期等パルス幅のパルスからなる短絡パルス
列信号が出力される。前記パネルパターン信号と短絡パ
ルス列信号は、パターン合成回路14に入力され、ここに
おいて、位相角60゜毎に分割された６種類の基本パター
ン信号が形成される。パルス分配回路15は基本パターン
信号を順次組み合わせ、対応する各自己消弧素子SU,SV,
SW,SX,SY,SZのゲート信号PU,PV,PW,PX,PY,PZとして、そ
れぞれ配分するものである。
調波成分含有率を低減させるため、交流電源の正弦波波
高値に可及的に近似されたパルス幅分布を有するパルス
列からなるパルスパターン信号を発生するものである。
このパルス幅変調パターン発生回路11の詳細ブロツク図
が第４図に示されている。第４図において、パルスパタ
ーンはROM18に格納されており、クロツク発生回路16か
ら出力されるクロツクパルスをカウンタ回路17で計数
し、所定時間経過ごとにカウンタ回路17からROM18内の
アドレス設定信号が出力されるようになつている。これ
によつてROM18から、対応するアドレスのパルスパター
ンが読み出され、クロツク発生回路16から出力されるス
トローブ信号によつてラツチされるラツチ回路19を介
し、パルスパターン信号としてパルスパターン合成回路
14に出力されるようになつている。一方、鋸歯状波発生
回路12から出力される鋸歯状波と、与えられるコンバー
タの目標値直流出力電圧E0とは、比較回路13によつてそ
れらのレベル比較がなされる。比較回路13からはそのE0
に応じた等周期等パルス幅のパルスからなる短絡パルス
列信号が出力される。前記パネルパターン信号と短絡パ
ルス列信号は、パターン合成回路14に入力され、ここに
おいて、位相角60゜毎に分割された６種類の基本パター
ン信号が形成される。パルス分配回路15は基本パターン
信号を順次組み合わせ、対応する各自己消弧素子SU,SV,
SW,SX,SY,SZのゲート信号PU,PV,PW,PX,PY,PZとして、そ
れぞれ配分するものである。
このように構成される実施例の動作について、第５図〜
第８図に示された各部の波形図を参照しながら説明す
る。第５図（ａ）には各相電圧eU,eV,eWが、（ｂ）〜
（ｇ）にはそれぞれゲート信号PU,PV,PW,PX,PY,PZが、
（ｈ）〜（ｊ）には入力電流IU,IV,IWが、（ｋ）には直
流出力電圧EDCが、位相角360゜間にわたつて示されてい
る。図中示すように位相角は60゜毎の区間Ｉ〜VIに分
け、第６図に区間IIにおける拡大詳細図が示されてい
る。
第８図に示された各部の波形図を参照しながら説明す
る。第５図（ａ）には各相電圧eU,eV,eWが、（ｂ）〜
（ｇ）にはそれぞれゲート信号PU,PV,PW,PX,PY,PZが、
（ｈ）〜（ｊ）には入力電流IU,IV,IWが、（ｋ）には直
流出力電圧EDCが、位相角360゜間にわたつて示されてい
る。図中示すように位相角は60゜毎の区間Ｉ〜VIに分
け、第６図に区間IIにおける拡大詳細図が示されてい
る。
パルス幅変調パターン発生回路11により形成されるパル
スパターン信号は、後述の第９図に例示するように、高
調波成分含有率を低減させるように予め定められたパタ
ーンとなつている。このパターンの設定法の一実施例に
ついてはさらに後述する。なお、本実施例にかかるパル
スパターン信号の位相０゜〜60゜と120゜〜180゜の波形
は、それぞれ第６図（ｃ），（ｇ）に示されたゲート信
号PZ,PYに対応するものであり、同一の波形となつてい
る。また位相60゜〜120゜の波形は、第６図（ｂ）に示
されたゲート信号PUに対応するものであるが、全幅に亘
つた１パルスとなつている。
スパターン信号は、後述の第９図に例示するように、高
調波成分含有率を低減させるように予め定められたパタ
ーンとなつている。このパターンの設定法の一実施例に
ついてはさらに後述する。なお、本実施例にかかるパル
スパターン信号の位相０゜〜60゜と120゜〜180゜の波形
は、それぞれ第６図（ｃ），（ｇ）に示されたゲート信
号PZ,PYに対応するものであり、同一の波形となつてい
る。また位相60゜〜120゜の波形は、第６図（ｂ）に示
されたゲート信号PUに対応するものであるが、全幅に亘
つた１パルスとなつている。
比較回路13から出力される短絡パルス列信号は、図示し
ていないが、第６図（ｄ）又は（ｆ）に示すゲート信号
PV,PWのパルスＶ１〜10又はＷ１〜10が連続したもので
ある。このような短絡パルス列信号と前記パルスパター
ン信号とから、パターン合成回路14において、オンされ
ている自己消弧素子と同相に連続された逆極性の自己消
弧素子をオンして、アームを短絡させるためのゲート信
号が形成される。この短絡パルスの幅ｄを変えて、短絡
期間（短絡パルス幅ｄに相当する）のデユーテイーを目
標直流出力電圧に応じて変えることによつて、直流出力
電圧をチヨツパ制御しようとするものである。
ていないが、第６図（ｄ）又は（ｆ）に示すゲート信号
PV,PWのパルスＶ１〜10又はＷ１〜10が連続したもので
ある。このような短絡パルス列信号と前記パルスパター
ン信号とから、パターン合成回路14において、オンされ
ている自己消弧素子と同相に連続された逆極性の自己消
弧素子をオンして、アームを短絡させるためのゲート信
号が形成される。この短絡パルスの幅ｄを変えて、短絡
期間（短絡パルス幅ｄに相当する）のデユーテイーを目
標直流出力電圧に応じて変えることによつて、直流出力
電圧をチヨツパ制御しようとするものである。
即ち、第６図（ｄ）のV1〜V10は、自己消弧素子SYのオ
ン期間、逆極性の自己消弧素子SVをオンオフさせてSVと
SYからなるアームを短絡させ、入力電流IU,IV,IWを零に
するとともに、直流出力電圧EDCを零にしている。な
お、期間IIではＶ相よりもＵ相の電位が高いので、SVは
ゲート信号PVのV1〜V10に従つてはオンすることができ
ない。そこで、SUをオフさせてからSVをオンさせるよう
にするため、SUのゲート信号PUは第６図（ｂ）に示すよ
うな等パルス列信号としている。
ン期間、逆極性の自己消弧素子SVをオンオフさせてSVと
SYからなるアームを短絡させ、入力電流IU,IV,IWを零に
するとともに、直流出力電圧EDCを零にしている。な
お、期間IIではＶ相よりもＵ相の電位が高いので、SVは
ゲート信号PVのV1〜V10に従つてはオンすることができ
ない。そこで、SUをオフさせてからSVをオンさせるよう
にするため、SUのゲート信号PUは第６図（ｂ）に示すよ
うな等パルス列信号としている。
同様に、第６図（ｆ）のW1〜W10は自己消弧素子SZのオ
ン期間、逆極性の自己消弧素子SWをオンオフさせて、直
流出力電圧EDCをチヨツパ制御している。
ン期間、逆極性の自己消弧素子SWをオンオフさせて、直
流出力電圧EDCをチヨツパ制御している。
このようにすることによつて、短絡期間ｄを等間隔に設
けることができ、ゲート信号PZとPYのパルスZ1〜Z4及び
Y1〜Y4により通流される電圧が、短絡パルス列信号によ
つてチヨツパされ、これにより定まる出力電圧EDCは第
６図（ｋ）に示したものとなる。このEDCはデユーテイ
ー（Ｔ−Ｄ）/Tを変えることによつて、つまりＴを一定
とし短絡期間ｄを変えることによつて可変制御できる。
この様子が第７図（ａ）〜（ｄ）と第８図（ａ）〜
（ｄ）に示されている。
けることができ、ゲート信号PZとPYのパルスZ1〜Z4及び
Y1〜Y4により通流される電圧が、短絡パルス列信号によ
つてチヨツパされ、これにより定まる出力電圧EDCは第
６図（ｋ）に示したものとなる。このEDCはデユーテイ
ー（Ｔ−Ｄ）/Tを変えることによつて、つまりＴを一定
とし短絡期間ｄを変えることによつて可変制御できる。
この様子が第７図（ａ）〜（ｄ）と第８図（ａ）〜
（ｄ）に示されている。
第７図には短絡期間ｄが小さい、つまり直流出力電圧E
DCが大きい場合の入力電流IU〜IWと直流出力電圧EDCの
波形が示されており、第８図にはｄが大きい、つまりE
DCが小さい場合の入力電流IU〜IWと直流出力電圧EDCが
示されている。
DCが大きい場合の入力電流IU〜IWと直流出力電圧EDCの
波形が示されており、第８図にはｄが大きい、つまりE
DCが小さい場合の入力電流IU〜IWと直流出力電圧EDCが
示されている。
この実施例において、第５図に示されたIU,IV,IWは３第
６図に示されたZ1〜Z4及びY1〜Y4に応じて定まる波形
が、短絡期間ｄによつて裁断されるわけで、入力電流の
高調波成分はパルスパターン信号形成時に含まれていた
高調波成分に、短絡パルス列信号の周波数成分が加わつ
たものとなる。この短絡パルス列信号の周波数を上げる
ことにより、低次高調波成分はほぼ初期の高調波成分の
みに低減できる。
６図に示されたZ1〜Z4及びY1〜Y4に応じて定まる波形
が、短絡期間ｄによつて裁断されるわけで、入力電流の
高調波成分はパルスパターン信号形成時に含まれていた
高調波成分に、短絡パルス列信号の周波数成分が加わつ
たものとなる。この短絡パルス列信号の周波数を上げる
ことにより、低次高調波成分はほぼ初期の高調波成分の
みに低減できる。
次に、第９図（ａ），（ｂ）を参照しながら、パルス幅
変調によるパルスパターン信号発生の一実施例を説明す
る。
変調によるパルスパターン信号発生の一実施例を説明す
る。
第９図（ａ）は台形状の変調波e1と鋸歯状波e2とを重ね
て表わしており、このe1とe2との大小比較により、第９
図（ｂ）に示されるパルスパターン信号e0を形成するの
である。つまりe1≧e2なるときe0は“1",e1＜e2なると
き“0"のパルスパターン信号（図示例のものはパルス数
43）を形成する。このようにして形成されたパルスパタ
ーン信号の位相軸θを等分し、その位相に対応するe0の
“1",“0"パターンを位相０゜〜60゜迄、第４図に示さ
れたROM18に書き込む。
て表わしており、このe1とe2との大小比較により、第９
図（ｂ）に示されるパルスパターン信号e0を形成するの
である。つまりe1≧e2なるときe0は“1",e1＜e2なると
き“0"のパルスパターン信号（図示例のものはパルス数
43）を形成する。このようにして形成されたパルスパタ
ーン信号の位相軸θを等分し、その位相に対応するe0の
“1",“0"パターンを位相０゜〜60゜迄、第４図に示さ
れたROM18に書き込む。
また、第９図（ａ）に示された変調波e1と搬送波e2との
振幅比B/Aは約0.82に選定するのが好ましい。何故な
ら、第10図に示された振幅比B/Aと各高調波成分含有率
との関係から、B/Aが約0.82のとき、第５調波が零とな
つていることに着目して選定したのである。
振幅比B/Aは約0.82に選定するのが好ましい。何故な
ら、第10図に示された振幅比B/Aと各高調波成分含有率
との関係から、B/Aが約0.82のとき、第５調波が零とな
つていることに着目して選定したのである。
以上説明したように、本発明によれば高調波成分含有率
を大幅に低減することができるという効果がある。
を大幅に低減することができるという効果がある。
第１図は本発明の適用可能なパルス幅変調式コンバータ
の一例の構成図、第２図（ａ）〜（ｅ）は従来例の動作
を説明するための各部波形図、第３図は本発明は一実施
例のブロツク図、第４図は第３図図示実施例の要部詳細
ブロツク図、第５図（ａ）〜（ｋ）は第３図図示実施例
の動作を説明するための各部波形図、第６図（ａ）〜
（ｋ）は第５図（ａ）〜（ｋ）の部分拡大図、第７図
（ａ）〜（ｄ）と第８図（ａ）〜（ｄ）は第３図図示実
施例の動作の態様を説明するための各部波形図、第９図
（ａ），（ｂ）及び第10図は本発明に係る一実施例のパ
ルスパターン信号形成を説明するための図である。 11……パルス幅変調パターン発生回路、12……鋸歯状波
発生回路、13……比較回路、14……パターン合成回路、
15……パルス分配回路、16……クロツク発生回路、17…
…カウンタ回路、18……ROM、19……ラツチ回路、SU,
SV,SW,SX,SY,SZ……自己消弧素子。
の一例の構成図、第２図（ａ）〜（ｅ）は従来例の動作
を説明するための各部波形図、第３図は本発明は一実施
例のブロツク図、第４図は第３図図示実施例の要部詳細
ブロツク図、第５図（ａ）〜（ｋ）は第３図図示実施例
の動作を説明するための各部波形図、第６図（ａ）〜
（ｋ）は第５図（ａ）〜（ｋ）の部分拡大図、第７図
（ａ）〜（ｄ）と第８図（ａ）〜（ｄ）は第３図図示実
施例の動作の態様を説明するための各部波形図、第９図
（ａ），（ｂ）及び第10図は本発明に係る一実施例のパ
ルスパターン信号形成を説明するための図である。 11……パルス幅変調パターン発生回路、12……鋸歯状波
発生回路、13……比較回路、14……パターン合成回路、
15……パルス分配回路、16……クロツク発生回路、17…
…カウンタ回路、18……ROM、19……ラツチ回路、SU,
SV,SW,SX,SY,SZ……自己消弧素子。
Claims (1)
- 【請求項１】ブリツジ接続された自己消弧素子を目標直
流出力電圧に応じパルス幅変調によつて形成されたゲー
ト信号により制御するパルス幅変調式コンバータの制御
装置において、交流電源の正弦波波高値分布に可及的に
近似されたパルス幅分布を有するパルス列からなるパル
スパターン信号により前記自己消弧素子をオンオフ制御
するとともに、これによりオンされる自己消弧素子と同
相に接続された逆極性の自己消弧素子を前記目標値流出
力電圧に応じた等周期等パルス幅を有してなる短絡パル
ス列信号によりオンするようにしたことを特徴とするパ
ルス幅変調式コンバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127583A JPH0710176B2 (ja) | 1983-01-28 | 1983-01-28 | パルス幅変調式コンバ−タの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127583A JPH0710176B2 (ja) | 1983-01-28 | 1983-01-28 | パルス幅変調式コンバ−タの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59139868A JPS59139868A (ja) | 1984-08-10 |
| JPH0710176B2 true JPH0710176B2 (ja) | 1995-02-01 |
Family
ID=11773427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127583A Expired - Lifetime JPH0710176B2 (ja) | 1983-01-28 | 1983-01-28 | パルス幅変調式コンバ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710176B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147961A (ja) * | 1985-12-23 | 1987-07-01 | Toyo Electric Mfg Co Ltd | 電力変換装置の制御方法 |
| JPH08196077A (ja) * | 1994-11-18 | 1996-07-30 | Toshiba Corp | 電力変換装置及びこれを利用した空気調和装置 |
| JP4687824B2 (ja) | 2009-06-26 | 2011-05-25 | 株式会社富士通ゼネラル | ３相整流器 |
-
1983
- 1983-01-28 JP JP1127583A patent/JPH0710176B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59139868A (ja) | 1984-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001026B1 (ko) | 병렬 구동 피더블유엠(pwm)형 전력 인버팅 장치 사이의 출력 전류 밸런스를 제어하는 회로 및 그 방법 | |
| JP3311743B2 (ja) | 共振インバータの制御方法 | |
| US4354223A (en) | Step-up/step down chopper | |
| JPS60156270A (ja) | 電力変換装置の駆動制御装置 | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| JPS5839272A (ja) | 周波数変更装置の入力力率を制御する方法および周波数変更装置 | |
| JPH09201058A (ja) | Ａｃ／ｄｃ変換装置 | |
| US6009007A (en) | Pulse-density-modulated controller with dynamic sequence | |
| JPH0710176B2 (ja) | パルス幅変調式コンバ−タの制御装置 | |
| JPH07131984A (ja) | 直流電源装置 | |
| JP3286046B2 (ja) | 電力変換装置の制御方法 | |
| JPH09238481A (ja) | 電力変換装置 | |
| JPH0295174A (ja) | 電力変換装置 | |
| US6459221B1 (en) | Method for powering a polyphased electric motor with electronic switching, and supply circuit for implementing same | |
| JPH1094266A (ja) | インバータ装置 | |
| JP3174843B2 (ja) | 系統連系型インバータ | |
| EP0457807B1 (en) | Waveform generation and control | |
| JPH0732606B2 (ja) | 電流形インバ−タの制御装置 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPH09285133A (ja) | 電力変換器の制御装置 | |
| Du Toit et al. | Experimental evaluation of digital control options for high power electronics | |
| JP3332046B2 (ja) | 放電灯回路装置 | |
| JPH09163754A (ja) | 直列多重型インバータの制御装置 | |
| JP2632587B2 (ja) | 電源装置 | |
| JPS61199472A (ja) | Ｐｗｍインバ−タの制御回路 |