JP3332046B2 - 放電灯回路装置 - Google Patents
放電灯回路装置Info
- Publication number
- JP3332046B2 JP3332046B2 JP13912793A JP13912793A JP3332046B2 JP 3332046 B2 JP3332046 B2 JP 3332046B2 JP 13912793 A JP13912793 A JP 13912793A JP 13912793 A JP13912793 A JP 13912793A JP 3332046 B2 JP3332046 B2 JP 3332046B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge lamp
- pulse
- circuit
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009499 grossing Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、放電灯をインバータで
駆動する構成の放電灯回路装置に関する。
駆動する構成の放電灯回路装置に関する。
【０００２】
【従来の技術】ブリッジ回路の出力端子間に放電灯を接
続した構成の放電灯点灯装置は公知である。この種の点
灯装置ではブリッジ回路の内の１対のスイッチング素子
を例えば１００Ｈｚ程度の低周波数でオン・オフ制御
し、残りの１対のスイッチング素子を例えば５０ｋＨｚ
程度の高周波数でオン・オフ制御する。
続した構成の放電灯点灯装置は公知である。この種の点
灯装置ではブリッジ回路の内の１対のスイッチング素子
を例えば１００Ｈｚ程度の低周波数でオン・オフ制御
し、残りの１対のスイッチング素子を例えば５０ｋＨｚ
程度の高周波数でオン・オフ制御する。
【０００３】
【発明が解決しようとする課題】ところで、ブリッジ回
路の出力端子はグランドから浮いているので、出力端子
間の電圧及び電流即ち放電灯の電圧及び電流を検出する
ことが困難であり、放電灯の定電力制御が困難であっ
た。
路の出力端子はグランドから浮いているので、出力端子
間の電圧及び電流即ち放電灯の電圧及び電流を検出する
ことが困難であり、放電灯の定電力制御が困難であっ
た。
【０００４】そこで、本発明の目的は放電灯の定電力制
御を比較的簡単な構成で容易に達成することができる放
電灯回路装置を提供することにある。
御を比較的簡単な構成で容易に達成することができる放
電灯回路装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続され且つ互いに直列に接続された第１及び第
２のスイッチング素子と、前記直流電源の一端と他端と
の間に接続され且つ互いに直列に接続された第３及び第
４のスイッチング素子と、前記第１及び第２のスイッチ
ング素子の接続中点と前記第３及び第４のスイッチング
素子の接続中点との間に接続された放電灯と、前記放電
灯に直列に接続されたリアクトルと、前記放電灯の駆動
期間に傾斜を有して増大する前記放電灯の電流を検出
し、この電流に対応して傾斜を有して増大する電圧値か
ら成る電流検出信号を送出する電流検出器と、前記放電
灯と前記リアクトルとの直列回路に対して第１の周波数
で交流電圧を印加すると共に前記第１の周波数よりも高
い第２の周波数を有するパルス幅変調パルスによって前
記放電灯の駆動期間を決定するように前記第１、第２、
第３及び第４のスイッチング素子をオン・オフ制御する
スイッチ制御回路とを具備している放電灯回路装置にお
いて、前記スイッチ制御回路が、比較器と前記第２の周
波数でパルスを発生するパルス発生器と前記パルス幅変
調パルスを発生するパルス幅変調パルス発生回路と平滑
手段とを有しており、前記比較器は前記電流検出器に接
続された一方の入力端子と前記平滑手段に接続された他
方の入力端子と前記電流検出信号と前記平滑手段の出力
との一致を示す出力を発生する出力端子とを有してお
り、前記パルス幅変調パルス発生回路は前記比較器と前
記パルス発生器とに接続され、且つ前記パルス発生器の
出力パルスの発生時点と前記比較器の一致を示す出力の
発生時点との間の時間幅を有するパルス幅変調パルスを
発生するように形成されており、前記平滑手段は前記パ
ルス幅変調パルス発生回路と前記比較器の他方の入力端
子との間に接続され且つ前記パルス幅変調パルスのオン
デューティ比に対して逆比例的関係を有して変化する電
圧を出力するように形成されていることを特徴とする放
電灯回路装置に係るものである。なお、前記平滑手段
は、例えば、図１に示すようにＮＯＴ回路１０と平滑回
路１１，又は図４に示すようにフリップフロップ１４の
反転出力端子と平滑回路１１によって構成し得る。 ま
た、請求項２に示すようにパルス幅変調パルス（ＰＷＭ
パルス）発生回路をＲＳフリップフロップで構成するこ
とが望ましい。
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続され且つ互いに直列に接続された第１及び第
２のスイッチング素子と、前記直流電源の一端と他端と
の間に接続され且つ互いに直列に接続された第３及び第
４のスイッチング素子と、前記第１及び第２のスイッチ
ング素子の接続中点と前記第３及び第４のスイッチング
素子の接続中点との間に接続された放電灯と、前記放電
灯に直列に接続されたリアクトルと、前記放電灯の駆動
期間に傾斜を有して増大する前記放電灯の電流を検出
し、この電流に対応して傾斜を有して増大する電圧値か
ら成る電流検出信号を送出する電流検出器と、前記放電
灯と前記リアクトルとの直列回路に対して第１の周波数
で交流電圧を印加すると共に前記第１の周波数よりも高
い第２の周波数を有するパルス幅変調パルスによって前
記放電灯の駆動期間を決定するように前記第１、第２、
第３及び第４のスイッチング素子をオン・オフ制御する
スイッチ制御回路とを具備している放電灯回路装置にお
いて、前記スイッチ制御回路が、比較器と前記第２の周
波数でパルスを発生するパルス発生器と前記パルス幅変
調パルスを発生するパルス幅変調パルス発生回路と平滑
手段とを有しており、前記比較器は前記電流検出器に接
続された一方の入力端子と前記平滑手段に接続された他
方の入力端子と前記電流検出信号と前記平滑手段の出力
との一致を示す出力を発生する出力端子とを有してお
り、前記パルス幅変調パルス発生回路は前記比較器と前
記パルス発生器とに接続され、且つ前記パルス発生器の
出力パルスの発生時点と前記比較器の一致を示す出力の
発生時点との間の時間幅を有するパルス幅変調パルスを
発生するように形成されており、前記平滑手段は前記パ
ルス幅変調パルス発生回路と前記比較器の他方の入力端
子との間に接続され且つ前記パルス幅変調パルスのオン
デューティ比に対して逆比例的関係を有して変化する電
圧を出力するように形成されていることを特徴とする放
電灯回路装置に係るものである。なお、前記平滑手段
は、例えば、図１に示すようにＮＯＴ回路１０と平滑回
路１１，又は図４に示すようにフリップフロップ１４の
反転出力端子と平滑回路１１によって構成し得る。 ま
た、請求項２に示すようにパルス幅変調パルス（ＰＷＭ
パルス）発生回路をＲＳフリップフロップで構成するこ
とが望ましい。
【０００６】
【発明の作用及び効果】パルス幅変調パルス即ちＰＷＭ
パルスのデューティ比は電圧情報を含むので、ＰＷＭパ
ルスによって放電灯の電圧を推定することができる。そ
こで、本発明では、放電灯の電圧情報が平滑手段によっ
て形成され、定電力制御に使用されている。本発明にお
いて、比較器は電流検出信号と平滑手段から得られるＰ
ＷＭパルスのオンデューティ比に対して逆比例的関係を
有して変化する電圧とを比較し、放電灯の駆動期間の終
了時点を決定する。電流検出信号と比較される平滑手段
の出力電圧Ｖｆは一定ではなく、ＰＷＭパルスのオフ期
間に対応して変化する。このため、放電灯のインピ−ダ
ンスが例えば低下すると、ＰＷＭパルスの幅が狭くな
り、逆にオフ期間が長くなり、平滑手段の出力電圧Ｖｆ
が高くなる。この結果、比較器の出力がＰＷＭパルスの
幅を大きくするように変化し、ＰＷＭパルスの幅が大き
くなり、放電灯の電流が増大し、放電灯の電力の低減が
阻止され、放電灯の定電力制御が達成される。上述のよ
うに本発明によれば、放電灯の電圧を直接に検出し、こ
れを使用して放電灯の定電力制御を行なうのではなく、
ＰＷＭパルスに含まれる電圧情報に基づいて放電灯の定
電力制御を行うので、放電灯回路装置の構成の簡単化及
び小型化を達成することができる。
パルスのデューティ比は電圧情報を含むので、ＰＷＭパ
ルスによって放電灯の電圧を推定することができる。そ
こで、本発明では、放電灯の電圧情報が平滑手段によっ
て形成され、定電力制御に使用されている。本発明にお
いて、比較器は電流検出信号と平滑手段から得られるＰ
ＷＭパルスのオンデューティ比に対して逆比例的関係を
有して変化する電圧とを比較し、放電灯の駆動期間の終
了時点を決定する。電流検出信号と比較される平滑手段
の出力電圧Ｖｆは一定ではなく、ＰＷＭパルスのオフ期
間に対応して変化する。このため、放電灯のインピ−ダ
ンスが例えば低下すると、ＰＷＭパルスの幅が狭くな
り、逆にオフ期間が長くなり、平滑手段の出力電圧Ｖｆ
が高くなる。この結果、比較器の出力がＰＷＭパルスの
幅を大きくするように変化し、ＰＷＭパルスの幅が大き
くなり、放電灯の電流が増大し、放電灯の電力の低減が
阻止され、放電灯の定電力制御が達成される。上述のよ
うに本発明によれば、放電灯の電圧を直接に検出し、こ
れを使用して放電灯の定電力制御を行なうのではなく、
ＰＷＭパルスに含まれる電圧情報に基づいて放電灯の定
電力制御を行うので、放電灯回路装置の構成の簡単化及
び小型化を達成することができる。
【０００７】
【実施例】次に、図１〜図３を参照して本発明の実施例
に係わる放電灯回路装置を説明する。図１において整流
器、昇圧チョッパ回路等の直流電源１の一端と他端との
間にはＦＥＴから成る第１、第２、第３及び第４のスイ
ッチング素子Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 のブリッジ回路が
接続されている。即ち、第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 の直列回路及び、第３及び第４のスイッチ
ング素子Ｑ3 、Ｑ4 の直列回路が直流電源１の両端子間
にそれぞれ接続されている。第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の接続中点２と、第３及び第４のスイ
ッチング素子Ｑ3 、Ｑ4 の接続中点３との間に平滑用リ
アクトル４を介して放電灯５が接続されている。第１〜
第４のスイッチング素子Ｑ1 〜Ｑ4 のブリッジ回路と直
流電源１のグランド端子との間には電流検出器としての
抵抗６が接続されている。
に係わる放電灯回路装置を説明する。図１において整流
器、昇圧チョッパ回路等の直流電源１の一端と他端との
間にはＦＥＴから成る第１、第２、第３及び第４のスイ
ッチング素子Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 のブリッジ回路が
接続されている。即ち、第１及び第２のスイッチング素
子Ｑ1 、Ｑ2 の直列回路及び、第３及び第４のスイッチ
ング素子Ｑ3 、Ｑ4 の直列回路が直流電源１の両端子間
にそれぞれ接続されている。第１及び第２のスイッチン
グ素子Ｑ1 、Ｑ2 の接続中点２と、第３及び第４のスイ
ッチング素子Ｑ3 、Ｑ4 の接続中点３との間に平滑用リ
アクトル４を介して放電灯５が接続されている。第１〜
第４のスイッチング素子Ｑ1 〜Ｑ4 のブリッジ回路と直
流電源１のグランド端子との間には電流検出器としての
抵抗６が接続されている。
【０００８】制御回路７は第１及び第２のスイッチング
素子Ｑ1 、Ｑ2 をオン・オフ制御するための制御信号を
発生する回路であり、第１及び第２のスイッチング素子
Ｑ1、Ｑ2 の制御端子に接続されている。この制御回路
７は図２（Ａ）（Ｂ）に示す方形波制御信号を比較的低
い第１の周波数（例えば１００Ｈｚ）で発生し、第１の
スイッチング素子Ｑ1 と第２のスイッチング素子Ｑ2 と
を１８０度の位相差を有して交互にオン・オフ制御す
る。なお、図２（Ａ）（Ｂ）の制御信号のパルス幅は実
質的に一定に保たれる。
素子Ｑ1 、Ｑ2 をオン・オフ制御するための制御信号を
発生する回路であり、第１及び第２のスイッチング素子
Ｑ1、Ｑ2 の制御端子に接続されている。この制御回路
７は図２（Ａ）（Ｂ）に示す方形波制御信号を比較的低
い第１の周波数（例えば１００Ｈｚ）で発生し、第１の
スイッチング素子Ｑ1 と第２のスイッチング素子Ｑ2 と
を１８０度の位相差を有して交互にオン・オフ制御す
る。なお、図２（Ａ）（Ｂ）の制御信号のパルス幅は実
質的に一定に保たれる。
【０００９】第３及び第４のスイッチング素子Ｑ3 、Ｑ
4 は第１の周波数よりも十分に高い第２の周波数（例え
ば５０ｋＨｚ）のＰＷＭ制御信号によってオン・オフ制
御される。即ち、第３及び第４のスイッチング素子Ｑ3
、Ｑ4 は図２（Ｃ）（Ｄ）に説明的に示すＰＷＭ制御
信号でオン・オフ制御される。なお、図２（Ｃ）の第３
のスイッチング素子Ｑ3 の制御信号と図２（Ｄ）の第４
のスイッチング素子Ｑ4の制御信号とは１８０度の位相
差を有する。
4 は第１の周波数よりも十分に高い第２の周波数（例え
ば５０ｋＨｚ）のＰＷＭ制御信号によってオン・オフ制
御される。即ち、第３及び第４のスイッチング素子Ｑ3
、Ｑ4 は図２（Ｃ）（Ｄ）に説明的に示すＰＷＭ制御
信号でオン・オフ制御される。なお、図２（Ｃ）の第３
のスイッチング素子Ｑ3 の制御信号と図２（Ｄ）の第４
のスイッチング素子Ｑ4の制御信号とは１８０度の位相
差を有する。
【００１０】第３及び第４のスイッチング素子Ｑ3 、Ｑ
4 を制御するために、ＰＷＭパルス形成回路８と駆動回
路９とＮＯＴ回路１０と平滑回路１１と比較器１２とが
設けられている。ＰＷＭパルス形成回路８は第１の周波
数（５０ｋＨｚ）で方形波パルスを発生するパルス発生
器１３とＰＷＭパルス発生回路としてのＲＳフリップフ
ロップ１４と、バッファ増幅器１５とから成り、フリッ
プフロップ１４のセット入力端子Ｓはパルス発生器１３
に接続され、リセット入力端子Ｒは比較器１２に接続さ
れ、出力端子Ｑはバッファ増幅器１５を介して駆動回路
９及びＮＯＴ回路１０に接続されている。ＮＯＴ回路１
０に接続された平滑回路１１は抵抗１６とコンデンサ１
７と２つの分圧抵抗１８、１９とから成る。平滑用コン
デンサ１７は抵抗１６を介してＮＯＴ回路１０に接続さ
れているので、ここにはＰＷＭパルスの位相反転信号に
対応した直流電圧が得られる。２つの分圧用抵抗１８、
１９の直列回路はコンデンサ１７に並列に接続され、こ
れ等の接続中点（分圧点）は比較器１２の負の入力端子
に接続されている。比較器１２の正の入力端子は電流検
出抵抗６の上端に接続されている。駆動回路９はバッフ
ァ増幅器１５から出力されるＰＷＭパルスによって第３
のスイッチング素子Ｑ3 をオン・オフするための駆動増
幅器とＰＷＭパルスの位相を反転して第４のスイッチン
グ素子Ｑ4 をオン・オフするための反転増幅器とから成
る。なお、パルス発生器１３は分周回路１３ａを介して
制御回路７にも接続されている。
4 を制御するために、ＰＷＭパルス形成回路８と駆動回
路９とＮＯＴ回路１０と平滑回路１１と比較器１２とが
設けられている。ＰＷＭパルス形成回路８は第１の周波
数（５０ｋＨｚ）で方形波パルスを発生するパルス発生
器１３とＰＷＭパルス発生回路としてのＲＳフリップフ
ロップ１４と、バッファ増幅器１５とから成り、フリッ
プフロップ１４のセット入力端子Ｓはパルス発生器１３
に接続され、リセット入力端子Ｒは比較器１２に接続さ
れ、出力端子Ｑはバッファ増幅器１５を介して駆動回路
９及びＮＯＴ回路１０に接続されている。ＮＯＴ回路１
０に接続された平滑回路１１は抵抗１６とコンデンサ１
７と２つの分圧抵抗１８、１９とから成る。平滑用コン
デンサ１７は抵抗１６を介してＮＯＴ回路１０に接続さ
れているので、ここにはＰＷＭパルスの位相反転信号に
対応した直流電圧が得られる。２つの分圧用抵抗１８、
１９の直列回路はコンデンサ１７に並列に接続され、こ
れ等の接続中点（分圧点）は比較器１２の負の入力端子
に接続されている。比較器１２の正の入力端子は電流検
出抵抗６の上端に接続されている。駆動回路９はバッフ
ァ増幅器１５から出力されるＰＷＭパルスによって第３
のスイッチング素子Ｑ3 をオン・オフするための駆動増
幅器とＰＷＭパルスの位相を反転して第４のスイッチン
グ素子Ｑ4 をオン・オフするための反転増幅器とから成
る。なお、パルス発生器１３は分周回路１３ａを介して
制御回路７にも接続されている。
【００１１】図３は第３及び第４のスイッチング素子Ｑ
3 、Ｑ4 のためのＰＷＭパルスの形成を説明するために
図１のＡ〜Ｅ点の波形を示す図である。パルス発生器１
３から図３（Ｃ）に示す方形波パルスが第２の周波数
（５０ｋＨｚ）で発生すると、このパルスの立上りでフ
リップフロップ１４がトリガされ、図３（Ｄ）に示すよ
うに高レベルのＰＷＭパルスが発生する。駆動回路９は
図３（Ｄ）のＰＷＭパルスに応答して互いに逆相関係の
ＰＷＭ制御信号を形成して第３及び第４のスイッチング
素子Ｑ3 、Ｑ4 の制御端子に与える。これにより、第１
のスイッチング素子Ｑ1 のオン期間には、第１のスイッ
チング素子Ｑ1 とリアクトル４と放電灯５と第４のスイ
ッチング素子Ｑ4 の回路で第１の方向の電圧が放電灯５
に印加され、第２のスイッチング素子Ｑ2 のオン期間に
は第３のスイッチング素子Ｑ3 と放電灯５とリアクトル
４と第２のスイッチング素子Ｑ2 の回路で第２の方向の
電圧が放電灯５に印加される。リアクトル４と放電灯５
とに電圧が印加されると、放電灯５の電流Ｉが図３
（Ａ）に示すように傾斜を有して増大する。電流検出抵
抗６から得られる電流に対応する電圧から成る電流検出
信号Ｖi が比較器１２において平滑回路出力ライン２０
の電圧Ｖf に達すると、図３（Ｂ）のｔ2 に示すように
一致出力パルスが発生し、これがフリップフロップ１４
をリセットする。これにより、図３（Ｄ）のＰＷＭパル
スはｔ2 で低レベルに戻る。ＮＯＴ回路１０は図３
（Ｄ）のＰＷＭパルスを位相反転して図３（Ｅ）のパル
スを出力する。平滑回路１１は図３（Ｅ）の方形波パル
スを平滑し、分圧した電圧Ｖf を出力する。この電圧Ｖ
f はＰＷＭパルスのオンデューティ比が小さくなると逆
に高くなる。
3 、Ｑ4 のためのＰＷＭパルスの形成を説明するために
図１のＡ〜Ｅ点の波形を示す図である。パルス発生器１
３から図３（Ｃ）に示す方形波パルスが第２の周波数
（５０ｋＨｚ）で発生すると、このパルスの立上りでフ
リップフロップ１４がトリガされ、図３（Ｄ）に示すよ
うに高レベルのＰＷＭパルスが発生する。駆動回路９は
図３（Ｄ）のＰＷＭパルスに応答して互いに逆相関係の
ＰＷＭ制御信号を形成して第３及び第４のスイッチング
素子Ｑ3 、Ｑ4 の制御端子に与える。これにより、第１
のスイッチング素子Ｑ1 のオン期間には、第１のスイッ
チング素子Ｑ1 とリアクトル４と放電灯５と第４のスイ
ッチング素子Ｑ4 の回路で第１の方向の電圧が放電灯５
に印加され、第２のスイッチング素子Ｑ2 のオン期間に
は第３のスイッチング素子Ｑ3 と放電灯５とリアクトル
４と第２のスイッチング素子Ｑ2 の回路で第２の方向の
電圧が放電灯５に印加される。リアクトル４と放電灯５
とに電圧が印加されると、放電灯５の電流Ｉが図３
（Ａ）に示すように傾斜を有して増大する。電流検出抵
抗６から得られる電流に対応する電圧から成る電流検出
信号Ｖi が比較器１２において平滑回路出力ライン２０
の電圧Ｖf に達すると、図３（Ｂ）のｔ2 に示すように
一致出力パルスが発生し、これがフリップフロップ１４
をリセットする。これにより、図３（Ｄ）のＰＷＭパル
スはｔ2 で低レベルに戻る。ＮＯＴ回路１０は図３
（Ｄ）のＰＷＭパルスを位相反転して図３（Ｅ）のパル
スを出力する。平滑回路１１は図３（Ｅ）の方形波パル
スを平滑し、分圧した電圧Ｖf を出力する。この電圧Ｖ
f はＰＷＭパルスのオンデューティ比が小さくなると逆
に高くなる。
【００１２】ところで、放電灯５のインピーダンスが常
に一定に保たれるとは限らない。今、放電灯５のインピ
ーダンスが低下したとすれば、図３で点線で示すように
電流Ｉの検出信号Ｖi の立上り時点の振幅が実線よりも
大きくなり、ここから傾斜を有して増大し、実線の場合
よりも早く参照電圧Ｖf に達する。これにより、ＰＷＭ
パルスの幅は図３（Ｄ）に示すように狭くなる。ＰＷＭ
パルスの幅即ちデューティ比は放電灯５の電圧に対応し
ているので、電流が増大した分だけ電圧が減少する。そ
の後も放電灯５のインピーダンスの変化がないとすれ
ば、ＰＷＭパルスの幅が点線で示すように狭くなった分
だけ平滑回路１１から得られる参照電圧Ｖf のレベルが
図３（Ａ）の鎖線で示すように上昇する。この結果、電
圧が減少すると逆に電流が増加し、定電力制御が達成さ
れる。放電灯５のインピーダンスが高くなった時には上
述と逆の動作が生じる。 なお、リアクトル４のために
電流は継続的に流れるが、図３（Ａ）では理解を容易に
するために断続的に示されている。
に一定に保たれるとは限らない。今、放電灯５のインピ
ーダンスが低下したとすれば、図３で点線で示すように
電流Ｉの検出信号Ｖi の立上り時点の振幅が実線よりも
大きくなり、ここから傾斜を有して増大し、実線の場合
よりも早く参照電圧Ｖf に達する。これにより、ＰＷＭ
パルスの幅は図３（Ｄ）に示すように狭くなる。ＰＷＭ
パルスの幅即ちデューティ比は放電灯５の電圧に対応し
ているので、電流が増大した分だけ電圧が減少する。そ
の後も放電灯５のインピーダンスの変化がないとすれ
ば、ＰＷＭパルスの幅が点線で示すように狭くなった分
だけ平滑回路１１から得られる参照電圧Ｖf のレベルが
図３（Ａ）の鎖線で示すように上昇する。この結果、電
圧が減少すると逆に電流が増加し、定電力制御が達成さ
れる。放電灯５のインピーダンスが高くなった時には上
述と逆の動作が生じる。 なお、リアクトル４のために
電流は継続的に流れるが、図３（Ａ）では理解を容易に
するために断続的に示されている。
【００１３】上述から明らかなようにこの放電灯回路装
置では放電灯５の電圧を直接に検出しないで放電灯５の
定電力制御を達成することができる。
置では放電灯５の電圧を直接に検出しないで放電灯５の
定電力制御を達成することができる。
【００１４】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図１においてＮＯＴ回路１０を設ける代りに、
平滑回路１１をバッファ増幅器１０ａを介してフリップ
フロップ１４の位相反転出力端子に接続することができ
る。 （２） 図１のバッファ増幅器１５をＮＯＴ回路に置き
換えるか又は図４のフリップフロップ１４の位相反転出
力端子からＰＷＭパルスを得、このＰＷＭパルスをＮＯ
Ｔ回路で位相反転して駆動回路９に加え、平滑回路１１
にはＮＯＴ回路を介さないで加えるようにすることがで
きる。 （３） 電流検出抵抗６の代りに変流器やホール素子等
のセンサによる電流検出器を設けることができる。ま
た、電流検出器をスイッチング素子Ｑ1 〜Ｑ4 に直列に
設けること及び放電灯５に直列に設けることができる。
く、例えば次の変形が可能なものである。 （１） 図１においてＮＯＴ回路１０を設ける代りに、
平滑回路１１をバッファ増幅器１０ａを介してフリップ
フロップ１４の位相反転出力端子に接続することができ
る。 （２） 図１のバッファ増幅器１５をＮＯＴ回路に置き
換えるか又は図４のフリップフロップ１４の位相反転出
力端子からＰＷＭパルスを得、このＰＷＭパルスをＮＯ
Ｔ回路で位相反転して駆動回路９に加え、平滑回路１１
にはＮＯＴ回路を介さないで加えるようにすることがで
きる。 （３） 電流検出抵抗６の代りに変流器やホール素子等
のセンサによる電流検出器を設けることができる。ま
た、電流検出器をスイッチング素子Ｑ1 〜Ｑ4 に直列に
設けること及び放電灯５に直列に設けることができる。
【図１】本発明の実施例に係わる放電灯回路装置を示す
回路図である。
回路図である。
【図２】図１の第１〜第４のスイッチング素子のオン・
オフ制御信号及びインバータ出力電圧を原理的に示す波
形図である。
オフ制御信号及びインバータ出力電圧を原理的に示す波
形図である。
【図３】図１のＡ〜Ｅ点の状態を原理的に示す波形図で
ある。
ある。
【図４】変形例の放電灯回路装置の一部を示す回路図で
ある。
ある。
５ 放電灯 ６ 電流検出抵抗 １１ 平滑回路 １２ 比較器
Claims (2)
- 【請求項１】 直流電源と、 前記直流電源の一端と他端との間に接続され且つ互いに
直列に接続された第１及び第２のスイッチング素子と、 前記直流電源の一端と他端との間に接続され且つ互いに
直列に接続された第３及び第４のスイッチング素子と、 前記第１及び第２のスイッチング素子の接続中点と前記
第３及び第４のスイッチング素子の接続中点との間に接
続された放電灯と、 前記放電灯に直列に接続されたリアクトルと、前記放電灯の駆動期間に傾斜を有して増大する 前記放電
灯の電流を検出し、この電流に対応して傾斜を有して増
大する電圧値から成る電流検出信号を送出する電流検出
器と、 前記放電灯と前記リアクトルとの直列回路に対して第１
の周波数で交流電圧を印加すると共に前記第１の周波数
よりも高い第２の周波数を有するパルス幅変調パルスに
よって前記放電灯の駆動期間を決定するように前記第
１、第２、第３及び第４のスイッチング素子をオン・オ
フ制御するスイッチ制御回路とを具備している放電灯回
路装置において、 前記スイッチ制御回路が、 比較器と前記第２の周波数で
パルスを発生するパルス発生器と前記パルス幅変調パル
スを発生するパルス幅変調パルス発生回路と平滑手段と
を有しており、 前記比較器は 前記電流検出器に接続された一方の入力端
子と前記平滑手段に接続された他方の入力端子と前記電
流検出信号と前記平滑手段の出力との一致を示す出力を
発生する出力端子とを有しており、 前記パルス幅変調パルス発生回路は前記比較器と前記パ
ルス発生器とに接続され、且つ前記パルス発生器の出力
パルスの発生時点と前記比較器の一致を示す出力の発生
時点との間の時間幅を有するパルス幅変調パルスを発生
するように形成されており、 前記平滑手段は前記パルス幅変調パルス発生回路と前記
比較器の他方の入力端子との間に接続され且つ前記パル
ス幅変調パルスのオンデューティ比に対して逆 比例的関
係を有して変化する電圧を出力するように形成されてい
ることを特徴とする放電灯回路装置。 - 【請求項２】 前記パルス幅変調パルス発生回路は、Ｒ
Ｓフリップフロップであり、前記フリップフロップのセ
ット入力端子が前記パルス発生器に接続され、前記フリ
ップフロップのリセット入力端子が前記比較器の前記出
力端子に接続されていることを特徴とする請求項１記載
の放電灯回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13912793A JP3332046B2 (ja) | 1993-05-17 | 1993-05-17 | 放電灯回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13912793A JP3332046B2 (ja) | 1993-05-17 | 1993-05-17 | 放電灯回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325884A JPH06325884A (ja) | 1994-11-25 |
| JP3332046B2 true JP3332046B2 (ja) | 2002-10-07 |
Family
ID=15238152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13912793A Expired - Fee Related JP3332046B2 (ja) | 1993-05-17 | 1993-05-17 | 放電灯回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332046B2 (ja) |
-
1993
- 1993-05-17 JP JP13912793A patent/JP3332046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06325884A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3311743B2 (ja) | 共振インバータの制御方法 | |
| JP2005522177A5 (ja) | ||
| JPH0728537B2 (ja) | インバータ出力電圧誤差の補正装置 | |
| JP3332046B2 (ja) | 放電灯回路装置 | |
| JP3183559B2 (ja) | 交流電子負荷装置 | |
| JP2632586B2 (ja) | 蓋付容器 | |
| JP3190791B2 (ja) | 抵抗溶接機の制御装置 | |
| JPH0984360A (ja) | Ｎｐｃインバータ装置 | |
| JP2828388B2 (ja) | 振動型圧縮機の電源装置 | |
| JP2600814B2 (ja) | 出力トランスの偏磁防止装置 | |
| JP2571467Y2 (ja) | 給電装置 | |
| JP2685547B2 (ja) | アーク溶接用電源の制御装置 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JPH0720371B2 (ja) | 直流電源装置 | |
| JPH03235664A (ja) | 電源装置 | |
| JPH0422670B2 (ja) | ||
| JP3623701B2 (ja) | Ｈ型ブリッジ電源 | |
| JPH07111781A (ja) | 振動型圧縮機の電源装置 | |
| KR19990074896A (ko) | 역기전력의 제로교차점의 검지회로 | |
| JPS62110496A (ja) | パルスモ−タ駆動回路 | |
| JPS6226157B2 (ja) | ||
| JP2632587B2 (ja) | 電源装置 | |
| JP3051806B2 (ja) | 系統連系型インバータ制御装置 | |
| JPH0548590U (ja) | コンバータの電流制御回路 | |
| JPS605756Y2 (ja) | 直流安定化電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20070726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |