JPH0984360A - Ｎｐｃインバータ装置 - Google Patents
Ｎｐｃインバータ装置Info
- Publication number
- JPH0984360A JPH0984360A JP7239572A JP23957295A JPH0984360A JP H0984360 A JPH0984360 A JP H0984360A JP 7239572 A JP7239572 A JP 7239572A JP 23957295 A JP23957295 A JP 23957295A JP H0984360 A JPH0984360 A JP H0984360A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- positive
- negative
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】インバータを構成するスイッチ素子の無駄なス
イッチング動作を低減して運転効率を向上させると共
に、インバータの出力電圧のゼロクロス付近における波
形を改善する。 【解決手段】中性点Ｃを有する直流電源 1の直流電圧が
給電され、ＰＷＭ制御信号に基づいて、正極Ｐ、負極
Ｎ、中性点Ｃのいずれかの電位にパルス幅変調制御さ
れ、交流電圧を出力するインバータ部 2と、一定の周期
で正の三角波の変調信号と負の三角波の変調信号を出力
するキャリア発生部16と、制御信号と前記正負の三角波
の変調信号とをそれぞれ比較して前記ＰＷＭ信号を生成
するコンパレータ22とを備え、正の三角波の変調信号を
負側に偏寄させると共に負の三角波の変調信号を正側に
偏寄させるキャリア補正手段21を備え、交流出力電圧が
ゼロになる直前のパルス幅変調による出力電圧の最小パ
ルス幅を所定のパルス幅とする。
イッチング動作を低減して運転効率を向上させると共
に、インバータの出力電圧のゼロクロス付近における波
形を改善する。 【解決手段】中性点Ｃを有する直流電源 1の直流電圧が
給電され、ＰＷＭ制御信号に基づいて、正極Ｐ、負極
Ｎ、中性点Ｃのいずれかの電位にパルス幅変調制御さ
れ、交流電圧を出力するインバータ部 2と、一定の周期
で正の三角波の変調信号と負の三角波の変調信号を出力
するキャリア発生部16と、制御信号と前記正負の三角波
の変調信号とをそれぞれ比較して前記ＰＷＭ信号を生成
するコンパレータ22とを備え、正の三角波の変調信号を
負側に偏寄させると共に負の三角波の変調信号を正側に
偏寄させるキャリア補正手段21を備え、交流出力電圧が
ゼロになる直前のパルス幅変調による出力電圧の最小パ
ルス幅を所定のパルス幅とする。
Description
【０００１】
【発明の属する技術分野】本発明はＮＰＣインバータ装
置に係り、特に、交流出力電圧のゼロクロス付近におけ
るスイッチング制御を改善したＮＰＣインバータ装置に
関する。
置に係り、特に、交流出力電圧のゼロクロス付近におけ
るスイッチング制御を改善したＮＰＣインバータ装置に
関する。
【０００２】
【従来の技術】ＮＰＣインバータ装置は、高調波の少な
い正弦波の電圧を出力するインバータとして知られてい
る。この種のＮＰＣインバータ装置の構成を図６に示
す。ＮＰＣインバータ装置の主回路部は、中性点Ｃを有
する直流電源 1と、各相毎に４個のスイッチ素子Ｓ1〜
Ｓ4 の直列回路と中性点クランプダイオードＤ1 、Ｄ2
を有するインバータ部2と、負荷 3で構成され、パルス
幅変調（ＰＷＭ）制御により、インバータ部 2のスイッ
チ素子Ｓ1 〜Ｓ4 をオン・オフさせ、各相の出力側U,V,
W に直流電源 1の正極Ｐ、負極Ｎ、中性点Ｃのいずれか
の電位をパルス的に出力し、図示しないフィルター部を
介して正弦波の交流電圧を出力し負荷 3に供給する。こ
のようなＮＰＣインバータのＰＷＭ制御の技術は公知で
あり詳細説明は省略する。
い正弦波の電圧を出力するインバータとして知られてい
る。この種のＮＰＣインバータ装置の構成を図６に示
す。ＮＰＣインバータ装置の主回路部は、中性点Ｃを有
する直流電源 1と、各相毎に４個のスイッチ素子Ｓ1〜
Ｓ4 の直列回路と中性点クランプダイオードＤ1 、Ｄ2
を有するインバータ部2と、負荷 3で構成され、パルス
幅変調（ＰＷＭ）制御により、インバータ部 2のスイッ
チ素子Ｓ1 〜Ｓ4 をオン・オフさせ、各相の出力側U,V,
W に直流電源 1の正極Ｐ、負極Ｎ、中性点Ｃのいずれか
の電位をパルス的に出力し、図示しないフィルター部を
介して正弦波の交流電圧を出力し負荷 3に供給する。こ
のようなＮＰＣインバータのＰＷＭ制御の技術は公知で
あり詳細説明は省略する。
【０００３】インバータ部 2は、電圧指令発生部11から
出力される電圧基準Ｖref に基づいて次のように制御さ
れる。電圧制御部12は電圧基準Ｖref と電圧検出器19を
介して検出されるインバータ部 2の出力電圧検出値Ｖfb
k とを比較して電圧制御信号Ｖc を出力し、電圧補正部
13は電圧基準Ｖref を電圧検出器20を介して検出される
直流電源 1の電圧検出値Ｖd で除算して電圧補正信号Ｖ
cmp を出力し、加算器14で電圧制御信号Ｖc と電圧補正
信号Ｖcmp を加算して電圧制御信号Ｖctr を出力する。
この電圧制御信号Ｖctr は信号分離部15で正極性の電圧
制御信号Ｖpctrと負極性の電圧制御信号Ｖnctrに分離さ
れる。キャリア発生部16は正極性側でゼロレベルから変
化する一定周期の三角波のパルス幅変調信号Ｐcariと、
負極性側でゼロレベルから変化する一定周期の三角波の
パルス幅変調信号Ｎcariを出力し、コンパレータ17は正
極性の電圧制御信号Ｖpctrと正側のパルス幅変調信号Ｐ
cariとの大小関係に応じて論理値が変化するスイッチン
グ指令Ｓpwを出力すると共に、負極性の電圧制御信号Ｖ
nctrと負側のパルス幅変調信号Ｎcariとの大小関係に応
じて論理値が変化するスイッチング指令Ｓnwを出力し、
ゲート駆動部18はスイッチング指令ＳpwとＰnwに基づい
てインバータ部 2をＰＷＭ制御するためのゲート信号Ｇ
swを出力し、各相のスイッチ素子Ｓ1 〜Ｓ4 をオン・オ
フさせ、電圧基準ＶREF に対応した交流電圧を負荷 3に
供給する。なお、図を簡単にするため１相分のみを示し
が、他相についても同様にして行われる。
出力される電圧基準Ｖref に基づいて次のように制御さ
れる。電圧制御部12は電圧基準Ｖref と電圧検出器19を
介して検出されるインバータ部 2の出力電圧検出値Ｖfb
k とを比較して電圧制御信号Ｖc を出力し、電圧補正部
13は電圧基準Ｖref を電圧検出器20を介して検出される
直流電源 1の電圧検出値Ｖd で除算して電圧補正信号Ｖ
cmp を出力し、加算器14で電圧制御信号Ｖc と電圧補正
信号Ｖcmp を加算して電圧制御信号Ｖctr を出力する。
この電圧制御信号Ｖctr は信号分離部15で正極性の電圧
制御信号Ｖpctrと負極性の電圧制御信号Ｖnctrに分離さ
れる。キャリア発生部16は正極性側でゼロレベルから変
化する一定周期の三角波のパルス幅変調信号Ｐcariと、
負極性側でゼロレベルから変化する一定周期の三角波の
パルス幅変調信号Ｎcariを出力し、コンパレータ17は正
極性の電圧制御信号Ｖpctrと正側のパルス幅変調信号Ｐ
cariとの大小関係に応じて論理値が変化するスイッチン
グ指令Ｓpwを出力すると共に、負極性の電圧制御信号Ｖ
nctrと負側のパルス幅変調信号Ｎcariとの大小関係に応
じて論理値が変化するスイッチング指令Ｓnwを出力し、
ゲート駆動部18はスイッチング指令ＳpwとＰnwに基づい
てインバータ部 2をＰＷＭ制御するためのゲート信号Ｇ
swを出力し、各相のスイッチ素子Ｓ1 〜Ｓ4 をオン・オ
フさせ、電圧基準ＶREF に対応した交流電圧を負荷 3に
供給する。なお、図を簡単にするため１相分のみを示し
が、他相についても同様にして行われる。
【０００４】このようなＮＰＣインバータ装置では、正
弦波で与えられる電圧基準Ｖref の極性が反転するゼロ
クロス付近でゲート信号Ｇswのパルス幅が狭くなるとイ
ンバータ部 2のスイッチ素子を損傷させる場合があるの
で、スイッチ素子を保護するために最小パルス幅が規定
されている。また、交流出力の電圧極性が反転すると
き、直流短絡を防止するためにスイッチングタイミング
に無駄時間が設けられている。そのために、電圧基準Ｖ
ref のゼロクロス付近において、Ｖref が変化している
にもかかわらず最小パルス幅のゲート信号Ｇswが連続し
て出力されたり、ゲート信号Ｇswが出力されなかったり
して制御不能領域を生ずる場合がある。
弦波で与えられる電圧基準Ｖref の極性が反転するゼロ
クロス付近でゲート信号Ｇswのパルス幅が狭くなるとイ
ンバータ部 2のスイッチ素子を損傷させる場合があるの
で、スイッチ素子を保護するために最小パルス幅が規定
されている。また、交流出力の電圧極性が反転すると
き、直流短絡を防止するためにスイッチングタイミング
に無駄時間が設けられている。そのために、電圧基準Ｖ
ref のゼロクロス付近において、Ｖref が変化している
にもかかわらず最小パルス幅のゲート信号Ｇswが連続し
て出力されたり、ゲート信号Ｇswが出力されなかったり
して制御不能領域を生ずる場合がある。
【０００５】上述した制御不能領域をなくすため、第１
の方法として、図７(a) に示すように、信号分離部15で
分離された正極性の電圧制御信号ＶPctrには正極性の一
定のバイアス量ＢP を加え、負極性の電圧制御信号ＶNc
trには負極性の一定のバイアス量ＢN を加え、ゲート信
号Ｇswのパルス幅が最小パルス幅を確保するように各バ
イアス量ＢP 、ＢN を決定している。
の方法として、図７(a) に示すように、信号分離部15で
分離された正極性の電圧制御信号ＶPctrには正極性の一
定のバイアス量ＢP を加え、負極性の電圧制御信号ＶNc
trには負極性の一定のバイアス量ＢN を加え、ゲート信
号Ｇswのパルス幅が最小パルス幅を確保するように各バ
イアス量ＢP 、ＢN を決定している。
【０００６】また、第２の方法として、信号分離部15の
代わりに、図７(b) に示すように、電圧基準Ｖref のゼ
ロクロス付近において、電圧制御信号Ｖctr の極性が反
転する前後の一定期間だけ最小パルス幅のゲート信号Ｇ
swを発生させる値（±Ｖmin）に電圧制御信号Ｖctr を
維持する機能を設けることが行われている。
代わりに、図７(b) に示すように、電圧基準Ｖref のゼ
ロクロス付近において、電圧制御信号Ｖctr の極性が反
転する前後の一定期間だけ最小パルス幅のゲート信号Ｇ
swを発生させる値（±Ｖmin）に電圧制御信号Ｖctr を
維持する機能を設けることが行われている。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
のＮＰＣインバータ装置において、第１の方法は、イン
バータ部 2のスイッチ素子Ｓ1 〜Ｓ4 が交流出力の半周
期間で無駄なスイッチング動作を行い、スイッチング損
失が増加して運転効率が低下するという問題があり、第
２の方法は、ゼロクロス付近におけるインバータの出力
電圧の波形が歪むという問題がある。
のＮＰＣインバータ装置において、第１の方法は、イン
バータ部 2のスイッチ素子Ｓ1 〜Ｓ4 が交流出力の半周
期間で無駄なスイッチング動作を行い、スイッチング損
失が増加して運転効率が低下するという問題があり、第
２の方法は、ゼロクロス付近におけるインバータの出力
電圧の波形が歪むという問題がある。
【０００８】本発明は、上記問題を解決しようとしてな
されたもので、その目的とするところは、インバータを
構成するスイッチ素子の無駄なスイッチング動作を低減
して運転効率を向上させると共に、インバータの出力電
圧のゼロクロス付近における波形を改善したＮＰＣイン
バータ装置を提供することにある。
されたもので、その目的とするところは、インバータを
構成するスイッチ素子の無駄なスイッチング動作を低減
して運転効率を向上させると共に、インバータの出力電
圧のゼロクロス付近における波形を改善したＮＰＣイン
バータ装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明のＮＰＣインバー
タ装置は、中性点を有する直流電源の電圧が給電され、
ＰＷＭ制御信号に基づいて、正極、負極、中性点のいず
れかの電位にパルス幅変調された交流電圧を出力するイ
ンバータ部と、一定の周期で正の三角波の変調信号と負
の三角波の変調信号を出力するキャリア発生部と、制御
信号と前記正負の三角波の変調信号とをそれぞれ比較し
て前記ＰＷＭ信号を生成するコンパレータと、正の三角
波の変調信号を負側に偏寄させると共に負の三角波の変
調信号を正側に偏寄させるキャリア補正部とを備え、交
流出力電圧がゼロになる前のパルス幅変調による出力電
圧の最小パルス幅を所定のパルス幅とする。（請求項
１） 更に、前記キャリア補正部は、負或いは正の偏寄量を設
定する設定手段と、前記偏寄量を正或いは負の前記三角
波の変調信号に加える第１の加算手段と、前記偏寄量の
極性を反転して負或いは正の前記三角波の変調信号に加
える第２の加算手段を備え、前記偏寄量を一定にする。
（請求項２） 更に、前記キャリア補正部は、前記制御信号の振幅を検
出する振幅検出手段と、前記制御信号の振幅が所定値以
下のとき一定の偏寄量を出力し、前記振幅が所定値を越
えて増大するとき振幅の増大に応じて前記偏寄量を減少
させる関数発生手段と、この偏寄量を正或いは負の前記
三角波の変調信号に加える第１の加算手段と、前記偏寄
信号の極性を反転して、負或いは正の前記三角波の変調
信号に加える第２の加算手段を備え、前記制御信号の振
幅の変化に応じて偏寄量を変化させる。（請求項３） 更に、電圧基準と前記インバータ部の出力電圧検出値と
を比較して電圧制御信号を出力する電圧制御部と、前記
電圧基準を前記直流電源の電圧検出値で除算して電圧補
正信号を出力する電圧補正部と、前記電圧制御信号と前
記電圧補正信号を加算して前記制御信号を出力する加算
器とを備え、電圧基準に応じた交流電圧を出力すると共
に、直流電圧の変動に応じてフィードフォワードの補正
制御を行なう。（請求項４） また、中性点を有する直流電源の直流電圧が給電され、
ＰＷＭ制御信号に基づいて、正極、負極、中性点のいず
れかの電位にパルス幅変調された交流電圧を出力するイ
ンバータ部と、電圧基準と前記インバータ部が出力する
交流電圧の相電圧検出値とを比較して電圧制御信号を出
力する電圧制御部と、電圧基準のゼロクロス時点の前後
の所定期間で該電圧基準がゼロとなるように補正すると
共に、この補正により前記インバータ部が出力する線間
電圧が影響を受けないように、他相の電圧基準を補正す
る補正信号を出力する補正信号発生部と、一定の周期で
正の三角波の変調信号と負の三角波の変調信号を出力す
るキャリア発生部と、前記電圧制御信号と前記正負の三
角波の変調信号とをそれぞれ比較して前記ＰＷＭ信号を
生成するコンパレータとを備え、補正された電圧基準を
用いて制御を行ない、交流出力相電圧がゼロになる前の
パルス幅変調による出力電圧の最小パルス幅を所定のパ
ルス幅とする。（請求項５） 更に、前記電圧制御部は、電圧基準に前記補正信号を加
えた値と前記インバータ部が出力する相電圧検出値とを
比較して電圧制御信号を出力し、前記コンパレータは、
前記電圧制御信号と前記正負の三角波の変調信号とをそ
れぞれ比較して前記ＰＷＭ信号を生成する。（請求項
６） 更に、電圧基準を前記直流電源の電圧検出値で除算した
第２の電圧基準を出力する電圧補正部を備え、前記補正
信号発生部及び前記電圧制御部はこの第２の電圧基準を
前記電圧基準として動作する。（請求項７）
タ装置は、中性点を有する直流電源の電圧が給電され、
ＰＷＭ制御信号に基づいて、正極、負極、中性点のいず
れかの電位にパルス幅変調された交流電圧を出力するイ
ンバータ部と、一定の周期で正の三角波の変調信号と負
の三角波の変調信号を出力するキャリア発生部と、制御
信号と前記正負の三角波の変調信号とをそれぞれ比較し
て前記ＰＷＭ信号を生成するコンパレータと、正の三角
波の変調信号を負側に偏寄させると共に負の三角波の変
調信号を正側に偏寄させるキャリア補正部とを備え、交
流出力電圧がゼロになる前のパルス幅変調による出力電
圧の最小パルス幅を所定のパルス幅とする。（請求項
１） 更に、前記キャリア補正部は、負或いは正の偏寄量を設
定する設定手段と、前記偏寄量を正或いは負の前記三角
波の変調信号に加える第１の加算手段と、前記偏寄量の
極性を反転して負或いは正の前記三角波の変調信号に加
える第２の加算手段を備え、前記偏寄量を一定にする。
（請求項２） 更に、前記キャリア補正部は、前記制御信号の振幅を検
出する振幅検出手段と、前記制御信号の振幅が所定値以
下のとき一定の偏寄量を出力し、前記振幅が所定値を越
えて増大するとき振幅の増大に応じて前記偏寄量を減少
させる関数発生手段と、この偏寄量を正或いは負の前記
三角波の変調信号に加える第１の加算手段と、前記偏寄
信号の極性を反転して、負或いは正の前記三角波の変調
信号に加える第２の加算手段を備え、前記制御信号の振
幅の変化に応じて偏寄量を変化させる。（請求項３） 更に、電圧基準と前記インバータ部の出力電圧検出値と
を比較して電圧制御信号を出力する電圧制御部と、前記
電圧基準を前記直流電源の電圧検出値で除算して電圧補
正信号を出力する電圧補正部と、前記電圧制御信号と前
記電圧補正信号を加算して前記制御信号を出力する加算
器とを備え、電圧基準に応じた交流電圧を出力すると共
に、直流電圧の変動に応じてフィードフォワードの補正
制御を行なう。（請求項４） また、中性点を有する直流電源の直流電圧が給電され、
ＰＷＭ制御信号に基づいて、正極、負極、中性点のいず
れかの電位にパルス幅変調された交流電圧を出力するイ
ンバータ部と、電圧基準と前記インバータ部が出力する
交流電圧の相電圧検出値とを比較して電圧制御信号を出
力する電圧制御部と、電圧基準のゼロクロス時点の前後
の所定期間で該電圧基準がゼロとなるように補正すると
共に、この補正により前記インバータ部が出力する線間
電圧が影響を受けないように、他相の電圧基準を補正す
る補正信号を出力する補正信号発生部と、一定の周期で
正の三角波の変調信号と負の三角波の変調信号を出力す
るキャリア発生部と、前記電圧制御信号と前記正負の三
角波の変調信号とをそれぞれ比較して前記ＰＷＭ信号を
生成するコンパレータとを備え、補正された電圧基準を
用いて制御を行ない、交流出力相電圧がゼロになる前の
パルス幅変調による出力電圧の最小パルス幅を所定のパ
ルス幅とする。（請求項５） 更に、前記電圧制御部は、電圧基準に前記補正信号を加
えた値と前記インバータ部が出力する相電圧検出値とを
比較して電圧制御信号を出力し、前記コンパレータは、
前記電圧制御信号と前記正負の三角波の変調信号とをそ
れぞれ比較して前記ＰＷＭ信号を生成する。（請求項
６） 更に、電圧基準を前記直流電源の電圧検出値で除算した
第２の電圧基準を出力する電圧補正部を備え、前記補正
信号発生部及び前記電圧制御部はこの第２の電圧基準を
前記電圧基準として動作する。（請求項７）
【００１０】
【発明の実施の形態】本発明の請求項１、２、４に対応
するＮＰＣインバータ装置の実施例を図１に示す。図１
において、電圧指令発生部11は３相の正弦波の電圧基準
Ｖuref、Ｖvref、Ｖwrefを出力する。電圧制御部12は電
圧基準Ｖuref、Ｖvref、Ｖwrefと電圧検出器19を介して
検出されるインバータ部 2の３相交流出力の相電圧検出
値Ｖufbk、Ｖvfbk、Ｖwfbkをそれぞれ比較して電圧偏差
Ｖuerr、Ｖverr、Ｖwerrを求め、各電圧偏差を定数（Ｋ
p ）倍した比例ゲイン出力と、電圧偏差を微分した値を
定数（Ｋd ）倍した微分ゲイン出力を加算し各相の電圧
制御信号Ｖuc、Ｖvc、Ｖwcを出力する。電圧補正部13は
電圧基準ＶurefF 、Ｖvref、Ｖwrefを電圧検出器20を介
して検出される直流電源 1の電圧検出値Ｖd でそれぞれ
除算し電圧補正信号Ｖucmp、Ｖvcomp 、Ｖwcomp を出力
する。加算器14は電圧制御信号Ｖuc、Ｖvc、Ｖwcと電圧
補正信号Ｖucmp、Ｖvcomp 、Ｖwcomp をそれぞれ加算し
て電圧制御信号Ｖuctr、Ｖvctr、Ｖwctrを出力する。キ
ャリア発生器16は一定周期の正極性の三角波のパルス幅
変調信号Ｐcariと負極性の三角波のパルス幅変調信号Ｎ
cariを出力する。キャリア補正部21は本発明の要部をな
すもので、設定器21a で設定された負極性の一定のバイ
アス量Ｐbiasを正極性のパルス幅変調信号Ｐcariに加え
て補正された正のパルス幅変調信号Ｐcari2 を出力する
と共に、極性反転器21b でＰbiasの極性を反転し正極性
の一定のバイアス量Ｎbiasを負極性のパルス幅変調信号
Ｎcariに加えて補正された負のパルス幅変調信号Ｎcari
2 を出力する。コンパレータ22は各相の電圧制御信号Ｖ
uctr、Ｖvctr、Ｖwctrと正負の補正されたパルス幅変調
信号Ｐcari2 及びＮcari2 とをそれぞれ比較してスイッ
チング指令Ｓuw1,Ｓuw2,Ｓvw1,Ｓvw2,Ｓww1,Ｓww2 を出
力し、ゲート駆動部23を介してゲート信号Ｇu1〜Ｇu4、
Ｇv1〜Ｇv4、Ｇw1〜Ｇw4を出力し、インバータ部 2の各
相のスイッチ素子Ｓ1 〜Ｓ4 をオン・オフさせてＰＷＭ
制御を行う。
するＮＰＣインバータ装置の実施例を図１に示す。図１
において、電圧指令発生部11は３相の正弦波の電圧基準
Ｖuref、Ｖvref、Ｖwrefを出力する。電圧制御部12は電
圧基準Ｖuref、Ｖvref、Ｖwrefと電圧検出器19を介して
検出されるインバータ部 2の３相交流出力の相電圧検出
値Ｖufbk、Ｖvfbk、Ｖwfbkをそれぞれ比較して電圧偏差
Ｖuerr、Ｖverr、Ｖwerrを求め、各電圧偏差を定数（Ｋ
p ）倍した比例ゲイン出力と、電圧偏差を微分した値を
定数（Ｋd ）倍した微分ゲイン出力を加算し各相の電圧
制御信号Ｖuc、Ｖvc、Ｖwcを出力する。電圧補正部13は
電圧基準ＶurefF 、Ｖvref、Ｖwrefを電圧検出器20を介
して検出される直流電源 1の電圧検出値Ｖd でそれぞれ
除算し電圧補正信号Ｖucmp、Ｖvcomp 、Ｖwcomp を出力
する。加算器14は電圧制御信号Ｖuc、Ｖvc、Ｖwcと電圧
補正信号Ｖucmp、Ｖvcomp 、Ｖwcomp をそれぞれ加算し
て電圧制御信号Ｖuctr、Ｖvctr、Ｖwctrを出力する。キ
ャリア発生器16は一定周期の正極性の三角波のパルス幅
変調信号Ｐcariと負極性の三角波のパルス幅変調信号Ｎ
cariを出力する。キャリア補正部21は本発明の要部をな
すもので、設定器21a で設定された負極性の一定のバイ
アス量Ｐbiasを正極性のパルス幅変調信号Ｐcariに加え
て補正された正のパルス幅変調信号Ｐcari2 を出力する
と共に、極性反転器21b でＰbiasの極性を反転し正極性
の一定のバイアス量Ｎbiasを負極性のパルス幅変調信号
Ｎcariに加えて補正された負のパルス幅変調信号Ｎcari
2 を出力する。コンパレータ22は各相の電圧制御信号Ｖ
uctr、Ｖvctr、Ｖwctrと正負の補正されたパルス幅変調
信号Ｐcari2 及びＮcari2 とをそれぞれ比較してスイッ
チング指令Ｓuw1,Ｓuw2,Ｓvw1,Ｓvw2,Ｓww1,Ｓww2 を出
力し、ゲート駆動部23を介してゲート信号Ｇu1〜Ｇu4、
Ｇv1〜Ｇv4、Ｇw1〜Ｇw4を出力し、インバータ部 2の各
相のスイッチ素子Ｓ1 〜Ｓ4 をオン・オフさせてＰＷＭ
制御を行う。
【００１１】上記構成とすることにより、補正された三
角波のパルス幅変調信号Ｐcari2 及びＮcari2 は、図２
に示すように、ゼロレベルから一定のバイアス量Ｐbias
及びＮbias分だけゼロレベルを越えて逆極性側に偏寄さ
れ、ゼロ点とクロスする部分が生じ、電圧制御信号Ｖuc
tr、Ｖvctr、Ｖwctrがこの偏寄量以下に減少したとき、
コンパレータ22は正側、負側の両方でスイッチング指令
を発生するように作用する。この場合、正弦波状の電圧
制御信号Ｖuctr、Ｖvctr、Ｖwctrがゼロに減少する直前
で発生するスイッチング指令が所定のパルス幅となるよ
うにバイアス量Ｐbias及びＮbiasを設定する。図２はＵ
相及びＶ相のスイッチ素子Ｓ1 、Ｓ4 のゲート信号をＳ
u1、Ｓu4及びＳv1、Ｓv4とし、パルス幅変調信号Ｐcari
2 及びＮcari2 とインバータ部 2から出力されるＵ相の
相電圧Ｖu-c と線間電圧Ｖu-v を示した波形図の例であ
る。パルス幅変調された相電圧Ｖu-c はフィルタを介し
て正弦波で出力され、その極性が反転する直前のパルス
幅変調による出力電圧のパルス幅は最小パルス幅を確保
することができる。また、パルス幅変調された線間電圧
Ｖu-v は図示しないＶ相の相電圧と加算され、フィルタ
を介して位相差30°を有する正弦波の電圧で出力され
る。
角波のパルス幅変調信号Ｐcari2 及びＮcari2 は、図２
に示すように、ゼロレベルから一定のバイアス量Ｐbias
及びＮbias分だけゼロレベルを越えて逆極性側に偏寄さ
れ、ゼロ点とクロスする部分が生じ、電圧制御信号Ｖuc
tr、Ｖvctr、Ｖwctrがこの偏寄量以下に減少したとき、
コンパレータ22は正側、負側の両方でスイッチング指令
を発生するように作用する。この場合、正弦波状の電圧
制御信号Ｖuctr、Ｖvctr、Ｖwctrがゼロに減少する直前
で発生するスイッチング指令が所定のパルス幅となるよ
うにバイアス量Ｐbias及びＮbiasを設定する。図２はＵ
相及びＶ相のスイッチ素子Ｓ1 、Ｓ4 のゲート信号をＳ
u1、Ｓu4及びＳv1、Ｓv4とし、パルス幅変調信号Ｐcari
2 及びＮcari2 とインバータ部 2から出力されるＵ相の
相電圧Ｖu-c と線間電圧Ｖu-v を示した波形図の例であ
る。パルス幅変調された相電圧Ｖu-c はフィルタを介し
て正弦波で出力され、その極性が反転する直前のパルス
幅変調による出力電圧のパルス幅は最小パルス幅を確保
することができる。また、パルス幅変調された線間電圧
Ｖu-v は図示しないＶ相の相電圧と加算され、フィルタ
を介して位相差30°を有する正弦波の電圧で出力され
る。
【００１２】なお、相電圧の極性が反転する前の所定期
間内において、所定のパルス幅以下の逆側のゲート信号
が出力されるが、負荷電流が流れている時、逆側のスイ
ッチ素子には逆電圧が印加されるのでオンすることはな
い。図２は相電圧Ｖu-c の極性が正から負に反転する直
前において、Ｕ相とＶ相の逆側のゲート信号Ｓu4とＳv4
が所定のパルス幅以下で出力された例を示している。
間内において、所定のパルス幅以下の逆側のゲート信号
が出力されるが、負荷電流が流れている時、逆側のスイ
ッチ素子には逆電圧が印加されるのでオンすることはな
い。図２は相電圧Ｖu-c の極性が正から負に反転する直
前において、Ｕ相とＶ相の逆側のゲート信号Ｓu4とＳv4
が所定のパルス幅以下で出力された例を示している。
【００１３】また、相電圧の極性が反転する前の所定期
間内の逆側のスイッチング指令はゲート駆動部23で無視
してゲート信号を出力しないようにすることもできる。
本実施例によれば、ゼロクロス付近でのみ正側、負側の
両方でスイッチング指令を発生し、他の大部分の領域で
はスイッチ素子の無駄なスイッチング動作を無くしてス
イッチング損失を低減し、交流出力電圧のゼロクロス付
近におけるゲート信号の最小パルス幅を確保し、制御不
能領域を解消すると共に、出力電圧波形の歪みを減少さ
せることが可能となる。
間内の逆側のスイッチング指令はゲート駆動部23で無視
してゲート信号を出力しないようにすることもできる。
本実施例によれば、ゼロクロス付近でのみ正側、負側の
両方でスイッチング指令を発生し、他の大部分の領域で
はスイッチ素子の無駄なスイッチング動作を無くしてス
イッチング損失を低減し、交流出力電圧のゼロクロス付
近におけるゲート信号の最小パルス幅を確保し、制御不
能領域を解消すると共に、出力電圧波形の歪みを減少さ
せることが可能となる。
【００１４】本発明の請求項３に対応するＮＰＣインバ
ータ装置の実施例を図３に示す。この実施例は、図１の
キャリア補正部21の一部を変形したもので、電圧制御信
号Ｖuctr、Ｖvctr、Ｖwctrの振幅Ｖppを求める電圧振幅
検出器21c と、Ｖppの逆数１／Ｖppを演算する演算器21
d と、乗算器21e を備え、その他は図１と同様に構成さ
れる。電圧振幅検出器21c で検出された電圧制御信号Ｖ
uctr、Ｖvctr、Ｖwctrの振幅Ｖppが増大すると、演算器
21d は振幅Ｖppの増大に応じて減少する信号Ｖbxを出力
し、乗算器21e はこの信号Ｖbxと設定器21a で設定され
た一定値Ｖb との積を演算して負極性のバイアス量Ｐbi
asを出力し、反転器21b は負極性のバイアス量Ｐbiasの
極性を反転して同じ値の正極性（逆極性）のバイアス量
Ｎbiasを出力する。そして、それぞれ正のパルス幅変調
信号Ｐcariと負のパルス幅変調信号Ｎcariに加算して、
補正された正のパルス幅変調信号Ｐcari2 と負のパルス
幅変調信号Ｎcari2 を出力する。なお、演算器21d は振
幅Ｖppが所定の値より小さいとき、出力信号Ｖbxを一定
の値に制限する機能を備えている。
ータ装置の実施例を図３に示す。この実施例は、図１の
キャリア補正部21の一部を変形したもので、電圧制御信
号Ｖuctr、Ｖvctr、Ｖwctrの振幅Ｖppを求める電圧振幅
検出器21c と、Ｖppの逆数１／Ｖppを演算する演算器21
d と、乗算器21e を備え、その他は図１と同様に構成さ
れる。電圧振幅検出器21c で検出された電圧制御信号Ｖ
uctr、Ｖvctr、Ｖwctrの振幅Ｖppが増大すると、演算器
21d は振幅Ｖppの増大に応じて減少する信号Ｖbxを出力
し、乗算器21e はこの信号Ｖbxと設定器21a で設定され
た一定値Ｖb との積を演算して負極性のバイアス量Ｐbi
asを出力し、反転器21b は負極性のバイアス量Ｐbiasの
極性を反転して同じ値の正極性（逆極性）のバイアス量
Ｎbiasを出力する。そして、それぞれ正のパルス幅変調
信号Ｐcariと負のパルス幅変調信号Ｎcariに加算して、
補正された正のパルス幅変調信号Ｐcari2 と負のパルス
幅変調信号Ｎcari2 を出力する。なお、演算器21d は振
幅Ｖppが所定の値より小さいとき、出力信号Ｖbxを一定
の値に制限する機能を備えている。
【００１５】この実施例によれば、電圧制御信号Ｖuct
r、Ｖvctr、Ｖwctrの振幅Ｖppの変化に応じてバイアス
量Ｐbias及びＮbiasの値を変化させることができ、振幅
が小さくゼロクロス付近の影響範囲が大きい場合はバイ
アス量Ｐbias及びＰbiasを所定値として安定した交流電
圧を出力させ、振幅が大きくゼロクロス付近の影響範囲
が少ない場合はバイアス量Ｐbias及びＰbiasを小さな
（ゼロを含む）値として、ゼロクロス付近以外の影響を
受けない他の大部分の領域ではスイッチ素子の無駄なス
イッチング動作を減少させ効率の良い運転を行なうこと
ができる。
r、Ｖvctr、Ｖwctrの振幅Ｖppの変化に応じてバイアス
量Ｐbias及びＮbiasの値を変化させることができ、振幅
が小さくゼロクロス付近の影響範囲が大きい場合はバイ
アス量Ｐbias及びＰbiasを所定値として安定した交流電
圧を出力させ、振幅が大きくゼロクロス付近の影響範囲
が少ない場合はバイアス量Ｐbias及びＰbiasを小さな
（ゼロを含む）値として、ゼロクロス付近以外の影響を
受けない他の大部分の領域ではスイッチ素子の無駄なス
イッチング動作を減少させ効率の良い運転を行なうこと
ができる。
【００１６】本発明の請求項５〜７に対応するＮＰＣイ
ンバータ装置の実施例を図４に示す。この実施例は、要
部構成を示したもので、インバータ部 2から出力される
相電圧がゼロクロスする時点の前後で該相電圧が所定期
間ゼロ電圧となるように電圧基準を補正するようにした
ものである。すなわち、電圧基準Ｖuref、Ｖvref、Ｖwr
efのゼロクロス時点の前後で所定期間だけ補正信号Ｖu
x、Ｖvx、Ｖwxを出力する補正信号発生部24と、この補
正信号Ｖux、Ｖvx、Ｖwxを電圧基準Ｖuref、Ｖvref、Ｖ
wrefに加える加算器25を備え、その他は図１と同様に構
成する。但し、この実施例の場合、図１のキャリア補正
部21はなくてもよい。
ンバータ装置の実施例を図４に示す。この実施例は、要
部構成を示したもので、インバータ部 2から出力される
相電圧がゼロクロスする時点の前後で該相電圧が所定期
間ゼロ電圧となるように電圧基準を補正するようにした
ものである。すなわち、電圧基準Ｖuref、Ｖvref、Ｖwr
efのゼロクロス時点の前後で所定期間だけ補正信号Ｖu
x、Ｖvx、Ｖwxを出力する補正信号発生部24と、この補
正信号Ｖux、Ｖvx、Ｖwxを電圧基準Ｖuref、Ｖvref、Ｖ
wrefに加える加算器25を備え、その他は図１と同様に構
成する。但し、この実施例の場合、図１のキャリア補正
部21はなくてもよい。
【００１７】補正信号発生部24は、正弦波で与えられる
各相の電圧基準Ｖuref、Ｖvref、Ｖwrefのゼロクロス時
点の前後で図５に示すような補正信号Ｖux、Ｖvx、Ｖwx
を出力し、加算器25を介してそれぞれ電圧基準Ｖuref、
Ｖvref、Ｖwrefに加え、補正された電圧基準Ｖuref2 、
Ｖvref2 、Ｖwref2 を得る。補正された電圧基準Ｖuref
2 、Ｖvref2 、Ｖwref2 はゼロクロス時点の前後の所定
期間Ｔ0 で、図５に示すようにゼロ電圧となり、この補
正によって不足した電圧は、インバータ部 2から出力さ
れる線間電圧が正弦波となるように、他相の電圧基準を
補正する。この場合、補正信号発生部24は電圧基準の値
が最小パルス幅となるレベル±Ｖmin 以下になる範囲を
所定期間Ｔ0 として補正信号を生成する。
各相の電圧基準Ｖuref、Ｖvref、Ｖwrefのゼロクロス時
点の前後で図５に示すような補正信号Ｖux、Ｖvx、Ｖwx
を出力し、加算器25を介してそれぞれ電圧基準Ｖuref、
Ｖvref、Ｖwrefに加え、補正された電圧基準Ｖuref2 、
Ｖvref2 、Ｖwref2 を得る。補正された電圧基準Ｖuref
2 、Ｖvref2 、Ｖwref2 はゼロクロス時点の前後の所定
期間Ｔ0 で、図５に示すようにゼロ電圧となり、この補
正によって不足した電圧は、インバータ部 2から出力さ
れる線間電圧が正弦波となるように、他相の電圧基準を
補正する。この場合、補正信号発生部24は電圧基準の値
が最小パルス幅となるレベル±Ｖmin 以下になる範囲を
所定期間Ｔ0 として補正信号を生成する。
【００１８】この補正によって、インバータ部 2から出
力される相電圧は図５に示すような正弦波に補正電圧が
重畳された歪み波形となるが、線間電圧としは補正電圧
が互いに相殺されて正弦波の交流電圧が出力される。こ
の実施例は、電圧基準の最小振幅が最小パルス幅となる
レベル±Ｖmin より十分大きな範囲で運転する場合に用
いるのが好適である。
力される相電圧は図５に示すような正弦波に補正電圧が
重畳された歪み波形となるが、線間電圧としは補正電圧
が互いに相殺されて正弦波の交流電圧が出力される。こ
の実施例は、電圧基準の最小振幅が最小パルス幅となる
レベル±Ｖmin より十分大きな範囲で運転する場合に用
いるのが好適である。
【００１９】
【発明の効果】本発明によれば、インバータを構成する
スイッチ素子の無駄なスイッチング動作を低減して運転
効率を向上させると共に、インバータの出力電圧のゼロ
クロス付近における波形歪を低減したＮＰＣインバータ
装置を提供することができる。
スイッチ素子の無駄なスイッチング動作を低減して運転
効率を向上させると共に、インバータの出力電圧のゼロ
クロス付近における波形歪を低減したＮＰＣインバータ
装置を提供することができる。
【図１】本発明の請求項１、２、４に対応する実施例の
構成図。
構成図。
【図２】図１の実施例の作用を説明するための波形図。
【図３】本発明の請求項３に対応する実施例の要部構成
図。
図。
【図４】本発明の請求項５〜７に対応する実施例の要部
構成図。
構成図。
【図５】図４の実施例の作用を説明するための波形図。
【図６】従来のＮＰＣインバータ装置の構成図。
【図７】従来のＮＰＣインバータ装置の問題点を説明す
るための波形図。
るための波形図。
1…直流電源 2…インバータ
部 3…負荷 11…電圧指令発生部 12…電圧制御部 13…電圧補正部 14…加算器 16…キャリア発生部 19…電圧検出器（交流） 20…電圧検出器
（直流） 21…キャリア補正部 21a …設定器 21b …反転器 21c …信号振幅
検出器 21d …演算器 22…コンパレータ 23…ゲート駆動
部 24…補正信号発生部 25…加算器
部 3…負荷 11…電圧指令発生部 12…電圧制御部 13…電圧補正部 14…加算器 16…キャリア発生部 19…電圧検出器（交流） 20…電圧検出器
（直流） 21…キャリア補正部 21a …設定器 21b …反転器 21c …信号振幅
検出器 21d …演算器 22…コンパレータ 23…ゲート駆動
部 24…補正信号発生部 25…加算器
Claims (7)
- 【請求項１】中性点を有する直流電源の電圧が給電さ
れ、ＰＷＭ制御信号に基づいて、正極、負極、中性点の
いずれかの電位にパルス幅変調された交流電圧を出力す
るインバータ部と、一定の周期で正の三角波の変調信号
と負の三角波の変調信号を出力するキャリア発生部と、
制御信号と前記正負の三角波の変調信号とをそれぞれ比
較して前記ＰＷＭ信号を生成するコンパレータと、正の
三角波の変調信号を負側に偏寄させると共に負の三角波
の変調信号を正側に偏寄させるキャリア補正部とを備
え、交流出力電圧がゼロになる前のパルス幅変調による
出力電圧の最小パルス幅を所定のパルス幅とすることを
特徴とするＮＰＣインバータ装置。 - 【請求項２】請求項１に記載のＮＰＣインバータ装置に
おいて、前記キャリア補正部は、負或いは正の偏寄量を
設定する設定手段と、前記偏寄量を正或いは負の前記三
角波の変調信号に加える第１の加算手段と、前記偏寄量
の極性を反転して負或いは正の前記三角波の変調信号に
加える第２の加算手段を備え、前記偏寄量を一定にする
ことを特徴とするＮＰＣインバータ装置。 - 【請求項３】請求項１に記載のＮＰＣインバータ装置に
おいて、前記キャリア補正部は、前記制御信号の振幅を
検出する振幅検出手段と、前記制御信号の振幅が所定値
以下のとき一定の偏寄量を出力し、前記振幅が所定値を
越えて増大するとき振幅の増大に応じて前記偏寄量を減
少させる関数発生手段と、この偏寄量を正或いは負の前
記三角波の変調信号に加える第１の加算手段と、前記偏
寄量の極性を反転して、負或いは正の前記三角波の変調
信号に加える第２の加算手段を備え、前記制御信号の振
幅の変化に応じて前記正負の三角波の変調信号の偏寄量
を変化させることを特徴とするＮＰＣインバータ装置。 - 【請求項４】請求項１乃至請求項３のいずれかに記載の
ＮＰＣインバータ装置において、電圧基準と前記インバ
ータ部の出力電圧検出値とを比較して電圧制御信号を出
力する電圧制御部と、前記電圧基準を前記直流電源の電
圧検出値で除算した電圧補正信号を出力する電圧補正部
と、前記電圧制御信号と前記電圧補正信号を加算して前
記制御信号を出力する加算器とを備え、電圧基準に応じ
た交流電圧を出力すると共に、直流電圧の変動に応じて
補正制御することを特徴とするＮＰＣインバータ装置。 - 【請求項５】中性点を有する直流電源の電圧が給電さ
れ、ＰＷＭ制御信号に基づいて、正極、負極、中性点の
いずれかの電位にパルス幅変調された交流電圧を出力す
るインバータ部と、電圧基準と前記インバータ部が出力
する交流電圧の相電圧検出値とを比較して電圧制御信号
を出力する電圧制御部と、電圧基準のゼロクロス時点の
前後の所定期間で該電圧基準がゼロとなるように補正す
ると共に、この補正により前記インバータ部が出力する
線間電圧が影響を受けないように、他相の電圧基準を補
正する補正信号を出力する補正信号発生部と、一定の周
期で正の三角波の変調信号と負の三角波の変調信号を出
力するキャリア発生部と、前記電圧制御信号と前記正負
の三角波の変調信号とをそれぞれ比較して前記ＰＷＭ信
号を生成するコンパレータとを備え、補正された電圧基
準を用いて制御を行ない、交流出力相電圧がゼロになる
前のパルス幅変調による出力電圧の最小パルス幅を所定
のパルス幅とすることを特徴とするＮＰＣインバータ装
置。 - 【請求項６】請求項５に記載のＮＰＣインバータ装置に
おいて、前記電圧制御部は、電圧基準に前記補正信号を
加えた値と前記インバータ部が出力する相電圧検出値と
を比較して電圧制御信号を出力し、前記コンパレータ
は、前記電圧制御信号と前記正負の三角波の変調信号と
をそれぞれ比較して前記ＰＷＭ信号を生成することを特
徴とするＮＰＣインバータ装置。 - 【請求項７】請求項５及び請求項６のいずれかに記載の
ＮＰＣインバータ装置において、電圧基準を前記直流電
源の電圧検出値で除算した第２の電圧基準を出力する電
圧補正部を備え、前記補正信号発生部及び前記電圧制御
部はこの第２の電圧基準を前記電圧基準として動作する
ことを特徴とするＮＰＣインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239572A JPH0984360A (ja) | 1995-09-19 | 1995-09-19 | Ｎｐｃインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239572A JPH0984360A (ja) | 1995-09-19 | 1995-09-19 | Ｎｐｃインバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0984360A true JPH0984360A (ja) | 1997-03-28 |
Family
ID=17046798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239572A Pending JPH0984360A (ja) | 1995-09-19 | 1995-09-19 | Ｎｐｃインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0984360A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014532A (ja) * | 2004-06-28 | 2006-01-12 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
| CN101895222A (zh) * | 2010-06-02 | 2010-11-24 | 黑龙江科技学院 | 基于反相交叉的多载波tpwm调制方法 |
| JP2013255350A (ja) * | 2012-06-07 | 2013-12-19 | Fuji Electric Co Ltd | ３レベル電力変換回路の制御装置 |
| RU2573825C2 (ru) * | 2011-11-18 | 2016-01-27 | Мейденша Корпорейшн | Многоуровневое устройство преобразования мощности с фиксированной нейтральной точкой |
| EP3780377A4 (en) * | 2019-06-20 | 2021-02-17 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | POWER CONVERSION DEVICE |
| WO2021205709A1 (ja) * | 2020-04-08 | 2021-10-14 | 日立Astemo株式会社 | インバータ制御装置、電動車両システム |
-
1995
- 1995-09-19 JP JP7239572A patent/JPH0984360A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006014532A (ja) * | 2004-06-28 | 2006-01-12 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
| CN101895222A (zh) * | 2010-06-02 | 2010-11-24 | 黑龙江科技学院 | 基于反相交叉的多载波tpwm调制方法 |
| RU2573825C2 (ru) * | 2011-11-18 | 2016-01-27 | Мейденша Корпорейшн | Многоуровневое устройство преобразования мощности с фиксированной нейтральной точкой |
| US9531296B2 (en) | 2011-11-18 | 2016-12-27 | Meidensha Corporation | Neutral-point-clamped multilevel power conversion device |
| JP2013255350A (ja) * | 2012-06-07 | 2013-12-19 | Fuji Electric Co Ltd | ３レベル電力変換回路の制御装置 |
| EP3780377A4 (en) * | 2019-06-20 | 2021-02-17 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | POWER CONVERSION DEVICE |
| CN112492892A (zh) * | 2019-06-20 | 2021-03-12 | 东芝三菱电机产业系统株式会社 | 电力变换装置 |
| US11290003B2 (en) | 2019-06-20 | 2022-03-29 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Power conversion device |
| CN112492892B (zh) * | 2019-06-20 | 2023-08-04 | 东芝三菱电机产业系统株式会社 | 电力变换装置 |
| WO2021205709A1 (ja) * | 2020-04-08 | 2021-10-14 | 日立Astemo株式会社 | インバータ制御装置、電動車両システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970055166A (ko) | Npc 인버터 제어 시스템 | |
| JPH0775345A (ja) | 電力変換装置 | |
| JPH05227796A (ja) | 電力変換器の制御装置 | |
| JP5825945B2 (ja) | インバータ制御装置、インバータ装置、及び空気調和機 | |
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| WO2018190076A1 (ja) | 電力変換回路の制御装置 | |
| JPS6022490A (ja) | Ｐｗｍインバ−タの制御装置 | |
| JPH0728537B2 (ja) | インバータ出力電圧誤差の補正装置 | |
| JPH0984360A (ja) | Ｎｐｃインバータ装置 | |
| JP4654043B2 (ja) | 分散型電源の系統連系インバータ、及び系統連系方法 | |
| JP3182322B2 (ja) | Ｎｐｃインバータのｐｗｍ制御装置 | |
| JPH1094266A (ja) | インバータ装置 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JPH1189239A (ja) | Ｐｗｍインバータ装置 | |
| JPH0956176A (ja) | インバータ制御装置 | |
| JPH09163754A (ja) | 直列多重型インバータの制御装置 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JP3597306B2 (ja) | 静止型電力変換装置 | |
| JP2639151B2 (ja) | 電動機駆動制御装置 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 | |
| JP3051806B2 (ja) | 系統連系型インバータ制御装置 | |
| JP3590175B2 (ja) | Ｐｗｍコンバ−タ | |
| JPH09215336A (ja) | Ｎｐｃインバータの制御装置 | |
| JP2000270563A (ja) | 電力変換装置の制御回路 |