JP2807579B2 - 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 - Google Patents
少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器Info
- Publication number
- JP2807579B2 JP2807579B2 JP3123236A JP12323691A JP2807579B2 JP 2807579 B2 JP2807579 B2 JP 2807579B2 JP 3123236 A JP3123236 A JP 3123236A JP 12323691 A JP12323691 A JP 12323691A JP 2807579 B2 JP2807579 B2 JP 2807579B2
- Authority
- JP
- Japan
- Prior art keywords
- supply voltage
- triac
- switch
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/10—Arrangements incorporating converting means for enabling loads to be operated at will from different kinds of power supplies, e.g. from ac or dc
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、少なくとも２つの異な
る交流電源電圧範囲で機能し得る整流器に係わる。
る交流電源電圧範囲で機能し得る整流器に係わる。
【０００２】本発明は特に、整流器への電力供給の際の
電圧が含まれる電圧範囲に自動的に適合し得る整流器に
係わる。このような整流器は、電圧が１１０Ｖまたは２
２０Ｖの基準電圧の上下に著しく変化し得るアメリカ規
格（１１０Ｖ、６０Ｈｚ）またはフランス規格（２２０
Ｖ、５０Ｈｚ）の交流電源から直流デバイスに給電しな
ければならない場合に特に有用であるが、他の用途への
適用も可能である。
電圧が含まれる電圧範囲に自動的に適合し得る整流器に
係わる。このような整流器は、電圧が１１０Ｖまたは２
２０Ｖの基準電圧の上下に著しく変化し得るアメリカ規
格（１１０Ｖ、６０Ｈｚ）またはフランス規格（２２０
Ｖ、５０Ｈｚ）の交流電源から直流デバイスに給電しな
ければならない場合に特に有用であるが、他の用途への
適用も可能である。
【０００３】
【従来の技術】図１及び図２に、上記のような従来の整
流器の回路図を示す。
流器の回路図を示す。
【０００４】図示した整流器１０はダイオードブリッジ
Ｄ１〜Ｄ４を含み、このブリッジの入力（端子１１及び
１２）は交流電圧源（図示せず）と接続され、また互い
に直列に接続された２つのリザーバコンデンサＣ１及び
Ｃ２にも接続されており、これらのコンデンサＣ１、Ｃ
２はダイオードブリッジＤ１〜Ｄ４の出力（端子１３及
び１４）に並列に接続されている。コンデンサＣ１及び
Ｃ２の静電容量は普通、出力電力に対して２μＦ／Ｗの
割合となるように規定されている。即ち、整流器が２０
０Ｗの電力を出力し得る場合、コンデンサＣ１及びＣ２
の静電容量は４００μＦとなる。整流器が周波数約５０
〜６０Ｈｚで１１０Ｖ及び２２０Ｖをそれぞれ中心とす
る２つの電源電圧範囲で機能するように設計された場
合、コンデンサＣ１及びＣ２におけるリプル電圧は５０
Ｖを下回る。
Ｄ１〜Ｄ４を含み、このブリッジの入力（端子１１及び
１２）は交流電圧源（図示せず）と接続され、また互い
に直列に接続された２つのリザーバコンデンサＣ１及び
Ｃ２にも接続されており、これらのコンデンサＣ１、Ｃ
２はダイオードブリッジＤ１〜Ｄ４の出力（端子１３及
び１４）に並列に接続されている。コンデンサＣ１及び
Ｃ２の静電容量は普通、出力電力に対して２μＦ／Ｗの
割合となるように規定されている。即ち、整流器が２０
０Ｗの電力を出力し得る場合、コンデンサＣ１及びＣ２
の静電容量は４００μＦとなる。整流器が周波数約５０
〜６０Ｈｚで１１０Ｖ及び２２０Ｖをそれぞれ中心とす
る２つの電源電圧範囲で機能するように設計された場
合、コンデンサＣ１及びＣ２におけるリプル電圧は５０
Ｖを下回る。
【０００５】ダイオードブリッジＤ１〜Ｄ４の一方の入
力端子（図示例では端子１２）とコンデンサＣ１及びＣ
２間の直列接続点１５との間にスイッチＳが接続されて
いる。スイッチＳは電源電圧範囲検出器１７、及び該検
出器１７に応答して動作するスイッチ制御手段１６と結
合されており、手段１６は電源電圧が電源電圧範囲のう
ちの所定のものに含まれる場合にスイッチＳを閉じるべ
く構成されている。実際上、スイッチＳはトライアック
である。
力端子（図示例では端子１２）とコンデンサＣ１及びＣ
２間の直列接続点１５との間にスイッチＳが接続されて
いる。スイッチＳは電源電圧範囲検出器１７、及び該検
出器１７に応答して動作するスイッチ制御手段１６と結
合されており、手段１６は電源電圧が電源電圧範囲のう
ちの所定のものに含まれる場合にスイッチＳを閉じるべ
く構成されている。実際上、スイッチＳはトライアック
である。
【０００６】図１及び図２に示した回路の、全く通常ど
おりである機能を次に説明する。
おりである機能を次に説明する。
【０００７】図１及び図２に示した従来技術による回路
において、検出器１７が例えば２２０Ｖを中心とする第
２の範囲内に有る電源電圧を検出すると制御回路１６に
信号が送られ、それによってスイッチＳは開放状態に維
持される。検出器１７が１１０Ｖを中心とする第１の範
囲内に有る電源電圧を検出した場合は制御回路１６に、
スイッチＳを閉じる信号が送られる。
において、検出器１７が例えば２２０Ｖを中心とする第
２の範囲内に有る電源電圧を検出すると制御回路１６に
信号が送られ、それによってスイッチＳは開放状態に維
持される。検出器１７が１１０Ｖを中心とする第１の範
囲内に有る電源電圧を検出した場合は制御回路１６に、
スイッチＳを閉じる信号が送られる。
【０００８】上記第１の場合の電流路を図１に示す。細
い実線で示したのが、正の半周期の間に流れる電流Ｉ＋
である。正の半周期では、ダイオードＤ１及びＤ２は導
通状態に有るがダイオードＤ３及びＤ４は非導通状態に
有り、電流Ｉ＋は２つのコンデンサＣ１及びＣ２を充電
する。負の半周期の間に流れる電流Ｉ−は細い破線で示
してある。負の半周期ではダイオードＤ３及びＤ４が導
通状態に、ダイオードＤ１及びＤ２が非導通状態に有
る。この電流Ｉ−もコンデンサＣ１及びＣ２を充電す
る。電流Ｉ＋とＩ−とは、互いに直列に接続されたコン
デンサＣ１及びＣ２から成る回路内を同一方向へ流れ
る。
い実線で示したのが、正の半周期の間に流れる電流Ｉ＋
である。正の半周期では、ダイオードＤ１及びＤ２は導
通状態に有るがダイオードＤ３及びＤ４は非導通状態に
有り、電流Ｉ＋は２つのコンデンサＣ１及びＣ２を充電
する。負の半周期の間に流れる電流Ｉ−は細い破線で示
してある。負の半周期ではダイオードＤ３及びＤ４が導
通状態に、ダイオードＤ１及びＤ２が非導通状態に有
る。この電流Ｉ−もコンデンサＣ１及びＣ２を充電す
る。電流Ｉ＋とＩ−とは、互いに直列に接続されたコン
デンサＣ１及びＣ２から成る回路内を同一方向へ流れ
る。
【０００９】検出器１７が１１０Ｖを中心とする範囲内
の電圧を検出すると、スイッチＳは閉じられる（図
２）。この場合、電流Ｉ＋はコンデンサＣ２しか充電せ
ず、スイッチＳが閉じたために非導通状態となったダイ
オードＤ１はコンデンサＣ１における電圧を印加され
て、逆方向にバイアスされる。負の半周期では電流Ｉ−
がコンデンサＣ１しか充電せず、スイッチＳが閉じたた
めに非導通状態となったダイオードＤ４はコンデンサＣ
２における電圧を印加されて、逆方向にバイアスされ
る。
の電圧を検出すると、スイッチＳは閉じられる（図
２）。この場合、電流Ｉ＋はコンデンサＣ２しか充電せ
ず、スイッチＳが閉じたために非導通状態となったダイ
オードＤ１はコンデンサＣ１における電圧を印加され
て、逆方向にバイアスされる。負の半周期では電流Ｉ−
がコンデンサＣ１しか充電せず、スイッチＳが閉じたた
めに非導通状態となったダイオードＤ４はコンデンサＣ
２における電圧を印加されて、逆方向にバイアスされ
る。
【００１０】図２の回路において、スイッチＳを閉じる
ために制御回路１６は制御電流を出力し、この電流は実
際上、スイッチＳを構成するトライアックの制御電極に
付与される。制御電流は例えば約２０ｍＡであり、制御
回路１６は典型的には約４Ｗを消費する。このような電
力消費は過大であると考えられる。
ために制御回路１６は制御電流を出力し、この電流は実
際上、スイッチＳを構成するトライアックの制御電極に
付与される。制御電流は例えば約２０ｍＡであり、制御
回路１６は典型的には約４Ｗを消費する。このような電
力消費は過大であると考えられる。
【００１１】また、ＡＣ電源電圧の変化は時に甚だし
い。整流器が１１０Ｖモード及び２２０Ｖモードで機能
し得るとすると、この整流器は実際上、１１０Ｖモード
では８８〜１３２Ｖ、２２０Ｖモードでは１７６〜２７
６Ｖの電圧範囲で機能し得なければならない。
い。整流器が１１０Ｖモード及び２２０Ｖモードで機能
し得るとすると、この整流器は実際上、１１０Ｖモード
では８８〜１３２Ｖ、２２０Ｖモードでは１７６〜２７
６Ｖの電圧範囲で機能し得なければならない。
【００１２】従って、スイッチ制御回路１６の給電モジ
ュールは（５Ｗを上回る）大電力用の抵抗器を含む。こ
のような構成要素は高価であり、それらを含む整流器の
販売に経済的理由で支障を来す恐れが有る。
ュールは（５Ｗを上回る）大電力用の抵抗器を含む。こ
のような構成要素は高価であり、それらを含む整流器の
販売に経済的理由で支障を来す恐れが有る。
【００１３】
【発明が解決しようとする課題】即ち、スイッチ制御回
路の消費電力を減少させて該回路自体において経費節減
を達成し得ること、及びスイッチ制御回路の給電回路内
にはるかに小さい電力用（例えば約２Ｗ用）の抵抗器を
用いることによって更に著しく経費を節減し得ることが
望ましい。
路の消費電力を減少させて該回路自体において経費節減
を達成し得ること、及びスイッチ制御回路の給電回路内
にはるかに小さい電力用（例えば約２Ｗ用）の抵抗器を
用いることによって更に著しく経費を節減し得ることが
望ましい。
【００１４】
【課題を解決するための手段】本発明は、少なくとも２
つの異なるＡＣ電源電圧範囲で機能するべく構成された
整流器であって、ＡＣ電圧源と接続された入力を有する
ダイオードブリッジと、ダイオードブリッジの出力を分
路する、互いに対して直列に接続された２つのリザーバ
コンデンサと、ダイオードブリッジの一方の入力端子と
２つのコンデンサ間の直列接続点との間に接続されたス
イッチと、ＡＣ電源電圧範囲検出器と、この検出器に応
答して動作し、ＡＣ電源電圧が上記電圧範囲のうちの所
定のものに含まれると上記スイッチを閉じるべく構成さ
れたスイッチ制御手段とを含み、その際スイッチ制御手
段は、ＡＣ電源電圧がゼロとなる度にその後第１の時間
間隔が終了したらスイッチを閉じ、第２の時間間隔が終
了したらスイッチを開くようにも構成されている整流器
を提供する。
つの異なるＡＣ電源電圧範囲で機能するべく構成された
整流器であって、ＡＣ電圧源と接続された入力を有する
ダイオードブリッジと、ダイオードブリッジの出力を分
路する、互いに対して直列に接続された２つのリザーバ
コンデンサと、ダイオードブリッジの一方の入力端子と
２つのコンデンサ間の直列接続点との間に接続されたス
イッチと、ＡＣ電源電圧範囲検出器と、この検出器に応
答して動作し、ＡＣ電源電圧が上記電圧範囲のうちの所
定のものに含まれると上記スイッチを閉じるべく構成さ
れたスイッチ制御手段とを含み、その際スイッチ制御手
段は、ＡＣ電源電圧がゼロとなる度にその後第１の時間
間隔が終了したらスイッチを閉じ、第２の時間間隔が終
了したらスイッチを開くようにも構成されている整流器
を提供する。
【００１５】好ましく有利な一例では、スイッチの少な
くとも一部がトライアックであり、スイッチ制御手段は
トライアックの制御電極に接続されたトライアック制御
手段を含み、この手段はＡＣ電源電圧がゼロとなる度に
その後第１の時間間隔が終了したらトライアックをオン
状態とし、第２の時間間隔が終了したらトライアックの
制御を無効化するべく構成されている。
くとも一部がトライアックであり、スイッチ制御手段は
トライアックの制御電極に接続されたトライアック制御
手段を含み、この手段はＡＣ電源電圧がゼロとなる度に
その後第１の時間間隔が終了したらトライアックをオン
状態とし、第２の時間間隔が終了したらトライアックの
制御を無効化するべく構成されている。
【００１６】このような構成によって、必要なエネルギ
節約を実現することができる。実際のところ、本発明に
よる整流器のスイッチ制御回路が電流を出力するのはス
イッチを閉じる場合のみである。それ以外の点では従来
同様である本発明整流器のスイッチ制御回路において、
消費電力は従来の５Ｗに対し２Ｗとなった。その結果、
給電回路内に、従来技術で用いる比較的大きい電力用の
抵抗器に替えてより小さい電力（２Ｗ）用の抵抗器を用
い得るようになった。
節約を実現することができる。実際のところ、本発明に
よる整流器のスイッチ制御回路が電流を出力するのはス
イッチを閉じる場合のみである。それ以外の点では従来
同様である本発明整流器のスイッチ制御回路において、
消費電力は従来の５Ｗに対し２Ｗとなった。その結果、
給電回路内に、従来技術で用いる比較的大きい電力用の
抵抗器に替えてより小さい電力（２Ｗ）用の抵抗器を用
い得るようになった。
【００１７】本発明の諸特徴及び諸利点を、添付図面を
参照しつつ以下に詳述する。
参照しつつ以下に詳述する。
【００１８】
【実施例】２つ以上の図に示した部分及び構成要素には
常に同じ参照符号及び記号を付してある。
常に同じ参照符号及び記号を付してある。
【００１９】図３に示した本発明による整流器は、ダイ
オードブリッジＤ１〜Ｄ４の入力端子１１、１２、２つ
のコンデンサＣ１、Ｃ２、及びダイオードブリッジＤ１
〜Ｄ４の出力端子１３、１４を有する。従来技術による
整流器のスイッチＳはトライアック２１に置き換えられ
ており、トライアック２１の制御電極２２は制御回路２
０の出力ＶＧと接続されている。この整流器の入力端子
１１は抵抗器Ｒ１及びＲ２から成る抵抗器ブリッジの第
１の抵抗器Ｒ１（１ＭΩ）に接続されており、その際抵
抗器ブリッジの両抵抗器の共通端子は制御回路２０の入
力ＶＭに接続され、また第２の抵抗器Ｒ２（１８ｋΩ）
は整流器の−Ｖｃｃ給電端子と接続されている。
オードブリッジＤ１〜Ｄ４の入力端子１１、１２、２つ
のコンデンサＣ１、Ｃ２、及びダイオードブリッジＤ１
〜Ｄ４の出力端子１３、１４を有する。従来技術による
整流器のスイッチＳはトライアック２１に置き換えられ
ており、トライアック２１の制御電極２２は制御回路２
０の出力ＶＧと接続されている。この整流器の入力端子
１１は抵抗器Ｒ１及びＲ２から成る抵抗器ブリッジの第
１の抵抗器Ｒ１（１ＭΩ）に接続されており、その際抵
抗器ブリッジの両抵抗器の共通端子は制御回路２０の入
力ＶＭに接続され、また第２の抵抗器Ｒ２（１８ｋΩ）
は整流器の−Ｖｃｃ給電端子と接続されている。
【００２０】回路２０の０Ｖ端子は入力端子１２と接続
されている。
されている。
【００２１】０Ｖ端子は、振幅制限抵抗器Ｒ９（１８ｋ
Ω）及び整流ダイオードＤ５と直列に接続されたリザー
バコンデンサＣ９（１００μＦ）から成る補助給電回路
とも接続されており、その際ダイオードＤ５はもう１つ
の入力端子１１と接続されている。回路２０の−Ｖｃｃ
端子はコンデンサＣ９及び抵抗器Ｒ９と接続されてい
る。
Ω）及び整流ダイオードＤ５と直列に接続されたリザー
バコンデンサＣ９（１００μＦ）から成る補助給電回路
とも接続されており、その際ダイオードＤ５はもう１つ
の入力端子１１と接続されている。回路２０の−Ｖｃｃ
端子はコンデンサＣ９及び抵抗器Ｒ９と接続されてい
る。
【００２２】回路２０は、抵抗器Ｒ５（８２ｋΩ）及び
コンデンサＣ６（１μＦ）から成るＲＣ回路と接続され
ており、その際抵抗器Ｒ５は回路２０の端子２と３との
間に、またコンデンサＣ６は端子２と−Ｖｃｃ端子との
間に接続されている。
コンデンサＣ６（１μＦ）から成るＲＣ回路と接続され
ており、その際抵抗器Ｒ５は回路２０の端子２と３との
間に、またコンデンサＣ６は端子２と−Ｖｃｃ端子との
間に接続されている。
【００２３】制御回路２０は、電源電圧がゼロとなる度
にその後第１の時間間隔が終了したらスイッチ（トライ
アック２１）を閉じ、第２の時間間隔が終了したら開く
べく構成されている。
にその後第１の時間間隔が終了したらスイッチ（トライ
アック２１）を閉じ、第２の時間間隔が終了したら開く
べく構成されている。
【００２４】制御回路２０は、電源電圧がゼロとなる時
点から始まる第１の時間間隔が終了したら、トライアッ
クをオン状態にする制御電流パルスを出力ＶＧにおいて
発生し、第２の時間間隔が終了したら制御電流の発生を
停止するべく構成されている。
点から始まる第１の時間間隔が終了したら、トライアッ
クをオン状態にする制御電流パルスを出力ＶＧにおいて
発生し、第２の時間間隔が終了したら制御電流の発生を
停止するべく構成されている。
【００２５】制御回路２０の機能を、図５を参照しつつ
以下に説明する。
以下に説明する。
【００２６】整流器に（この実施例では２２０Ｖを中心
とする）第１の電圧範囲内の電源電圧が印加される場
合、トライアック２１は導通状態とならず、即ちスイッ
チは開いたままである。
とする）第１の電圧範囲内の電源電圧が印加される場
合、トライアック２１は導通状態とならず、即ちスイッ
チは開いたままである。
【００２７】電源電圧が、この例では１１０Ｖを中心と
する第２の電圧範囲に含まれる場合は、後述する所定の
時間間隔の間トライアック２１は導通状態となり、即ち
スイッチは閉じられる。
する第２の電圧範囲に含まれる場合は、後述する所定の
時間間隔の間トライアック２１は導通状態となり、即ち
スイッチは閉じられる。
【００２８】電源電圧の１周期の（図２の電流Ｉ＋が流
れる）正の半周期の間、スイッチが閉じている（トライ
アックが導通状態に有る）ことによって、この場合陰極
に接続されたリザーバコンデンサＣ２が充電され得、
（図２の電流Ｉ−が流れる）負の半周期の間はスイッチ
が閉じていることによって、この場合陽極に接続された
リザーバコンデンサＣ１が充電され得る。
れる）正の半周期の間、スイッチが閉じている（トライ
アックが導通状態に有る）ことによって、この場合陰極
に接続されたリザーバコンデンサＣ２が充電され得、
（図２の電流Ｉ−が流れる）負の半周期の間はスイッチ
が閉じていることによって、この場合陽極に接続された
リザーバコンデンサＣ１が充電され得る。
【００２９】スイッチは各コンデンサにおけるリプル電
圧がＡＣ電源電圧より小さい場合にのみ閉じればよいこ
とが判明した。
圧がＡＣ電源電圧より小さい場合にのみ閉じればよいこ
とが判明した。
【００３０】この実施例において、コンデンサＣ１及び
Ｃ２の静電容量は４００μＦであり、各コンデンサＣ
１、Ｃ２におけるリプル電圧は５０Ｖ未満である。
Ｃ２の静電容量は４００μＦであり、各コンデンサＣ
１、Ｃ２におけるリプル電圧は５０Ｖ未満である。
【００３１】従って、いずれかのコンデンサＣ１、Ｃ２
において電圧がＡＣ電源電圧を下回る時点、即ちトライ
アック２１が導通状態とならなければならない時点は図
５に示した時点ｔｃとなる。
において電圧がＡＣ電源電圧を下回る時点、即ちトライ
アック２１が導通状態とならなければならない時点は図
５に示した時点ｔｃとなる。
【００３２】図５の上方部分において、曲線Ｕｅは１１
０Ｖの公称電源電圧の１周期の変化を表す。曲線ＵＣ２
はコンデンサＣ２における電圧の変化を表す。コンデン
サＣ２は該コンデンサＣ２における電圧がＡＣ電源電圧
より小さい場合にのみ充電され、なぜならその場合にの
みダイオードＤ２における電圧が正となり、それによっ
てダイオードＤ２がオン状態となるからである。コンデ
ンサＣ２における最大電圧降下は約５０Ｖであり、コン
デンサＣ２への充電は曲線ＵＣ２が曲線Ｕｅと交叉する
時点ｔｃまで開始されない。
０Ｖの公称電源電圧の１周期の変化を表す。曲線ＵＣ２
はコンデンサＣ２における電圧の変化を表す。コンデン
サＣ２は該コンデンサＣ２における電圧がＡＣ電源電圧
より小さい場合にのみ充電され、なぜならその場合にの
みダイオードＤ２における電圧が正となり、それによっ
てダイオードＤ２がオン状態となるからである。コンデ
ンサＣ２における最大電圧降下は約５０Ｖであり、コン
デンサＣ２への充電は曲線ＵＣ２が曲線Ｕｅと交叉する
時点ｔｃまで開始されない。
【００３３】コンデンサＣ２は時点ｔｃから電圧ＵＣ２
が最大となる、即ち最初の四半周期（９０°）が終了す
る時点ｔｍまでしか充電されず、なぜならその後（９０
°〜３６０°）はＡＣ電源電圧が低下してコンデンサＣ
２は（該コンデンサＣ２における電圧降下が５０Ｖを越
えないような勾配で）放電するからである。
が最大となる、即ち最初の四半周期（９０°）が終了す
る時点ｔｍまでしか充電されず、なぜならその後（９０
°〜３６０°）はＡＣ電源電圧が低下してコンデンサＣ
２は（該コンデンサＣ２における電圧降下が５０Ｖを越
えないような勾配で）放電するからである。
【００３４】こうして、コンデンサＣ２の充電に関し、
トライアックはダイオードＤ２が導通状態に維持される
時点ｔｃからｔｍまで導通状態に有ればよいことが判明
した。
トライアックはダイオードＤ２が導通状態に維持される
時点ｔｃからｔｍまで導通状態に有ればよいことが判明
した。
【００３５】コンデンサＣ１の充電及び放電、並びにそ
の場合のトライアックのオン状態への遷移についても上
記と同様の留意点が指摘されるが、ただしコンデンサＣ
１の充電は負の半周期の間にだけ行なわれる。
の場合のトライアックのオン状態への遷移についても上
記と同様の留意点が指摘されるが、ただしコンデンサＣ
１の充電は負の半周期の間にだけ行なわれる。
【００３６】図５に示した曲線Ｕｅは、１１０Ｖの公称
ＡＣ電源電圧の曲線である。実際、ＡＣ電源電圧は公称
値より（この実施例では８８Ｖである下限値まで）低下
したり（この実施例では１３２Ｖである上限値まで）上
昇したりし得る。また、周波数は５０Ｈｚまたは６０Ｈ
ｚであり得る。
ＡＣ電源電圧の曲線である。実際、ＡＣ電源電圧は公称
値より（この実施例では８８Ｖである下限値まで）低下
したり（この実施例では１３２Ｖである上限値まで）上
昇したりし得る。また、周波数は５０Ｈｚまたは６０Ｈ
ｚであり得る。
【００３７】曲線ＵＣ２が曲線Ｕｅと最も早く交叉する
（即ちｔｃの値が理論上最小となる）のは、ＡＣ電源電
圧が６０Ｈｚで８８Ｖの場合である。５０Ｖの最大リプ
ル電圧を考慮すると、最小のｔｃは、ＡＣ電源電圧が最
初の四半周期においてゼロとなる時点から１．７ｍｓ経
過した時点である（安全のために余裕を持たせ、またこ
の実施例に用いられた構成要素について勘案すればｔｃ
の最小値は１．６ｍｓとなり、この値を添付図面の様々
なタイミングチャートにおいて基準時点ｔ１とした）。
ＡＣ電源電圧及びコンデンサを変えれば、ｔｃの最小値
も別のものが得られる。
（即ちｔｃの値が理論上最小となる）のは、ＡＣ電源電
圧が６０Ｈｚで８８Ｖの場合である。５０Ｖの最大リプ
ル電圧を考慮すると、最小のｔｃは、ＡＣ電源電圧が最
初の四半周期においてゼロとなる時点から１．７ｍｓ経
過した時点である（安全のために余裕を持たせ、またこ
の実施例に用いられた構成要素について勘案すればｔｃ
の最小値は１．６ｍｓとなり、この値を添付図面の様々
なタイミングチャートにおいて基準時点ｔ１とした）。
ＡＣ電源電圧及びコンデンサを変えれば、ｔｃの最小値
も別のものが得られる。
【００３８】時点ｔｍは実質的にＡＣ電源電圧の周波数
によって規定され、この周波数が低いほど時点ｔｃから
離れる。周波数５０Ｈｚの場合、ｔｍの最大値を表す時
点ｔ２は、ＡＣ電源電圧が最初の四半周期においてゼロ
となる時点から５ｍｓ経過した時点（１．６ｍｓである
第１の時間間隔が終了してから３．４ｍｓ後）である。
によって規定され、この周波数が低いほど時点ｔｃから
離れる。周波数５０Ｈｚの場合、ｔｍの最大値を表す時
点ｔ２は、ＡＣ電源電圧が最初の四半周期においてゼロ
となる時点から５ｍｓ経過した時点（１．６ｍｓである
第１の時間間隔が終了してから３．４ｍｓ後）である。
【００３９】このようにして、正の半周期において、Ａ
Ｃ電源電圧がゼロとなる時点からトライアックが導通状
態とならなければならない時点ｔ１までである第１の時
間間隔δｔ１（この例では１．６ｍｓ）と、時点ｔ１か
ら始まる第２の時間間隔δｔ２とが規定され、時間間隔
δｔ２が終了する時点ｔ２ではトライアックはオフ状態
とならなければならない（この例ではδｔ２＝３．４ｍ
ｓ）。通常、時間間隔δｔ１終了時点ｔ１は、コンデン
サＣ２におけるリプル電圧、ＡＣ電源電圧の最小値及び
ＡＣ電源電圧の最高周波数を勘案しつつ場合によっては
安全のために余裕（この例では０．１ｍｓ）を持たせ
て、時点ｔｃの理論上の最小値として規定される。第２
の時間間隔δｔ２の終了時点ｔ２は実質的にＡＣ電源電
圧周波数の最小値によって規定され、この時点ｔ２は
（９０゜または２７０゜の）ＡＣ電源電圧値が最大とな
る時点に固定され、その際場合によっては安全のために
余裕が設けられる。
Ｃ電源電圧がゼロとなる時点からトライアックが導通状
態とならなければならない時点ｔ１までである第１の時
間間隔δｔ１（この例では１．６ｍｓ）と、時点ｔ１か
ら始まる第２の時間間隔δｔ２とが規定され、時間間隔
δｔ２が終了する時点ｔ２ではトライアックはオフ状態
とならなければならない（この例ではδｔ２＝３．４ｍ
ｓ）。通常、時間間隔δｔ１終了時点ｔ１は、コンデン
サＣ２におけるリプル電圧、ＡＣ電源電圧の最小値及び
ＡＣ電源電圧の最高周波数を勘案しつつ場合によっては
安全のために余裕（この例では０．１ｍｓ）を持たせ
て、時点ｔｃの理論上の最小値として規定される。第２
の時間間隔δｔ２の終了時点ｔ２は実質的にＡＣ電源電
圧周波数の最小値によって規定され、この時点ｔ２は
（９０゜または２７０゜の）ＡＣ電源電圧値が最大とな
る時点に固定され、その際場合によっては安全のために
余裕が設けられる。
【００４０】同様の論理でコンデンサＣ１に関する時間
間隔δｔ１及びδｔ２の値も求められ、それらの値はコ
ンデンサＣ２に関して上述のように規定される値と同じ
であるが、コンデンサＣ１に関する時間間隔δｔ１、δ
ｔ２は（１８０°から２７０°までの）三番目の四半周
期内に設定され、ＡＣ電源電圧がゼロとなる二番目の四
半周期の終了時点を基準時点として算定される。これら
の時間間隔δｔ１、δｔ２の値もＡＣ電源電圧及びコン
デンサに従属する。
間隔δｔ１及びδｔ２の値も求められ、それらの値はコ
ンデンサＣ２に関して上述のように規定される値と同じ
であるが、コンデンサＣ１に関する時間間隔δｔ１、δ
ｔ２は（１８０°から２７０°までの）三番目の四半周
期内に設定され、ＡＣ電源電圧がゼロとなる二番目の四
半周期の終了時点を基準時点として算定される。これら
の時間間隔δｔ１、δｔ２の値もＡＣ電源電圧及びコン
デンサに従属する。
【００４１】図５には、トライアック２１の制御電極２
２が受け取る電流、及びトライアック２１を流れる電流
も示す。制御回路２０は時間間隔δｔ２の間電流パルス
を発生するべく構成されていること、及び一方の方向
へ、次いで他方の方向へとトライアック２１を通過して
電流が流れるのはコンデンサＣ１、Ｃ２が充電される時
間間隔の間のみであることが知見される。
２が受け取る電流、及びトライアック２１を流れる電流
も示す。制御回路２０は時間間隔δｔ２の間電流パルス
を発生するべく構成されていること、及び一方の方向
へ、次いで他方の方向へとトライアック２１を通過して
電流が流れるのはコンデンサＣ１、Ｃ２が充電される時
間間隔の間のみであることが知見される。
【００４２】制御回路２０を、図４、図６及び図８を参
照して更に詳述する。
照して更に詳述する。
【００４３】上記各図では様々な構成要素を通常のよう
に、特にＳＧＳ−ＴＨＯＭＳＯＮＭＩＣＲＯＥＬＥＣＴ
ＲＯＮＩＣＳ ｃａｔａｌｏｇｕｅ １９８８−１９８
９， ｒｅｆｅｒｅｎｃｅ ＳＦＳＴ １１８８， ｆ
ｉｒｓｔ ｅｄｉｔｉｏｎで用いられている表示方法で
示した。諸構成要素の様々な入力及び出力も通常のよう
に示してある。用いた構成要素はＨＣＦ ４０００ Ｃ
ＭＯＳ系列から得た。
に、特にＳＧＳ−ＴＨＯＭＳＯＮＭＩＣＲＯＥＬＥＣＴ
ＲＯＮＩＣＳ ｃａｔａｌｏｇｕｅ １９８８−１９８
９， ｒｅｆｅｒｅｎｃｅ ＳＦＳＴ １１８８， ｆ
ｉｒｓｔ ｅｄｉｔｉｏｎで用いられている表示方法で
示した。諸構成要素の様々な入力及び出力も通常のよう
に示してある。用いた構成要素はＨＣＦ ４０００ Ｃ
ＭＯＳ系列から得た。
【００４４】図４に示した制御回路２０は、入力０Ｖ、
−Ｖｃｃ、ＶＭ、２及び３並びに出力ＶＧを有する。
−Ｖｃｃ、ＶＭ、２及び３並びに出力ＶＧを有する。
【００４５】トライアック２１の制御電極２２に送られ
る電流はＮＭＯＳ電界効果トランジスタ３０によって発
生され、トランジスタ３０のドレインは回路２０の出力
ＶＧに接続され、またそのソースは接地された抵抗器と
接続されている。トランジスタ３０のゲートは、後述す
る様々な回路からの情報を合成するＡＮＤゲート３１か
ら成る合成段の出力と接続されており、ＡＮＤゲート３
１は幾つかの条件が揃うとトランジスタ３０のゲート
に、トライアック２１をオン状態にするパルス列（信号
Ｔ５）を送る。
る電流はＮＭＯＳ電界効果トランジスタ３０によって発
生され、トランジスタ３０のドレインは回路２０の出力
ＶＧに接続され、またそのソースは接地された抵抗器と
接続されている。トランジスタ３０のゲートは、後述す
る様々な回路からの情報を合成するＡＮＤゲート３１か
ら成る合成段の出力と接続されており、ＡＮＤゲート３
１は幾つかの条件が揃うとトランジスタ３０のゲート
に、トライアック２１をオン状態にするパルス列（信号
Ｔ５）を送る。
【００４６】制御回路２０は電圧レベル検出段を含み、
この段の検出器３２は実質的に、ＯＲゲート３４に接続
された比較器３３から成り、ＯＲゲート３４の出力はＡ
Ｃ電源電圧モードコントローラの入力ＭＲに接続されて
いる。前記モードコントローラはフリップフロップ３７
から成り、フリップフロップ３７の出力ＱはＡＮＤゲー
ト３１の入力ａに接続されている。
この段の検出器３２は実質的に、ＯＲゲート３４に接続
された比較器３３から成り、ＯＲゲート３４の出力はＡ
Ｃ電源電圧モードコントローラの入力ＭＲに接続されて
いる。前記モードコントローラはフリップフロップ３７
から成り、フリップフロップ３７の出力ＱはＡＮＤゲー
ト３１の入力ａに接続されている。
【００４７】制御回路２０は、ＡＣ電源電圧がゼロであ
ることを検出する検出器も含み、この検出器は比較器３
８及びＤフリップフロップ３９（ＨＣＦ ４０１３Ｂ）
から成る。
ることを検出する検出器も含み、この検出器は比較器３
８及びＤフリップフロップ３９（ＨＣＦ ４０１３Ｂ）
から成る。
【００４８】Ｄフリップフロップは、非同期モード（セ
ット及びリセット：入力Ｓ及びＲ）と、クロック入力Ｃ
Ｋにパルス前縁が現れる毎に入力Ｄの状態が出力Ｑでコ
ピーされる同期モードとを有する論理デバイスである。
ット及びリセット：入力Ｓ及びＲ）と、クロック入力Ｃ
Ｋにパルス前縁が現れる毎に入力Ｄの状態が出力Ｑでコ
ピーされる同期モードとを有する論理デバイスである。
【００４９】比較器３３は帰還抵抗器Ｒ３（２２０ｋ
Ω）及び負性入力抵抗器Ｒ４（１０ｋΩ）と、また比較
器３８は帰還抵抗器Ｒ７（２２０ｋΩ）及び負性入力抵
抗器Ｒ８（１０ｋΩ）と結合されており、これらの抵抗
器Ｒ３、Ｒ４、Ｒ７、Ｒ８は比較器３３、３８の動作に
ヒステリシスを導入する。比較器３３の負入力には、点
ＶＭと接続された抵抗器Ｒ１１（１０ｋΩ）が接続され
ている。抵抗器Ｒ４及びＲ１１は、比較器３３のバイア
ス電流の平衡を保つのに用いられる。点ＶＭは比較器３
８の負入力に接続されている。
Ω）及び負性入力抵抗器Ｒ４（１０ｋΩ）と、また比較
器３８は帰還抵抗器Ｒ７（２２０ｋΩ）及び負性入力抵
抗器Ｒ８（１０ｋΩ）と結合されており、これらの抵抗
器Ｒ３、Ｒ４、Ｒ７、Ｒ８は比較器３３、３８の動作に
ヒステリシスを導入する。比較器３３の負入力には、点
ＶＭと接続された抵抗器Ｒ１１（１０ｋΩ）が接続され
ている。抵抗器Ｒ４及びＲ１１は、比較器３３のバイア
ス電流の平衡を保つのに用いられる。点ＶＭは比較器３
８の負入力に接続されている。
【００５０】フリップフロップ３９の出力ＱはＥＸＣＬ
ＵＳＩＶＥ−ＯＲゲート４０の一方の入力に接続されて
おり、このゲート４０の出力が、ＡＣ電源電圧がゼロと
なったことを表す信号Ｔ１を発生する。
ＵＳＩＶＥ−ＯＲゲート４０の一方の入力に接続されて
おり、このゲート４０の出力が、ＡＣ電源電圧がゼロと
なったことを表す信号Ｔ１を発生する。
【００５１】抵抗器Ｒ１及びＲ２はダイオードブリッジ
の入力において電圧を（縮小率０．０１８で）縮小する
分圧器を構成しており、ＶＭに現れる信号は比較器３３
及び３８それぞれの差動入力に付与される。
の入力において電圧を（縮小率０．０１８で）縮小する
分圧器を構成しており、ＶＭに現れる信号は比較器３３
及び３８それぞれの差動入力に付与される。
【００５２】電圧の正負記号が変わる度に比較器３８の
出力の状態が変わり、その際論理状態“１”は即ち０Ｖ
であり、論理状態“０”は即ち−９Ｖである。
出力の状態が変わり、その際論理状態“１”は即ち０Ｖ
であり、論理状態“０”は即ち−９Ｖである。
【００５３】Ｄフリップフロップ３９及びＥＸＣＬＵＳ
ＩＶＥ−ＯＲゲート４０は、比較器３８の出力の各状態
変化を分析する。後述する発振器４１が発生する２５ｋ
Ｈｚの周期的矩形波信号Ｔ２がＤフリップフロップ３９
のクロック入力ＣＫに付与される。比較器３８の出力の
状態が変わる度に、ゲート４０の出力信号は信号Ｔ２を
コピーする。即ち、ＡＣ電源電圧がゼロとなる度に矩形
パルスが発せられ、このパルスが信号Ｔ１である。
ＩＶＥ−ＯＲゲート４０は、比較器３８の出力の各状態
変化を分析する。後述する発振器４１が発生する２５ｋ
Ｈｚの周期的矩形波信号Ｔ２がＤフリップフロップ３９
のクロック入力ＣＫに付与される。比較器３８の出力の
状態が変わる度に、ゲート４０の出力信号は信号Ｔ２を
コピーする。即ち、ＡＣ電源電圧がゼロとなる度に矩形
パルスが発せられ、このパルスが信号Ｔ１である。
【００５４】図７は、幾つかの信号を示すタイミングチ
ャートであり、その上方部分にはＡＣ電源電圧の正の半
周期も示してある。信号Ｔ１は、ＡＣ電源電圧がゼロと
なるのと同時に現れる前縁を有する矩形パルスである。
ャートであり、その上方部分にはＡＣ電源電圧の正の半
周期も示してある。信号Ｔ１は、ＡＣ電源電圧がゼロと
なるのと同時に現れる前縁を有する矩形パルスである。
【００５５】ＶＭに出現する信号は、ＡＣ電源電圧範囲
の変化（１１０Ｖを中心とするか、２２０Ｖを中心とす
るか）が検出器３２によって検出されることを可能にす
る。比較器３３の正入力に接統された抵抗器Ｒ４は分圧
計Ｒ１２（３ｋΩ）の中点タップとも接続されており、
その際分圧計Ｒ１２の端子は基準電圧０Ｖ及び−Ｖｃｃ
と接続されている。
の変化（１１０Ｖを中心とするか、２２０Ｖを中心とす
るか）が検出器３２によって検出されることを可能にす
る。比較器３３の正入力に接統された抵抗器Ｒ４は分圧
計Ｒ１２（３ｋΩ）の中点タップとも接続されており、
その際分圧計Ｒ１２の端子は基準電圧０Ｖ及び−Ｖｃｃ
と接続されている。
【００５６】ＶＭにおける電圧は、一方の半周期（ダイ
オードＤ５が短絡されれば他方の半周期）の電圧がＲ１
及びＲ２の抵抗値（この実施例では１ＭΩ及び１８ｋ
Ω）に従って縮小されたものである（縮小率０．０１
８）。ＶＭの電圧は比較器３３の負入力に印加される。
比較器３３の正入力には分圧計Ｒ１２の中点タップによ
って決定されるしきい値電圧が印加され、このしきい値
電圧によって比較器３３の出力の正負記号が変わる。し
きい値電圧は、この例では３．７５Ｖ（ｒｍｓ電圧１５
０Ｖに対応）に設定する。
オードＤ５が短絡されれば他方の半周期）の電圧がＲ１
及びＲ２の抵抗値（この実施例では１ＭΩ及び１８ｋ
Ω）に従って縮小されたものである（縮小率０．０１
８）。ＶＭの電圧は比較器３３の負入力に印加される。
比較器３３の正入力には分圧計Ｒ１２の中点タップによ
って決定されるしきい値電圧が印加され、このしきい値
電圧によって比較器３３の出力の正負記号が変わる。し
きい値電圧は、この例では３．７５Ｖ（ｒｍｓ電圧１５
０Ｖに対応）に設定する。
【００５７】こうして、比較器３３の出力の状態は入力
端子１１及び１２における電圧に従って変わり、その際
論理状態“１”は２２０Ｖを中心とする電圧範囲を表
し、論理状態“０”は１１０Ｖを中心とする電圧範囲を
表す。
端子１１及び１２における電圧に従って変わり、その際
論理状態“１”は２２０Ｖを中心とする電圧範囲を表
し、論理状態“０”は１１０Ｖを中心とする電圧範囲を
表す。
【００５８】比較器３３の出力はＯＲゲート３４の一方
の入力に付与され、ゲート３４の出力は状態“１”とな
る。
の入力に付与され、ゲート３４の出力は状態“１”とな
る。
【００５９】フリップフロップ３７は、７段カウンタ６
５（ＨＣＦ ４０２４）及びＮＯＲゲート６６を含む
（図１１）。ＮＯＲゲート６６の一方の入力は７段カウ
ンタ６５の出力Ｑ５と接続されており、ＮＯＲゲート６
６の出力は７段カウンタ６５のクロック入力ＣＫに接続
されている。ＮＯＲゲート６６の第２の入力は、フリッ
プフロップ３７の入力ＣＰと接続されている。入力ＣＰ
は比較器３８の出力と接続されている。
５（ＨＣＦ ４０２４）及びＮＯＲゲート６６を含む
（図１１）。ＮＯＲゲート６６の一方の入力は７段カウ
ンタ６５の出力Ｑ５と接続されており、ＮＯＲゲート６
６の出力は７段カウンタ６５のクロック入力ＣＫに接続
されている。ＮＯＲゲート６６の第２の入力は、フリッ
プフロップ３７の入力ＣＰと接続されている。入力ＣＰ
は比較器３８の出力と接続されている。
【００６０】２２０Ｖを中心とする電圧範囲が検出され
た場合、ゲート３４の出力は論理状態“１”となる。従
って、カウンタ６５のリセット入力ＭＲに論理状態
“１”が付与され、カウンタ６５の出力Ｑ５は論理状態
“０”とされる。続いて、ＡＮＤゲート３１の入力ａが
論理状態“０”となり、その結果ゲート３１の出力に論
理状態“０”が現れる。
た場合、ゲート３４の出力は論理状態“１”となる。従
って、カウンタ６５のリセット入力ＭＲに論理状態
“１”が付与され、カウンタ６５の出力Ｑ５は論理状態
“０”とされる。続いて、ＡＮＤゲート３１の入力ａが
論理状態“０”となり、その結果ゲート３１の出力に論
理状態“０”が現れる。
【００６１】比較器３３が１１０Ｖを中心とする電圧範
囲を検出した場合は、ゲート３４の出力は論理状態
“０”となり、カウンタ６５の入力ＭＲに論理状態
“０”が付与される。それによってカウンタ６５は計数
可能となり、なぜなら該カウンタ６５のクロック入力Ｃ
Ｋに信号が付与されるからである。フリップフロップ３
７はその入力ＣＰによって比較器３８の出力と接続され
ている。比較器３８の出力は、入力端子１１、１２に印
加される電圧の正負記号が変わる度に状態が変化する。
従って、ＮＯＲゲート６６の第２の入力は上記電圧の正
負記号変化の度に状態が変わる。この状態変化を表す信
号はカウンタ６５のクロック入力ＣＫに付与され、その
際カウンタ６５が７段カウンタであるので、クロック入
力ＣＫに７つの前縁が現れたら出力Ｑ５が論理状態
“１”となる。
囲を検出した場合は、ゲート３４の出力は論理状態
“０”となり、カウンタ６５の入力ＭＲに論理状態
“０”が付与される。それによってカウンタ６５は計数
可能となり、なぜなら該カウンタ６５のクロック入力Ｃ
Ｋに信号が付与されるからである。フリップフロップ３
７はその入力ＣＰによって比較器３８の出力と接続され
ている。比較器３８の出力は、入力端子１１、１２に印
加される電圧の正負記号が変わる度に状態が変化する。
従って、ＮＯＲゲート６６の第２の入力は上記電圧の正
負記号変化の度に状態が変わる。この状態変化を表す信
号はカウンタ６５のクロック入力ＣＫに付与され、その
際カウンタ６５が７段カウンタであるので、クロック入
力ＣＫに７つの前縁が現れたら出力Ｑ５が論理状態
“１”となる。
【００６２】このように、モードコントローラ３７は１
１０Ｖ電圧範囲が検出された場合遅延ユニットとして機
能し、その際遅延時間はＡＣ電源電圧の８周期に等し
い。この遅延時間が終了するとＡＮＤゲート３１の入力
ａは論理状態“１”となる。
１０Ｖ電圧範囲が検出された場合遅延ユニットとして機
能し、その際遅延時間はＡＣ電源電圧の８周期に等し
い。この遅延時間が終了するとＡＮＤゲート３１の入力
ａは論理状態“１”となる。
【００６３】制御回路２０はＡＣ電源電圧を調整する回
路も含み、この回路は、入力０Ｖと入力−Ｖｃｃとの間
に分路を構成して−Ｖｃｃ端子の電位を−９Ｖとするツ
ェナダイオード３５（ＢＺＸ ８３ Ｃ９Ｖ１）から成
る。
路も含み、この回路は、入力０Ｖと入力−Ｖｃｃとの間
に分路を構成して−Ｖｃｃ端子の電位を−９Ｖとするツ
ェナダイオード３５（ＢＺＸ ８３ Ｃ９Ｖ１）から成
る。
【００６４】調整ダイオード３５は、整流器に電圧が印
加されるとパルスを発生するリセット回路３６と結合さ
れている。
加されるとパルスを発生するリセット回路３６と結合さ
れている。
【００６５】図１０は、回路３６のブロック線図であ
る。回路３６は、互いに直列に接続されて調整ダイオー
ド３５に対し分路を構成する抵抗器Ｒ１０（２２０ｋ
Ω）及びコンデンサＣ１０（３３ｎＦ）を含む。抵抗器
Ｒ１０とコンデンサＣ１０との共通接続点がシュミット
トリガ回路型の反転増幅器５８の入力に接続されてお
り、増幅器５８の出力はＯＲゲート３４の第２の入力に
接続されている。反転増幅器５８はＨＣＦ ４０１０６
Ｂデバイスである。
る。回路３６は、互いに直列に接続されて調整ダイオー
ド３５に対し分路を構成する抵抗器Ｒ１０（２２０ｋ
Ω）及びコンデンサＣ１０（３３ｎＦ）を含む。抵抗器
Ｒ１０とコンデンサＣ１０との共通接続点がシュミット
トリガ回路型の反転増幅器５８の入力に接続されてお
り、増幅器５８の出力はＯＲゲート３４の第２の入力に
接続されている。反転増幅器５８はＨＣＦ ４０１０６
Ｂデバイスである。
【００６６】抵抗器Ｒ１０は電圧印加時、コンデンサＣ
１０の充電を遅延させる。整流器に電圧が印加される
と、増幅器５８への入力電圧は該増幅器５８のしきい値
より小さいままでゆっくり増大し、その際増幅器５８の
出力は論理状態“１”で、この状態“１”はＯＲゲート
３４の第２の入力及びＤフリップフロップ３９のリセッ
ト入力Ｒに付与される。コンデンサＣ１０における電圧
が増幅器５８のしきい値電圧に等しくなると、増幅器５
８の出力は論理状態“０”に切り替わってＯＲゲート３
４の第２の入力及びフリップフロップ３９の入力Ｒに付
与される。
１０の充電を遅延させる。整流器に電圧が印加される
と、増幅器５８への入力電圧は該増幅器５８のしきい値
より小さいままでゆっくり増大し、その際増幅器５８の
出力は論理状態“１”で、この状態“１”はＯＲゲート
３４の第２の入力及びＤフリップフロップ３９のリセッ
ト入力Ｒに付与される。コンデンサＣ１０における電圧
が増幅器５８のしきい値電圧に等しくなると、増幅器５
８の出力は論理状態“０”に切り替わってＯＲゲート３
４の第２の入力及びフリップフロップ３９の入力Ｒに付
与される。
【００６７】電圧印加の度に論理状態“１”がフリップ
フロップ３７及び３９のリセット入力に付与され、それ
によって、増幅器５８のしきい値（５．５Ｖ）と回路Ｒ
１０−Ｃ１０の時定数（７ｍｓ）とによって規定される
期間中にトライアック制御回路全体がリセットされる。
フロップ３７及び３９のリセット入力に付与され、それ
によって、増幅器５８のしきい値（５．５Ｖ）と回路Ｒ
１０−Ｃ１０の時定数（７ｍｓ）とによって規定される
期間中にトライアック制御回路全体がリセットされる。
【００６８】制御回路２０は発振器４１も含み、発振器
４１はフリップフロップ３９のクロック入力ＣＫ、及び
出力から信号Ｔ３を発生する分周器４２のクロック入力
ＣＫに接続されている。
４１はフリップフロップ３９のクロック入力ＣＫ、及び
出力から信号Ｔ３を発生する分周器４２のクロック入力
ＣＫに接続されている。
【００６９】信号Ｔ２を発生する発振回路４１は２つの
シュミットトリガ回路型反転増幅器（ＨＣＦ ４０１０
６Ｂ）４３、４４を含む（図６）。増幅器４３の入力に
帰還抵抗器Ｒ５（８２ｋΩ）が接続されており、この入
力には回路２０の入力−Ｖｃｃと接続されたコンデンサ
Ｃ６（１ｎＦ）も接続されている。
シュミットトリガ回路型反転増幅器（ＨＣＦ ４０１０
６Ｂ）４３、４４を含む（図６）。増幅器４３の入力に
帰還抵抗器Ｒ５（８２ｋΩ）が接続されており、この入
力には回路２０の入力−Ｖｃｃと接続されたコンデンサ
Ｃ６（１ｎＦ）も接続されている。
【００７０】抵抗器Ｒ５、コンデンサＣ６及び増幅器４
３、４４から成る発振器４１の機能は、コンデンサＣ６
を充電する抵抗器Ｒ５を介して入力と出力との間に実現
する帰還に基づく。発振器４１の、コンデンサＣ６と抵
抗器Ｒ５との共通接続点と接続された入力が論理状態
“０”である場合、出力は論理状態“１”であり、それ
によって前記入力は充電される。ＲＣ回路Ｒ５−Ｃ６は
遅延をもたらし、入力におけるヒステリシスのために該
入力は、抵抗器Ｒ５とコンデンサＣ６との共通接続点に
おける電圧がヒステリシス電圧に達すると論理状態
“１”に変わる。その結果、第２の反転増幅器４４の出
力において振動が発生する。この振動が２５ｋＨｚの信
号Ｔ２で、４０μｓ毎に２０μｓ持続するパルスの形態
を有する。
３、４４から成る発振器４１の機能は、コンデンサＣ６
を充電する抵抗器Ｒ５を介して入力と出力との間に実現
する帰還に基づく。発振器４１の、コンデンサＣ６と抵
抗器Ｒ５との共通接続点と接続された入力が論理状態
“０”である場合、出力は論理状態“１”であり、それ
によって前記入力は充電される。ＲＣ回路Ｒ５−Ｃ６は
遅延をもたらし、入力におけるヒステリシスのために該
入力は、抵抗器Ｒ５とコンデンサＣ６との共通接続点に
おける電圧がヒステリシス電圧に達すると論理状態
“１”に変わる。その結果、第２の反転増幅器４４の出
力において振動が発生する。この振動が２５ｋＨｚの信
号Ｔ２で、４０μｓ毎に２０μｓ持続するパルスの形態
を有する。
【００７１】信号Ｔ２は分周器４７（ＨＣＦ ４５１
０）のクロック入力ＣＫに付与される。分周器４７は１
０で分周する。分周器４７の出力ＩＮＶ．ＴＣはシュミ
ットトリガ回路型増幅器（ＨＣＦ ４０１０６Ｂ）４８
の入力に接続されている。分周器４７及び増幅器４８
は、図４に示した分周器４２を構成する。
０）のクロック入力ＣＫに付与される。分周器４７は１
０で分周する。分周器４７の出力ＩＮＶ．ＴＣはシュミ
ットトリガ回路型増幅器（ＨＣＦ ４０１０６Ｂ）４８
の入力に接続されている。分周器４７及び増幅器４８
は、図４に示した分周器４２を構成する。
【００７２】分周器４２は信号Ｔ２のパルスを計数し、
１０数える毎にパルスＴ３を発生する。分周器４２は、
ＡＣ電源電圧がゼロとなる度に信号Ｔ１によってリセッ
トされる。
１０数える毎にパルスＴ３を発生する。分周器４２は、
ＡＣ電源電圧がゼロとなる度に信号Ｔ１によってリセッ
トされる。
【００７３】信号Ｔ３は、ＡＮＤゲート３１の入力ｃ
と、トライアック２１の制御を有効化及び無効化する回
路５０の入力ＣＰとに付与される。
と、トライアック２１の制御を有効化及び無効化する回
路５０の入力ＣＰとに付与される。
【００７４】ＥＸＣＬＵＳＩＶＥ−ＯＲゲート４０の出
力（信号Ｔ１を発生）は、有効化−無効化回路５０の入
力Ｓに接続されている。
力（信号Ｔ１を発生）は、有効化−無効化回路５０の入
力Ｓに接続されている。
【００７５】信号Ｔ１及びＴ３に基づき、有効化−無効
化回路５０はＡＣ電源電圧の各半周期について３種の時
間間隔を規定し（図７）、その際回路５０はＡＣ電源電
圧がゼロとなる度にリセットされ、ＡＣ電源電圧がゼロ
となる時点から始まる、トライアック２１の制御が無効
化される時間間隔δｔ１を規定し（δｔ１＝１．６ｍ
ｓ）、次にトライアックの制御が有効化される時間間隔
δｔ２を規定し（δｔ２＝３．４ｍｓ）、最後に、ＡＣ
電源電圧が再びゼロとなるまでトライアック２１の制御
を無効化する（時間間隔δｔ３）。δｔ３の値は、６０
ＨｚのＡＣ電源電圧では３．３ｍｓ、５０ＨｚのＡＣ電
源電圧では５ｍｓである。
化回路５０はＡＣ電源電圧の各半周期について３種の時
間間隔を規定し（図７）、その際回路５０はＡＣ電源電
圧がゼロとなる度にリセットされ、ＡＣ電源電圧がゼロ
となる時点から始まる、トライアック２１の制御が無効
化される時間間隔δｔ１を規定し（δｔ１＝１．６ｍ
ｓ）、次にトライアックの制御が有効化される時間間隔
δｔ２を規定し（δｔ２＝３．４ｍｓ）、最後に、ＡＣ
電源電圧が再びゼロとなるまでトライアック２１の制御
を無効化する（時間間隔δｔ３）。δｔ３の値は、６０
ＨｚのＡＣ電源電圧では３．３ｍｓ、５０ＨｚのＡＣ電
源電圧では５ｍｓである。
【００７６】図８に、有効化−無効化回路５０を示す。
回路５０は実質的に入力側Ｄフリップフロップ５１を含
み、フリップフロップ５１の出力ＩＮＶ．Ｑは７段カウ
ンタ５２の入力ＭＲに接続されており、カウンタ５２の
出力５、６及び１１は２つのＡＮＤゲート５３及び５４
に接続されており、その際出力５はＡＮＤゲート５４の
入力５に、反転増幅器５５を介して接続されている。Ａ
ＮＤゲート５３の出力は出力側Ｄフリップフロップ５６
の入力Ｒに接続されている。ＡＮＤゲート５４の出力は
フリップフロップ５６のクロック入力ＣＫに接続されて
いる。カウンタ５２の出力４及び９は、ＡＮＤゲート５
７を介して入力側フリップフロップ５１のリセット入力
Ｒに接続されている。
回路５０は実質的に入力側Ｄフリップフロップ５１を含
み、フリップフロップ５１の出力ＩＮＶ．Ｑは７段カウ
ンタ５２の入力ＭＲに接続されており、カウンタ５２の
出力５、６及び１１は２つのＡＮＤゲート５３及び５４
に接続されており、その際出力５はＡＮＤゲート５４の
入力５に、反転増幅器５５を介して接続されている。Ａ
ＮＤゲート５３の出力は出力側Ｄフリップフロップ５６
の入力Ｒに接続されている。ＡＮＤゲート５４の出力は
フリップフロップ５６のクロック入力ＣＫに接続されて
いる。カウンタ５２の出力４及び９は、ＡＮＤゲート５
７を介して入力側フリップフロップ５１のリセット入力
Ｒに接続されている。
【００７７】入力側フリップフロップ５１のクロック入
力ＣＫに信号Ｔ１が付与され、カウンタ５２のクロック
入力ＣＫに信号Ｔ３が付与される。出力側フリップフロ
ップ５６の出力Ｑにおいて発せられる信号が、合成段の
ＡＮＤゲート３１に付与される信号Ｔ４である。
力ＣＫに信号Ｔ１が付与され、カウンタ５２のクロック
入力ＣＫに信号Ｔ３が付与される。出力側フリップフロ
ップ５６の出力Ｑにおいて発せられる信号が、合成段の
ＡＮＤゲート３１に付与される信号Ｔ４である。
【００７８】２つのＤフリップフロップ５１及び５６は
ＨＣＦ ４０１３デバイスであり、７段カウンタ５２は
ＨＣＦ ４０２４デバイスである。ＡＮＤゲート５３、
５４及び５７はＨＣＦ ４０７３デバイスである。反転
増幅器５５はＨＣＦ ４０１０６Ｂデバイスである。
ＨＣＦ ４０１３デバイスであり、７段カウンタ５２は
ＨＣＦ ４０２４デバイスである。ＡＮＤゲート５３、
５４及び５７はＨＣＦ ４０７３デバイスである。反転
増幅器５５はＨＣＦ ４０１０６Ｂデバイスである。
【００７９】回路５０の機能を、様々な信号を示すタイ
ミングチャートである図９を参照しつつ以下に説明す
る。
ミングチャートである図９を参照しつつ以下に説明す
る。
【００８０】入力側Ｄフリップフロップ５１は信号Ｔ１
を波形整形し、かつＡＣ電源電圧による一切の干渉から
保護する。フリップフロップ５１はパルスＴ１の前縁に
よってセットされる。このセットによって、フリップフ
ロップ５１の出力ＩＮＶ．Ｑから発せられる信号Ｔ６は
論理状態“０”となる。７ｍｓ後、入力側Ｄフリップフ
ロップ５１はそのリセット入力Ｒに付与される信号によ
ってリセットされる。
を波形整形し、かつＡＣ電源電圧による一切の干渉から
保護する。フリップフロップ５１はパルスＴ１の前縁に
よってセットされる。このセットによって、フリップフ
ロップ５１の出力ＩＮＶ．Ｑから発せられる信号Ｔ６は
論理状態“０”となる。７ｍｓ後、入力側Ｄフリップフ
ロップ５１はそのリセット入力Ｒに付与される信号によ
ってリセットされる。
【００８１】フリップフロップ５１のリセット入力Ｒに
付与される信号は７段カウンタ５２によって発生され
る。カウンタ５２は信号パルスＴ３の前縁を３５回計数
するべく構成されている。パルスＴ３の周期は２００μ
ｓとする。カウンタ５２はパルスＴ３の前縁を３５回計
数する毎に信号を発生し、この信号はＡＮＤゲート５７
を介してフリップフロップ５１の入力Ｒに付与され、そ
れによってフリップフロップ５１をリセットする。
付与される信号は７段カウンタ５２によって発生され
る。カウンタ５２は信号パルスＴ３の前縁を３５回計数
するべく構成されている。パルスＴ３の周期は２００μ
ｓとする。カウンタ５２はパルスＴ３の前縁を３５回計
数する毎に信号を発生し、この信号はＡＮＤゲート５７
を介してフリップフロップ５１の入力Ｒに付与され、そ
れによってフリップフロップ５１をリセットする。
【００８２】７段カウンタ５２はまた、最小値のトライ
アック有効化時点を指示する。時点ｔ１（図５）は、特
に計数の基礎となる信号Ｔ３の周期が２００μｓである
ことを考慮して、ＡＣ電源電圧がゼロとなる時点の１．
６ｍｓ後に設定してある。カウンタ５２は、パルスＴ３
の前縁を８回計数することによって、最小値のトライア
ック有効化時点を指示する信号Ｔ８をＡＮＤゲート５４
の出力に出現させる。
アック有効化時点を指示する。時点ｔ１（図５）は、特
に計数の基礎となる信号Ｔ３の周期が２００μｓである
ことを考慮して、ＡＣ電源電圧がゼロとなる時点の１．
６ｍｓ後に設定してある。カウンタ５２は、パルスＴ３
の前縁を８回計数することによって、最小値のトライア
ック有効化時点を指示する信号Ｔ８をＡＮＤゲート５４
の出力に出現させる。
【００８３】７段カウンタ５２は、ＡＣ電源電圧がゼロ
となる時点の５ｍｓ後である最大値のトライアック無効
化時点ｔ２を指示する機能も有する。この機能を果たす
ために、カウンタ５２は信号Ｔ３の前縁を２５回計数し
て、ＡＮＤゲート５３の出力に信号Ｔ７を出現させる。
となる時点の５ｍｓ後である最大値のトライアック無効
化時点ｔ２を指示する機能も有する。この機能を果たす
ために、カウンタ５２は信号Ｔ３の前縁を２５回計数し
て、ＡＮＤゲート５３の出力に信号Ｔ７を出現させる。
【００８４】信号Ｔ７及びＴ８の後縁はカウンタ５２の
入力ＭＲに付与される信号Ｔ６の前縁によって規定さ
れ、信号Ｔ６はＡＣ電源電圧がゼロとなった７ｍｓ後に
入力側Ｄフリップフロップ５１がリセットされることに
よって発生される。
入力ＭＲに付与される信号Ｔ６の前縁によって規定さ
れ、信号Ｔ６はＡＣ電源電圧がゼロとなった７ｍｓ後に
入力側Ｄフリップフロップ５１がリセットされることに
よって発生される。
【００８５】出力側Ｄフリップフロップ５６は、信号Ｔ
７及びＴ８からトライアック２１の制御電極２２を制御
する時間間隔を規定するのに用いられ、その際信号Ｔ８
の前縁がフリップフロップ５６をセットし（即ち論理状
態“１”とし）、信号Ｔ７の前縁がリセットする（即ち
論理状態“０”とする）。このようにして、ＡＣ電源電
圧がゼロとなった後に規定される上記時間間隔を表す信
号Ｔ４が発せられる（信号Ｔ４は、ＡＣ電源電圧がゼロ
となる時点の１．６ｍｓ後に始まり、５ｍｓ後に終わる
時間間隔の間論理状態“１”である）。
７及びＴ８からトライアック２１の制御電極２２を制御
する時間間隔を規定するのに用いられ、その際信号Ｔ８
の前縁がフリップフロップ５６をセットし（即ち論理状
態“１”とし）、信号Ｔ７の前縁がリセットする（即ち
論理状態“０”とする）。このようにして、ＡＣ電源電
圧がゼロとなった後に規定される上記時間間隔を表す信
号Ｔ４が発せられる（信号Ｔ４は、ＡＣ電源電圧がゼロ
となる時点の１．６ｍｓ後に始まり、５ｍｓ後に終わる
時間間隔の間論理状態“１”である）。
【００８６】信号Ｔ４は、ＡＮＤゲート３１から成る合
成段に付与される。ＡＮＤゲート３１の３つの入力ａ、
ｂ及びｃが総て論理状態“１”であればトライアック２
１の制御電極２２にパルス（信号Ｔ５）が付与される
が、入力ａは、先に述べたように比較器３３が１１０Ｖ
を中心とする電圧範囲を検出してから８周期の遅延をも
って論理状態“１”とされ、かつこの状態“１”に、１
１０Ｖを中心とする電圧範囲が検出され続ける間維持さ
れ、入力ｂに論理状態“１”の信号が付与されるのは信
号Ｔ４が論理状態“１”の場合であり、入力ｃに論理状
態“１”の信号が付与されるのは信号Ｔ３が論理状態
“１”となる毎である。
成段に付与される。ＡＮＤゲート３１の３つの入力ａ、
ｂ及びｃが総て論理状態“１”であればトライアック２
１の制御電極２２にパルス（信号Ｔ５）が付与される
が、入力ａは、先に述べたように比較器３３が１１０Ｖ
を中心とする電圧範囲を検出してから８周期の遅延をも
って論理状態“１”とされ、かつこの状態“１”に、１
１０Ｖを中心とする電圧範囲が検出され続ける間維持さ
れ、入力ｂに論理状態“１”の信号が付与されるのは信
号Ｔ４が論理状態“１”の場合であり、入力ｃに論理状
態“１”の信号が付与されるのは信号Ｔ３が論理状態
“１”となる毎である。
【００８７】即ち、時間間隔δｔ２において１１０Ｖを
中心とする電圧範囲が検出される間は２５ｋＨｚのパル
ス列がトランジスタ３０のゲートに付与される（図７及
び図９）。従って、トランジスタ３０のドレインと接続
されたトライアック２１の制御電極２２にも同様のパル
ス列が送られる。
中心とする電圧範囲が検出される間は２５ｋＨｚのパル
ス列がトランジスタ３０のゲートに付与される（図７及
び図９）。従って、トランジスタ３０のドレインと接続
されたトライアック２１の制御電極２２にも同様のパル
ス列が送られる。
【００８８】ここに説明した実施例において回路２０に
よって達成された消費電力の節減は先に述べた従来技術
での節減を、５０％を越える比率で上回った。
よって達成された消費電力の節減は先に述べた従来技術
での節減を、５０％を越える比率で上回った。
【００８９】当然ながら、本発明はここに説明した実施
例に限定されるものでなく、当業者に明らかなあらゆる
変形例を包含する。時間間隔δｔ２の間だけトライアッ
クをオン状態とするのに、ここに述べた以外の構成要素
を用いることも可能であろう。
例に限定されるものでなく、当業者に明らかなあらゆる
変形例を包含する。時間間隔δｔ２の間だけトライアッ
クをオン状態とするのに、ここに述べた以外の構成要素
を用いることも可能であろう。
【００９０】同様に、時間間隔δｔ２を、本発明による
整流器がここに説明した実施例で選択された以外のＡＣ
電源電圧範囲で機能し得るように選択することも可能で
あろう。
整流器がここに説明した実施例で選択された以外のＡＣ
電源電圧範囲で機能し得るように選択することも可能で
あろう。
【図１】従来技術による整流器の回路図である。
【図２】従来技術による整流器の回路図である。
【図３】本発明による整流器の回路図である。
【図４】図３に示した整流器の検出・制御回路の説明図
である。
である。
【図５】整流器に印加されるＡＣ電源電圧の１周期の間
の変化を示す第１のタイミングチャートである。
の変化を示す第１のタイミングチャートである。
【図６】図４に示した制御回路の発振器及び分周器の一
例のブロック線図である。
例のブロック線図である。
【図７】幾つかの信号を示す第２のタイミングチャート
である。
である。
【図８】図４に示した制御回路の有効化−無効化回路の
一例のブロック線図である。
一例のブロック線図である。
【図９】幾つかの信号を示す第３のタイミングチャート
である。
である。
【図１０】図４に示した制御回路のリセット回路の一例
のブロック線図である。
のブロック線図である。
【図１１】図４に示した制御回路のＡＣ電源電圧モード
コントローラの一例のブロック線図である。
コントローラの一例のブロック線図である。
【符号の説明】 １１，１２ 入力端子 １３，１４ 出力端子 １５ 直列接続点 ２０ 制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−46663（ＪＰ，Ａ) 特開 昭62−60473（ＪＰ，Ａ) 仏国特許公開2556522（ＦＲ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/00 - 7/40
Claims (3)
- 【請求項１】 少なくとも２つの異なるＡＣ電源電圧範
囲で機能するべく構成された整流器であって、ＡＣ電圧
源と接続された入力を有するダイオードブリッジと、ダ
イオードブリッジの出力を分路する、互いに対して直列
に接続された２つのリザーバコンデンサと、ダイオード
ブリッジの一方の入力端子と２つのリザーバコンデンサ
間の直列接続点との間に接続されたスイッチと、ＡＣ電
源電圧範囲検出器と、この検出器に応答して動作し、Ａ
Ｃ電源電圧が前記電圧範囲のうちの所定のものに含まれ
ると前記スイッチを閉じるべく構成されたスイッチ制御
手段とを含み、スイッチ制御手段が、ＡＣ電源電圧がゼ
ロとなる度にその後第１の時間間隔が終了したらスイッ
チを閉じ、第２の時間間隔が終了したらスイッチを開く
ようにも構成されている、少なくとも２つの異なる交流
電源電圧範囲で機能し得る整流器。 - 【請求項２】 スイッチの少なくとも一部がトライアッ
クであり、スイッチ制御手段はトライアックの制御電極
に接続されたトライアック制御手段を含み、この手段は
ＡＣ電源電圧がゼロとなる度にその後第１の時間間隔が
終了したらトライアックをオン状態とし、第２の時間間
隔が終了したらトライアックの制御を無効化するべく構
成されていることを特徴とする請求項１に記載の整流
器。 - 【請求項３】 トライアック制御手段が第２の時間間隔
の間トライアックの制御電極に制御パルス列を付与する
べく構成されていることを特徴とする請求項２に記載の
整流器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9002749 | 1990-03-05 | ||
| FR9002749A FR2659179B1 (fr) | 1990-03-05 | 1990-03-05 | Redresseur susceptible de fonctionner avec au moins deux plages distinctes de tension alternative d'alimentation. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0583943A JPH0583943A (ja) | 1993-04-02 |
| JP2807579B2 true JP2807579B2 (ja) | 1998-10-08 |
Family
ID=9394380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123236A Expired - Fee Related JP2807579B2 (ja) | 1990-03-05 | 1991-03-05 | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5162984A (ja) |
| EP (1) | EP0448434B1 (ja) |
| JP (1) | JP2807579B2 (ja) |
| DE (1) | DE69104753T2 (ja) |
| FR (1) | FR2659179B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260864A (en) * | 1992-06-10 | 1993-11-09 | Digital Equipment Corporation | Configurable inverter for 120 VAC or 240 VAC output |
| US5354967A (en) * | 1992-11-13 | 1994-10-11 | Helen Of Troy Corporation | Hair styling appliance heater and control |
| GB9314262D0 (en) * | 1993-07-09 | 1993-08-18 | Sgs Thomson Microelectronics | A multistandard ac/dc converter embodying mains voltage detection |
| GB9402156D0 (en) * | 1994-02-04 | 1994-03-30 | Sgs Thomson Microelectronics | A multistandard ac/dc converter |
| US5601741A (en) | 1994-11-18 | 1997-02-11 | Illinois Tool Works, Inc. | Method and apparatus for receiving a universal input voltage in a welding power source |
| US5499187A (en) * | 1995-04-03 | 1996-03-12 | Arinc Research Corporation | Voltage sensing, autoselecting aircraft power supply interface |
| US5661348A (en) * | 1995-07-18 | 1997-08-26 | Dell Usa L.P. | Method and apparatus for passive input current waveform correction for universal offline switchmode power supply |
| FR2740630B1 (fr) * | 1995-10-30 | 1998-01-23 | Sgs Thomson Microelectronics | Circuit d'alimentation redressee bi-tension |
| US6137700A (en) * | 1997-10-08 | 2000-10-24 | Daikin Industries, Ltd. | Converter with a high power factor using a DC center point voltage |
| US5886892A (en) * | 1997-12-05 | 1999-03-23 | Hewlett-Packard Company | Power supply with improved inrush circuit for limiting inrush current |
| US6215676B1 (en) | 1998-11-03 | 2001-04-10 | Lionel Trains, Inc. | Selective voltage multiplier for toy model train with audio system |
| US5973489A (en) * | 1998-12-08 | 1999-10-26 | Philips Electronics N.A. Corporation | Expanded input voltage range for switch-mode power supply in broadband network |
| HK1042823A2 (en) * | 2001-11-15 | 2002-08-16 | Halo Company Ltd | An electric appliance with a ptc heating member and a method of operating same |
| US6608401B1 (en) | 2002-02-15 | 2003-08-19 | Black & Decker Inc. | Alternator/inverter with dual H-bridge |
| US20040179923A1 (en) * | 2002-12-23 | 2004-09-16 | Lockheed Martin Corporation | Automated transportation mechanism for conveyence and positioning of test containers |
| JP2007519386A (ja) * | 2003-07-17 | 2007-07-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力変換器 |
| EP1664962B1 (en) * | 2003-09-05 | 2008-01-23 | Nxp B.V. | Power controller |
| US8344646B2 (en) * | 2006-03-06 | 2013-01-01 | Fulham Company Limited | Multiple voltage ballast |
| US8094471B1 (en) | 2009-02-10 | 2012-01-10 | Adtran, Inc. | Power supply using double latch circuit for automatic input voltage range programming |
| FI123470B (fi) * | 2009-12-28 | 2013-05-31 | Sandvik Mining & Constr Oy | Kaivosajoneuvo ja menetelmä sen energian syöttöön |
| GB201113523D0 (en) * | 2011-08-05 | 2011-09-21 | Edwards Ltd | A controller for a voltage converter |
| US9398868B1 (en) * | 2012-09-11 | 2016-07-26 | Verily Life Sciences Llc | Cancellation of a baseline current signal via current subtraction within a linear relaxation oscillator-based current-to-frequency converter circuit |
| US10751826B2 (en) | 2015-12-31 | 2020-08-25 | Illinois Tool Works Inc. | Constant current control systems and methods |
| US9893644B1 (en) * | 2016-11-15 | 2018-02-13 | International Business Machines Corporation | Electric power devices with automatically established input voltage connection configuration |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2556522B1 (fr) | 1983-12-07 | 1990-06-08 | Thomson Brandt Gmbh | Redresseur de reseau pour deux tensions differentes du reseau |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268899A (en) * | 1979-06-15 | 1981-05-19 | Sperry Corporation | Bridge-doubler rectifier |
| JPS5746675A (en) * | 1980-09-01 | 1982-03-17 | Tdk Corp | Power circuit |
| DE3321903A1 (de) * | 1983-06-16 | 1984-12-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer elektrogeraete mit automatischer spannungswahl |
| US4665323A (en) * | 1984-10-25 | 1987-05-12 | Zenith Electronics Corporation | Electronically switchable power source |
| JPS6260473A (ja) * | 1985-09-09 | 1987-03-17 | Fuji Electric Co Ltd | 直流出力電源回路 |
| JP2628642B2 (ja) * | 1987-03-27 | 1997-07-09 | 富士電気化学株式会社 | 自動電圧切替電源 |
| US4783729A (en) * | 1987-09-25 | 1988-11-08 | Zenith Electronics Corporation | Automatic voltage doubler switch |
-
1990
- 1990-03-05 FR FR9002749A patent/FR2659179B1/fr not_active Expired - Fee Related
-
1991
- 1991-03-01 DE DE69104753T patent/DE69104753T2/de not_active Expired - Fee Related
- 1991-03-01 EP EP91400569A patent/EP0448434B1/fr not_active Expired - Lifetime
- 1991-03-05 JP JP3123236A patent/JP2807579B2/ja not_active Expired - Fee Related
- 1991-03-05 US US07/664,720 patent/US5162984A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2556522B1 (fr) | 1983-12-07 | 1990-06-08 | Thomson Brandt Gmbh | Redresseur de reseau pour deux tensions differentes du reseau |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0448434B1 (fr) | 1994-10-26 |
| JPH0583943A (ja) | 1993-04-02 |
| EP0448434A1 (fr) | 1991-09-25 |
| FR2659179A1 (fr) | 1991-09-06 |
| DE69104753D1 (de) | 1994-12-01 |
| US5162984A (en) | 1992-11-10 |
| FR2659179B1 (fr) | 1994-11-10 |
| DE69104753T2 (de) | 1995-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807579B2 (ja) | 少なくとも２つの異なる交流電源電圧範囲で機能し得る整流器 | |
| KR920018559A (ko) | 동기화 전원 제어장치 및 그를 사용한 시스템 | |
| JP4339129B2 (ja) | スイッチ・モード電源 | |
| JP2001258240A (ja) | 直流電源回路及びこれを用いた電子装置 | |
| KR19980032713A (ko) | 2개의 와이어 전원 전자스위치 | |
| US4453115A (en) | DC Motor control system | |
| JPS62188420A (ja) | 交流無接点スイツチ | |
| JPH04248328A (ja) | 携帯用発電機 | |
| KR100439848B1 (ko) | 역률보상회로 | |
| JPH1014134A (ja) | 安定化電源回路 | |
| JPH09149631A (ja) | 電源装置 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JP2925474B2 (ja) | 高周波加熱装置 | |
| JP2681394B2 (ja) | Ｐｗｍ制御装置 | |
| KR930004375Y1 (ko) | 마이크로 웨이브 오븐의 인버터 보호회로 | |
| JPH03262020A (ja) | 停電検出回路 | |
| JP2685873B2 (ja) | 電磁石のコイル駆動装置 | |
| JP3063812B2 (ja) | 直流−直流変換器 | |
| JP2601724Y2 (ja) | 起動回路 | |
| JPH0510424Y2 (ja) | ||
| JP2674864B2 (ja) | スイッチング電源 | |
| JP3139518B2 (ja) | 直流−直流変換器 | |
| JPS60246597A (ja) | 放電灯点灯装置 | |
| JPH11252979A (ja) | 直流電動機用負荷トルク検出回路 | |
| JPH05300731A (ja) | スイッチング電源の過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |