KR970029870A - 멀티저장형 메모리 - Google Patents

멀티저장형 메모리 Download PDF

Info

Publication number
KR970029870A
KR970029870A KR1019950042225A KR19950042225A KR970029870A KR 970029870 A KR970029870 A KR 970029870A KR 1019950042225 A KR1019950042225 A KR 1019950042225A KR 19950042225 A KR19950042225 A KR 19950042225A KR 970029870 A KR970029870 A KR 970029870A
Authority
KR
South Korea
Prior art keywords
cell
current
control
erase
memory
Prior art date
Application number
KR1019950042225A
Other languages
English (en)
Other versions
KR0179857B1 (ko
Inventor
오중찬
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950042225A priority Critical patent/KR0179857B1/ko
Publication of KR970029870A publication Critical patent/KR970029870A/ko
Application granted granted Critical
Publication of KR0179857B1 publication Critical patent/KR0179857B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 멀티저장형 메모리에 관한 것으로, 종래에는 메모리의 드레숄드전압을 정확히 제어할 수 없고, 프로그램(이레이즈) 타이밍이 길며, 부가적인 회로가 많이 필요한 문제점이 있었다. 본 발명은 이러한 종래의 문제점을 해결하기 위해 동작모드에 따라 작동하고자 하는 셀을 선택하고 셀에 적합한 전압이 인가되도록 제어하며 동작중 셀의 상태를 체크하여 그에 따른 제어를 하는 등 시스템 전체를 총괄 제어하는 제어부와: 한 개 또는 복수개의 기억소자로 이루어져 상기 제어부의 제어에 따라 프로그램(이레이즈)되는 메모리셀어레이와: 동작모드에 따른 기준전류를 출력하는 리퍼런스부와: 프로그램(이레이즈)시 상기 제어부의 제어에 따라 프로그램(이레이즈)되는 셀과 상기 리퍼런스부와 전류를 인가한 후, 수시로 셀과 리퍼런스부의 두 전류를 비교하여 그에 따른 신호(종료신호)를 상기 제어부에 인가하는 센스증폭부로 구성한 멀티저장형 메모리를 창안한 것으로, 이의 작용을 통해 즉, 프로그램(이레이즈)하고자 하는 셀의 드레숄드전압을 전류를 이용하여 정확하게 조절할 수 있어 한 개의 셀에 여러비트의 데이터를 저장할 수 있고, 셀의 특정에 맞도록 프로그램(이레이즈)시간이 자동으로 조절되어 프로그램(이레이즈) 타이밍이 짧아지며, 타이머라 삭제되어 칩면적을 줄일 수 있는 효과가 있다.

Description

멀티저장형 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 멀티저장형 메모리의 블록 구성도.
제5도는 제4도에 있어서, 센서증폭부의 동작 설명을 위한 개략적인 회로도.

Claims (4)

  1. 동작모드에 따라 작동하고자 하는 셀을 선택하고 셀에 적합한 전압이 인가되도록 제어하며 동작중 셀의 상태를 체크하여 그에 따른 제어를 하는 등 시스템 전체를 총괄 제어하는 제어부와: 한 개 또는 복수개의 기억소자로 이루어져 상기 제어부의 제어에 따라 프로그램(이레이즈)되는 메모리셀어레이와: 동작모드에 따른 기준전류를 출력하는 리퍼런스부와: 프로그램(이레이즈)시 상기 제어부의 제어에 따라 프로그램(이레이즈)되는 셀과 상기 리퍼런스부와 전류를 인가한 후, 수시로 셀과 리퍼런스부의 두 전류를 비교하여 그에 따른 신호(종료신호)를 상기 제어부에 인가하는 센스증폭부로 구성한 것을 특징으로 하는 멀티저장형 메모리.
  2. 제1항에 있어서, 센스증폭부는 전류미러 형태로 이루어져 기준전류모드(A)와 바이러스전류 노드(B)에 셀과 리퍼런스 기준전류원을 직접 연결함으로써 셀로 흐르는 전류와 리퍼런스부로 흐르는 전류를 상기 비교할 수 있도록 된 것을 특징으로 하는 멀티저장형 메모리.
  3. 제2항에 있어서, 셀과 리퍼런스부에 흐르는 전류의 비교결과에 따라 프로글램(이레이즈) 타이밍을 결정하는 것을 특징으로 하는 멀티저장형 메모리.
  4. 제1항에 있어서, 센스증폭부에 리퍼런스부를 다 수개 연결함으로써 한 개의 셀에 여러비트의 데이터를 저장할 수 있는 것을 특징으로 하는 멀티저장형 메모리.
KR1019950042225A 1995-11-20 1995-11-20 멀티저장형 메모리 KR0179857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042225A KR0179857B1 (ko) 1995-11-20 1995-11-20 멀티저장형 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042225A KR0179857B1 (ko) 1995-11-20 1995-11-20 멀티저장형 메모리

Publications (2)

Publication Number Publication Date
KR970029870A true KR970029870A (ko) 1997-06-26
KR0179857B1 KR0179857B1 (ko) 1999-04-15

Family

ID=19434664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042225A KR0179857B1 (ko) 1995-11-20 1995-11-20 멀티저장형 메모리

Country Status (1)

Country Link
KR (1) KR0179857B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548591B1 (ko) * 1998-12-04 2006-04-12 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
KR100661670B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법 및 그 장치
KR100673700B1 (ko) * 2000-04-21 2007-01-23 주식회사 하이닉스반도체 멀티 레벨 플래시 메모리의 프로그래밍 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548591B1 (ko) * 1998-12-04 2006-04-12 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
KR100661670B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법 및 그 장치
KR100673700B1 (ko) * 2000-04-21 2007-01-23 주식회사 하이닉스반도체 멀티 레벨 플래시 메모리의 프로그래밍 회로

Also Published As

Publication number Publication date
KR0179857B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6888751B2 (en) Nonvolatile semiconductor memory device
KR950004854B1 (ko) 반도체 메모리 장치
KR100284203B1 (ko) Eprom메모리어레이를위한스위칭그라운드를가진판독장치및방법
US7251190B2 (en) Non-volatile semiconductor memory device
US5652720A (en) Electrically programmable memory with improved retention of data and a method of writing data in said memory
KR100291889B1 (ko) 비휘발성 반도체메모리장치
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
JPS61294565A (ja) 半導体記憶装置
JP2006351192A (ja) 不揮発性メモリにおける妨害の低減方法
KR950034268A (ko) 비휘발성 메모리 셀의 스트레스 감소 방법
KR970029059A (ko) 불 휘발성 저장 장치
JP3548830B2 (ja) 擾乱が減ぜられたフラッシュ・メモリ・システム及びその方法
JPH07287986A (ja) 列電圧保持回路を有する集積回路メモリ
US6385110B1 (en) Multilevel non-volatile semiconductor memory device
KR970029870A (ko) 멀티저장형 메모리
US7672180B2 (en) Semiconductor memory device capable of confirming a failed address and a method therefor
EP0276852B1 (en) Random access memory device with nibble mode operation
KR19990071742A (ko) Eprom메모리어레이를위한전압기준발생장치
KR100517544B1 (ko) 멀티-뱅크 플래시 메모리 장치
US5889703A (en) Data read circuit
KR940020426A (ko) 반도체 기억장치(semiconductor memory device)
JP2522377B2 (ja) Ｅｐｒｏｍ装置
KR100309802B1 (ko) 리던던시동작을수행하는반도체메모리장치
JP3022792B2 (ja) 半導体集積回路装置
US20190088319A1 (en) Resistance change memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee